JPH0446009B2 - - Google Patents
Info
- Publication number
- JPH0446009B2 JPH0446009B2 JP57155466A JP15546682A JPH0446009B2 JP H0446009 B2 JPH0446009 B2 JP H0446009B2 JP 57155466 A JP57155466 A JP 57155466A JP 15546682 A JP15546682 A JP 15546682A JP H0446009 B2 JPH0446009 B2 JP H0446009B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- power supply
- comparator
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006641 stabilisation Effects 0.000 claims 1
- 238000011105 stabilization Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
Description
【発明の詳細な説明】
本発明は比較回路、特に入力電圧に対する出力
電圧がヒステリシス特性を持つ比較回路に関す
る。
電圧がヒステリシス特性を持つ比較回路に関す
る。
従来のこの種の比較回路の一例を第１図に示
す。第１図において、比較器３の非反転入力端子
２は抵抗８を通して出力端子５に接続されるとと
もに、抵抗７および基準電源９を通して接地され
ており、入力信号は反転入力端子１に印加され
る。端子４および６はそれぞれ電源および接地端
子である。この回路にて、入力信号が徐々に上昇
されて出力端子５の出力電圧がほぼ電源電圧V+
から急激にほぼ接地電圧に遷移する入力電圧VtH
と、この状態から入力信号が徐々に下降されて出
力電圧がほぼ接地電圧から急源にほぼ電源電圧
V+に遷移する入力電圧VtHとの差電圧、即ちヒス
テリシス電圧Vtは抵抗７および８の抵抗値をそ
れぞれR1およびR2とすると、近似的に次式で得
られる。
す。第１図において、比較器３の非反転入力端子
２は抵抗８を通して出力端子５に接続されるとと
もに、抵抗７および基準電源９を通して接地され
ており、入力信号は反転入力端子１に印加され
る。端子４および６はそれぞれ電源および接地端
子である。この回路にて、入力信号が徐々に上昇
されて出力端子５の出力電圧がほぼ電源電圧V+
から急激にほぼ接地電圧に遷移する入力電圧VtH
と、この状態から入力信号が徐々に下降されて出
力電圧がほぼ接地電圧から急源にほぼ電源電圧
V+に遷移する入力電圧VtHとの差電圧、即ちヒス
テリシス電圧Vtは抵抗７および８の抵抗値をそ
れぞれR1およびR2とすると、近似的に次式で得
られる。
Vt＝R1／R1＋R2×V+
但し０VREF＜V+
このように、従来のヒステリシス特性を持つ比
較回路のヒステリシス電圧は、出力端子５より非
反転入力端子２に正帰還して得られるものであ
る。よつて、入力信号に重畳する雑音等により発
生する出力電圧の遷移繰り返し現象を除く必要な
ヒステリシス電圧値を、抵抗７および８の抵抗値
を適切に選択することにより設定できる。ところ
が、このヒステリング電圧値は電源電圧V+に正
比例し、電源電圧の変動に伴つて変化してしまう
欠点がある。さらに、高電源電圧で使用される比
較回路において、ヒステリシス電圧を小さく設定
する場合には、抵抗７および８の抵抗比が大きく
なり、このため集積回路で実現する場合にそのバ
ラツキ幅が大きく、また抵抗８は高抵抗となりそ
の占有面積が大きくなり実用に耐えない場合があ
る。
較回路のヒステリシス電圧は、出力端子５より非
反転入力端子２に正帰還して得られるものであ
る。よつて、入力信号に重畳する雑音等により発
生する出力電圧の遷移繰り返し現象を除く必要な
ヒステリシス電圧値を、抵抗７および８の抵抗値
を適切に選択することにより設定できる。ところ
が、このヒステリング電圧値は電源電圧V+に正
比例し、電源電圧の変動に伴つて変化してしまう
欠点がある。さらに、高電源電圧で使用される比
較回路において、ヒステリシス電圧を小さく設定
する場合には、抵抗７および８の抵抗比が大きく
なり、このため集積回路で実現する場合にそのバ
ラツキ幅が大きく、また抵抗８は高抵抗となりそ
の占有面積が大きくなり実用に耐えない場合があ
る。
本発明の目的は、電源電圧によるヒステリシス
電圧の変動をなくし、集積回路で実現するに好適
な帰還抵抗を設定し得る比較回路を提供すること
にある。
電圧の変動をなくし、集積回路で実現するに好適
な帰還抵抗を設定し得る比較回路を提供すること
にある。
本発明による比較回路は、入力信号電圧が供給
される第１の入力端子、この端子とは異極性の第
２の入力端子および出力端子を有する比較器と、
前記出力端子の電圧に応じた電圧を前記第２の入
力端子に帰還する帰還回路と、互いに異なる導電
型を有し基準電圧がベースに共通に供給された第
１および第２のトランジスタと、これらトランジ
スタのエミツタを前記出力端子に接続する手段と
を備えることを特徴とする。
される第１の入力端子、この端子とは異極性の第
２の入力端子および出力端子を有する比較器と、
前記出力端子の電圧に応じた電圧を前記第２の入
力端子に帰還する帰還回路と、互いに異なる導電
型を有し基準電圧がベースに共通に供給された第
１および第２のトランジスタと、これらトランジ
スタのエミツタを前記出力端子に接続する手段と
を備えることを特徴とする。
以下、本発明の実施例につき図面を参照して詳
細に説明する。
細に説明する。
第２図は本発明の一実施例を示す比較回路の回
路図である。第２図において、１３は反転入力端
子１１および非反転入力端子１２を入力端子とす
る比較器であり、電源の一端は電源端子１４に、
他端は接地端子１６に接続されている。抵抗１７
および１８は帰還抵抗、１９は基準電圧源であ
る。比較器１３の出力端子１５は互いに導電型の
異なるトランジスタ２１およびトランジスタ２２
の共通エミツタに接続されており、トランジスタ
２１および２２のベースは共に基準電圧源１９に
接続されている。トランジスタ２１のコレクタは
電源端子１４に接続されており、トランジスタ２
２のコレクタは接地端子１６に接続されている。
比較器の出力端子１５に入力端子の一端が、他の
入力端子が抵抗１７基準電圧源１９の接続点に接
続された比較器２９の出力端が比較回路の出力端
子２６に接続されている。
路図である。第２図において、１３は反転入力端
子１１および非反転入力端子１２を入力端子とす
る比較器であり、電源の一端は電源端子１４に、
他端は接地端子１６に接続されている。抵抗１７
および１８は帰還抵抗、１９は基準電圧源であ
る。比較器１３の出力端子１５は互いに導電型の
異なるトランジスタ２１およびトランジスタ２２
の共通エミツタに接続されており、トランジスタ
２１および２２のベースは共に基準電圧源１９に
接続されている。トランジスタ２１のコレクタは
電源端子１４に接続されており、トランジスタ２
２のコレクタは接地端子１６に接続されている。
比較器の出力端子１５に入力端子の一端が、他の
入力端子が抵抗１７基準電圧源１９の接続点に接
続された比較器２９の出力端が比較回路の出力端
子２６に接続されている。
かかる構成において、いま反転入力端子１１に
印加される入力電圧が基準電圧源１９の基準電圧
VREFより充分小さい場合には、比較器出力端子１
５はハイレベルにあり、その電圧はトランジスタ
２２が導通しているので、基準電圧VREFよりトラ
ンジスタ２２、ベース・エミツタ間順方向電圧
VBEだけ高い電圧に保持されている。非反転入力
端子１２には電圧VBEの抵抗１７および１８によ
る分圧電圧V1だけ基準電圧VREFよりさらに高い
電圧が加えられている。比較回路出力端子２６の
出力電圧は比較器２９で反転されるから、ほぼ接
地電位付近にある。入力電圧が徐々に上昇して非
反転入力端子１２印加電圧（VREF＋V1）より高
くなると、出力端子１５はロウレベルとなつてト
ランジスタ２１が導通し、出力端子２６出力電圧
は電源電圧V+付近に上昇する。出力端子１５の
出力電圧は、基準電圧VREFよりトランジスタ２１
ベース・エミツタ間電圧VBEだけ低い電圧に保持
され、非反転入力端子１２には、その電圧VBEの
抵抗１７および１８による分圧電圧V1だけ基準
電圧VREFより低い電圧が加えられる。入力電圧が
更に上昇してもこの状態は変らない。
印加される入力電圧が基準電圧源１９の基準電圧
VREFより充分小さい場合には、比較器出力端子１
５はハイレベルにあり、その電圧はトランジスタ
２２が導通しているので、基準電圧VREFよりトラ
ンジスタ２２、ベース・エミツタ間順方向電圧
VBEだけ高い電圧に保持されている。非反転入力
端子１２には電圧VBEの抵抗１７および１８によ
る分圧電圧V1だけ基準電圧VREFよりさらに高い
電圧が加えられている。比較回路出力端子２６の
出力電圧は比較器２９で反転されるから、ほぼ接
地電位付近にある。入力電圧が徐々に上昇して非
反転入力端子１２印加電圧（VREF＋V1）より高
くなると、出力端子１５はロウレベルとなつてト
ランジスタ２１が導通し、出力端子２６出力電圧
は電源電圧V+付近に上昇する。出力端子１５の
出力電圧は、基準電圧VREFよりトランジスタ２１
ベース・エミツタ間電圧VBEだけ低い電圧に保持
され、非反転入力端子１２には、その電圧VBEの
抵抗１７および１８による分圧電圧V1だけ基準
電圧VREFより低い電圧が加えられる。入力電圧が
更に上昇してもこの状態は変らない。
この状態から入力電圧を下降させて基準電圧
VREFよりも低い非反転入力端子１２電圧（VREF−
V1）に達すると、出力端子１５はハイレベルと
なり、出力端子２６の出力電圧はほぼ接地電圧に
遷位する。
VREFよりも低い非反転入力端子１２電圧（VREF−
V1）に達すると、出力端子１５はハイレベルと
なり、出力端子２６の出力電圧はほぼ接地電圧に
遷位する。
このように比較回路のの力端子２６の出力電圧
は入力電圧に対してヒステリシス特性を有し、ヒ
ステリシス電圧Vtは抵抗１７および１８の抵抗
値をそれぞれR11およびR12とすると、近似的に
次式で得られる。
は入力電圧に対してヒステリシス特性を有し、ヒ
ステリシス電圧Vtは抵抗１７および１８の抵抗
値をそれぞれR11およびR12とすると、近似的に
次式で得られる。
Vt＝R11／R11＋R12×2VBE
すなわち、従来のヒステリシス電圧は電源電圧
V+に依存するのに対して、本発明のヒステリシ
ス電圧は電源電圧V+に依存せず、ほぼ定電圧な
トランジスタのベース・エミツタ間順方向電圧
VBEで設定される。更に通常、電圧VBEの値は電
源電圧V+に対して充分に小さくヒステリシス電
圧を小さく設定する場合でも、抵抗１７および抵
抗１８の抵抗比は従来例より充分小さくなりこの
事は集積回路で実現するのに好適である。
V+に依存するのに対して、本発明のヒステリシ
ス電圧は電源電圧V+に依存せず、ほぼ定電圧な
トランジスタのベース・エミツタ間順方向電圧
VBEで設定される。更に通常、電圧VBEの値は電
源電圧V+に対して充分に小さくヒステリシス電
圧を小さく設定する場合でも、抵抗１７および抵
抗１８の抵抗比は従来例より充分小さくなりこの
事は集積回路で実現するのに好適である。
第３図は本発明の他の実施例で、第２図の実施
例と同一のものは同一符号を用いてそれらの説明
は省略する。第３図では、トランジスタ２１のエ
ミツタがツエナーダイオード２７を通して比較器
の出力端子１５に接続されており、コレクタは抵
抗２０を通して電源端子１４に接続されると共に
トランジスタ２４のベースに接続されている。同
様に、トランジスタ２２のエミツタはツエナーダ
イオード２８を通して出力端子１５に接続されて
おり、コレクタは抵抗２３を通して接地端子１６
に接続されると共にトランジスタの２５のベース
に接続されている。トランジスタ２４のエミツタ
は電源端子１４へ、トランジスタ２５のエミツタ
は接地端子１６へ接続されており、トランジスタ
２４，２５のコレクタはそれぞれ共通接続されて
出力端子２６に接続されている。
例と同一のものは同一符号を用いてそれらの説明
は省略する。第３図では、トランジスタ２１のエ
ミツタがツエナーダイオード２７を通して比較器
の出力端子１５に接続されており、コレクタは抵
抗２０を通して電源端子１４に接続されると共に
トランジスタ２４のベースに接続されている。同
様に、トランジスタ２２のエミツタはツエナーダ
イオード２８を通して出力端子１５に接続されて
おり、コレクタは抵抗２３を通して接地端子１６
に接続されると共にトランジスタの２５のベース
に接続されている。トランジスタ２４のエミツタ
は電源端子１４へ、トランジスタ２５のエミツタ
は接地端子１６へ接続されており、トランジスタ
２４，２５のコレクタはそれぞれ共通接続されて
出力端子２６に接続されている。
上記構成の比較回路において、ヒステリシス電
圧は電圧VBEとツエナーダイオードの降状電圧Vz
と帰還抵抗１７，１８の抵抗比で設定され、第２
図の実施例と同等の効果を得ることができる。
圧は電圧VBEとツエナーダイオードの降状電圧Vz
と帰還抵抗１７，１８の抵抗比で設定され、第２
図の実施例と同等の効果を得ることができる。
本実施例はVBEとVzのその温度係数は異符号の
同程度の値を示すことから温度依存の少ないヒス
テリシス電圧を得ることができる。更に、反転増
幅器として抵抗２０，２３およびトランジスタ２
４，２５より構成することにより、回路の簡略化
を計ることができる。
同程度の値を示すことから温度依存の少ないヒス
テリシス電圧を得ることができる。更に、反転増
幅器として抵抗２０，２３およびトランジスタ２
４，２５より構成することにより、回路の簡略化
を計ることができる。
第４図は、本発明のさらに他の実施例で、第２
図の実施例と異なる点は次にある。比較器１３が
抵抗３１および３２、トランジスタ３３，３４お
よび３６ならびに定電流源３５および３６で構成
されている。比較器２９相当する反転増幅器を非
反転増幅器とし、その非反転増幅器がトランジス
タ３７および４０、ならびに抵抗３８および３９
とで構成される。トランジスタ４０と抵抗３９と
の接続点が出力端子２６接続され、入力端のトラ
ンジスタ３７のベースがトランジスタ３４と抵抗
３２接続点に接続されている。上記構成の比較回
路において、非反転増幅器の入力端子に比較器１
３の段間より得られる出力信号を加えるもので、
第２図の実施例と同等の効果が得られる。
図の実施例と異なる点は次にある。比較器１３が
抵抗３１および３２、トランジスタ３３，３４お
よび３６ならびに定電流源３５および３６で構成
されている。比較器２９相当する反転増幅器を非
反転増幅器とし、その非反転増幅器がトランジス
タ３７および４０、ならびに抵抗３８および３９
とで構成される。トランジスタ４０と抵抗３９と
の接続点が出力端子２６接続され、入力端のトラ
ンジスタ３７のベースがトランジスタ３４と抵抗
３２接続点に接続されている。上記構成の比較回
路において、非反転増幅器の入力端子に比較器１
３の段間より得られる出力信号を加えるもので、
第２図の実施例と同等の効果が得られる。
以上説明したように、本発明の比較回路によれ
ば、半導体集積回路に適した回路構成の比較回路
が得られ、ヒステリシス電圧と電源電圧を独立に
設定できる。
ば、半導体集積回路に適した回路構成の比較回路
が得られ、ヒステリシス電圧と電源電圧を独立に
設定できる。
尚、本発明は上述した例にのみ限定されず、幾
多の変更を加え得るものとする。例えばトランジ
スタ２１および２２のベースにバイアスする基準
電圧源を各々別電源としてヒステリシス電圧を設
定することができる。
多の変更を加え得るものとする。例えばトランジ
スタ２１および２２のベースにバイアスする基準
電圧源を各々別電源としてヒステリシス電圧を設
定することができる。
第１図は従来の比較回路の回路図、第２図は本
発明の比較回路の一実施例を示す回路図、第３図
及び第４図は本発明の比較回路の他の実施例を示
す回路図である。 １，２，１１，１２……入力端子、３，１３，
２９……比較器、４，１４……電源端子、５，１
５，２６……出力端子、６，１６……接地端子、
７，８，１７，１８，２０，２３，３１，３２，
３８，３９……抵抗、９，１９……基準電圧源、
２１，２２，２４，２５，３３，３４，３６，３
７，４０……トランジスタ、２７，２８……ツエ
ナーダイオード、３５，３６……定電流源。
発明の比較回路の一実施例を示す回路図、第３図
及び第４図は本発明の比較回路の他の実施例を示
す回路図である。 １，２，１１，１２……入力端子、３，１３，
２９……比較器、４，１４……電源端子、５，１
５，２６……出力端子、６，１６……接地端子、
７，８，１７，１８，２０，２３，３１，３２，
３８，３９……抵抗、９，１９……基準電圧源、
２１，２２，２４，２５，３３，３４，３６，３
７，４０……トランジスタ、２７，２８……ツエ
ナーダイオード、３５，３６……定電流源。
Claims (1)
- １ 入力信号電圧が供給される第１の入力端子、
この端子とは異極性の第２の入力端子および出力
端子を有し、第１および第２の電源端子間の電源
電圧を動作電圧として受ける比較器と、前記出力
端子の電圧に応じた電圧を前記第２の入力端子に
帰還する帰還回路と、前記第１の電源端子の電位
を基準として前記電源電圧の変動に対し安定化さ
れた基準電圧を発生する手段と、互いに異なる導
電型を有し前記基準電圧がベースに共通に供給さ
れた第１および第２のトランジスタと、これらト
ランジスタのエミツタを前記出力端子に接続する
手段とを備え、前記出力端子の電圧を前記電源電
圧の変動に対して安定化したことを特徴とする比
較回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155466A JPS5944123A (ja) | 1982-09-07 | 1982-09-07 | 比較回路 |
| US06/529,880 US4556805A (en) | 1982-09-07 | 1983-09-06 | Comparator circuit having hysteresis voltage substantially independent of variation in power supply voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57155466A JPS5944123A (ja) | 1982-09-07 | 1982-09-07 | 比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5944123A JPS5944123A (ja) | 1984-03-12 |
| JPH0446009B2 true JPH0446009B2 (ja) | 1992-07-28 |
Family
ID=15606663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57155466A Granted JPS5944123A (ja) | 1982-09-07 | 1982-09-07 | 比較回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4556805A (ja) |
| JP (1) | JPS5944123A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4644198A (en) * | 1984-10-31 | 1987-02-17 | Rca Corporation | Signal clamp |
| JPH07104372B2 (ja) * | 1986-09-18 | 1995-11-13 | キヤノン株式会社 | 電圧比較回路 |
| JPH01173913A (ja) * | 1987-12-26 | 1989-07-10 | Toshiba Corp | ヒステリシス付き電圧比較回路 |
| DE3810058A1 (de) * | 1988-03-25 | 1989-10-05 | Philips Patentverwaltung | Schmitt-trigger-schaltung |
| US4940907A (en) * | 1989-01-19 | 1990-07-10 | Ford Motor Company | Precision CMOS comparator with hysteresis |
| DE4006504A1 (de) * | 1990-03-02 | 1991-09-05 | Telefunken Electronic Gmbh | Schaltungsanordnung fuer opto-schmitt-trigger |
| GB2263549B (en) * | 1991-12-31 | 1996-04-03 | Square D Co | Improvements in and relating to proximity switches |
| US6005438A (en) * | 1997-12-10 | 1999-12-21 | National Semiconductor Corporation | Output high voltage clamped circuit for low voltage differential swing applications in the case of overload |
| DE19919140B4 (de) | 1998-04-29 | 2011-03-31 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung |
| US7342420B2 (en) * | 2004-09-24 | 2008-03-11 | Integrated Device Technology, Inc. | Low power output driver |
| CN101164220B (zh) * | 2005-04-21 | 2012-05-23 | 半导体元件工业有限责任公司 | 电源控制方法及其结构 |
| GB2586895B (en) * | 2019-09-06 | 2021-10-13 | Cirrus Logic Int Semiconductor Ltd | Force sensing circuitry |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5426348B2 (ja) * | 1973-12-29 | 1979-09-03 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3309618A (en) * | 1964-07-27 | 1967-03-14 | Paul E Harris | Positive-feedback boxcar circuit |
| US3916328A (en) * | 1974-08-19 | 1975-10-28 | Electro Corp America | Zero crossover detector with variable hysteresis |
| JPS5426348U (ja) * | 1977-07-25 | 1979-02-21 |
-
1982
- 1982-09-07 JP JP57155466A patent/JPS5944123A/ja active Granted
-
1983
- 1983-09-06 US US06/529,880 patent/US4556805A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5426348B2 (ja) * | 1973-12-29 | 1979-09-03 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4556805A (en) | 1985-12-03 |
| JPS5944123A (ja) | 1984-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH0446009B2 (ja) | ||
| JPH0681013U (ja) | 電流源回路 | |
| US4219781A (en) | Transistor amplifier circuit | |
| EP0088477A1 (en) | Current-discrimination arangement | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPS6154286B2 (ja) | ||
| JP2734426B2 (ja) | レベル変換回路 | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH0413692Y2 (ja) | ||
| JP2908149B2 (ja) | 演算増幅器 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| KR900005303B1 (ko) | 전원전압 추종형 바이아스회로 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPS6035303Y2 (ja) | 波形整形回路 | |
| KR940006090Y1 (ko) | 히스테리시스 특성을 갖는 비교기 | |
| JPH022545B2 (ja) |