JP5128128B2 - 増幅回路、半導体装置および電子機器 - Google Patents

増幅回路、半導体装置および電子機器 Download PDF

Info

Publication number
JP5128128B2
JP5128128B2 JP2006528500A JP2006528500A JP5128128B2 JP 5128128 B2 JP5128128 B2 JP 5128128B2 JP 2006528500 A JP2006528500 A JP 2006528500A JP 2006528500 A JP2006528500 A JP 2006528500A JP 5128128 B2 JP5128128 B2 JP 5128128B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
clamp
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006528500A
Other languages
English (en)
Other versions
JPWO2006011316A1 (ja
Inventor
伸輔 ▲高▼木元
孝司 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006528500A priority Critical patent/JP5128128B2/ja
Publication of JPWO2006011316A1 publication Critical patent/JPWO2006011316A1/ja
Application granted granted Critical
Publication of JP5128128B2 publication Critical patent/JP5128128B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181Low-frequency amplifiers, e.g. audio preamplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/03Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/301Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/441Protection of an amplifier being implemented by clamping means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Feeding And Guiding Record Carriers (AREA)

Description

この発明は、目的の負荷に供給する電圧を増幅する増幅回路、それを用いた半導体装置および電子機器に関する。
近年のパーソナルコンピュータ、カーナビゲーション機器やオーディオ機器には、CD(Compact Disc)やDVD(Digital Versatile Disk)を出し入れするためのトレイが備えられていることが多い。そのトレイの開閉は通常、回転子を含むコイルやモータなどの負荷の駆動により制御される。負荷の駆動制御については、種々の方法が提案されており、例えば、特許文献1には、モータの速度および位置を検出し、その検出結果と目標値とを比較することで、モータに供給するトルク値を制御する技術が開示されている。
特開平5−328774号公報
従来では、モータなどの負荷に駆動電圧を供給するために、入力電圧を増幅する増幅回路が用いられることがある。ところが、増幅回路やその周辺の回路に、何らかの要因で故障が発生したとき、負荷に十分な駆動電圧を供給できず、場合によっては、機器としての機能に支障をきたすこともある。例えば、増幅回路やその周辺の回路内に短絡が発生したとき、負荷に供給する駆動電圧が0Vになり、トレイが開閉しないことがある。そのため、故障発生などの異常時でも、緊急避難的に何らかの電圧を供給できることが好ましい。
本発明はこうした課題に鑑みてなされたものであり、その目的は、異常時でも緊急避難的に何らかの電圧を供給できる増幅回路、それを用いた半導体装置および電子機器の提供にある。
本発明のある態様は、増幅回路に関する。この増幅回路は、入力電圧に応じた電圧を非ゼロの所定電圧にクランプするクランプ回路を備える。この態様によれば、例えば、入力電圧に応じた電圧が接地電位近傍の電圧値になっても、一定レベルの電圧を確保できる。この増幅回路は、入力電圧に応じた電圧として、入力電圧と参照電圧との差に応じた増幅電圧を生成する差動回路をさらに備え、クランプ回路は、入力電圧と参照電圧との差がゼロのとき、増幅電圧に応じた電圧を非ゼロの所定電圧にクランプしてもよい。これにより、入力電圧が参照電圧に等しくなっても、差動回路により得られる増幅電圧に応じた電圧を非ゼロの所定電圧にクランプするため、一定レベルの電圧を確保できる。この増幅回路は、クランプ回路の温度特性を補償する補償回路をさらに備えてもよい。また、そのクランプ回路は、バイポーラ型トランジスタであってもよい。
本発明の別の態様も、増幅回路に関する。この増幅回路は、入力電圧と参照電圧との差に応じた増幅電圧を生成する差動回路と、差動回路からの増幅電圧の入力を受けて第1出力信号を生成する第1出力回路と、差動回路からの増幅電圧の入力を受けて第2出力信号を生成する第2出力回路と、第1出力回路および第2出力回路のうちいずれか一方を選択する選択回路と、を備え、選択回路により第1出力回路が選択されたとき、第1出力回路は、差動回路からの増幅電圧に応じた電圧を出力し、一方、第2出力回路は、所定の固定電圧を出力し、選択回路により第2出力回路が選択されたとき、第2出力回路は、差動回路からの増幅電圧に応じた電圧を出力し、一方、第1出力回路は、所定の固定電圧を出力し、第1出力回路は、さらに、差動回路からの増幅電圧の値によらず、第1出力信号が所定のクランプ電圧以下にならないようクランプ電圧を生成する第1クランプ回路を備え、入力電圧が参照電圧と等しいときにも非ゼロの電圧で第1出力信号を出力し、第2出力回路は、さらに、差動回路からの増幅電圧の値によらず、第2出力信号が所定のクランプ電圧以下にならないようクランプ電圧を生成する第2クランプ回路を備え、入力電圧が参照電圧と等しいときにも非ゼロの電圧で第2出力信号を出力する。この増幅回路は、第1クランプ回路および前記第2クランプ回路の温度特性を補償する補償回路をさらに備えてもよい。第1クランプ回路および第2クランプ回路はバイポーラ型のトランジスタであってもよい。
本発明のさらに別の態様も、増幅回路に関する。この増幅回路は、ベースに入力電圧あるいは入力電圧に応じた電圧が入力され、コレクタが接地される第1のトランジスタと、第1のトランジスタのエミッタに接続される定電流源と、エミッタに電源電圧が接続され、コレクタが負荷に接続される第2のトランジスタと、を備え、第1のトランジスタと定電流源との接続点から、第2のトランジスタのベースに至る経路を、選択的に導通状態あるいは非導通状態になるよう構成し、第1のトランジスタは、接続点より得られる電圧が所定のクランプ電圧以下にならないよう当該クランプ電圧を生成するものであり、第2のトランジスタは、経路が導通状態であるとき、第1のトランジスタにより生成されたクランプ電圧を取り出す。
本発明のさらに別の態様は、半導体装置に関する。この半導体装置は、上記に記載のいずれかの増幅回路を備える。本発明のさらに別の態様も、半導体装置に関する。この半導体装置は、入力電圧と参照電圧との差に応じた増幅電圧を生成する差動回路と、差動回路からの増幅電圧の入力を受けて第1出力信号を生成する第1出力回路と、差動回路からの増幅電圧の入力を受けて第2出力信号を生成する第2出力回路と、第1出力回路および第2出力回路のうちいずれか一方を選択する選択回路と、第1出力信号を出力する第1出力端子と第2出力信号を出力する第2出力端子との間に接続された負荷と、を備え、選択回路により第1出力回路が選択されたとき、第1出力回路は、差動回路からの増幅電圧に応じた電圧を出力し、一方、第2出力回路は、所定の固定電圧を出力し、選択回路により第2出力回路が選択されたとき、第2出力回路は、差動回路からの増幅電圧に応じた電圧を出力し、一方、第1出力回路は、所定の固定電圧を出力し、第1出力回路は、さらに、差動回路からの増幅電圧の値によらず、第1出力信号が所定のクランプ電圧以下にならないようクランプ電圧を生成する第1クランプ回路を備え、入力電圧が参照電圧と等しいときにも非ゼロの電圧で第1出力信号を出力し、第2出力回路は、さらに、差動回路からの増幅電圧の値によらず、第2出力信号が所定のクランプ電圧以下にならないようクランプ電圧を生成する第2クランプ回路を備え、入力電圧が参照電圧と等しいときにも非ゼロの電圧で第2出力信号を出力する。
本発明のさらに別の態様は、電子機器に関する。この電子機器は、上記に記載の半導体装置を備える。
本発明によれば、一定レベルの電圧を確保できる。
実施の形態に係る半導体装置の構成を示す図である。 図2(a)は、FWD端子にHレベル、REV端子にLレベルの信号が入力されたときの、入力電圧と出力信号との関係を示し、図2(b)は、FWD端子にLレベル、REV端子にHレベルの信号が入力されたときの、入力電圧と出力信号との関係を示す図である。 実施の形態に係る電子機器の構成を示す図である。
符号の説明
10 半導体装置、20 コイル負荷、50 電子機器、100 増幅回路、110 差動回路、120 選択回路、150a 第1出力回路、150b 第2出力回路、T2 第1出力端子、T3 第2出力端子、Tr1 第1トランジスタ、Tr2a 第2トランジスタ、Tr2b 第5トランジスタ、Vin 入力電圧、Vb 参照電圧、Vc 増幅電圧、Vout1 第1出力信号、Vout2 第2出力信号。
まず、実施の形態の概要を述べる。本実施の形態に係る半導体装置は、パーソナルコンピュータ、カーナビゲーション機器やオーディオ機器等の電子機器に組み込まれ、CDトレイやDVDトレイの開閉制御(以下、適宜「ローディング制御」という)を行う。半導体装置内の増幅回路は、いわゆる差動増幅回路であり、可変電圧源からの入力電圧と参照電圧との差に応じた増幅電圧を生成する。半導体装置は、その増幅電圧に応じた電圧(以下、単に「中間電圧」ということもある)の出力信号をコイル負荷の一端に、所定の固定電圧、例えば0Vの出力信号をコイル負荷の他端に供給し、それらの出力信号の電圧差でコイル負荷に電流を流し、回転子を駆動させる。以下、回転子とコイル負荷を総称して単にコイル負荷という。
この半導体装置は、少なくとも可変電圧源およびコイル負荷以外は、半導体回路として一体集積化される。もちろん半導体製造プロセスによっては、可変電圧源も一体集積化されてもよい。少なくとも増幅回路を含む半導体回路は、上述のごとく、カーナビゲーション機器やオーディオ機器などの電子機器に組み込まれて使用されるが、この半導体回路を設計する者、例えばLSI(Large Scale Integration )メーカーと、このLSIの端子に可変電圧源を接続し、カーナビゲーション機器やオーディオ機器などのセットを設計する者、例えばセットメーカーとの間に以下のような取り決めがある。すなわち、LSIメーカーは、LSIの仕様として、端子に所定の電圧を印加する実装を行うよう、セットメーカーに指示をする。セットメーカーは、そうした指示に従い、その端子に所定の電圧を印加する実装を行う。
セットメーカーにより電子機器に半導体回路が実装され、その電子機器が製品として出荷された後、何らかの要因により、可変電圧源が故障し、端子がグランドに短絡されることがある。上述の要因として、ユーザによる誤操作や製品輸送中に生じた物理的衝撃などが挙げられる。このとき、入力電圧は0Vになり、入力電圧と参照電圧との差はゼロになるため、増幅電圧は接地電位近傍の電圧値、例えば0Vになる。このとき、もし、増幅電圧がそのままコイル負荷に供給されれば、増幅電圧と所定の固定電圧との電圧差がゼロになるため、半導体装置はコイル負荷を駆動できず、トレイのローディング制御を行うことができない。そのため、本実施の形態に係る半導体装置には、増幅電圧に応じた電圧、すなわち中間電圧を生成するクランプ回路が設けられ、端子がグランドに短絡されたとき、すなわち入力電圧と参照電圧との差がゼロのとき、その中間電圧を非ゼロの所定電圧にクランプする。これにより、半導体装置は異常時でも何らかの一定レベルの電圧をコイル負荷に供給でき、トレイの緊急避難的なローディング制御を実現できる。
図1は、 半導体装置10の構成を示す。図3は、図1に示した半導体装置10を搭載した電子機器の一例であるパーソナルコンピュータ50の構成を示す。図3に示すパーソナルコンピュータ50は、マウスやキーボードなどの外部機器(図示せず)を介してユーザからの入力指示を受け付ける入力部54と、DVD64を装填するDVDドライブ60と、ファイルやデータを格納するハードディスクやメモリなどの記憶部58、パーソナルコンピュータ50に搭載される各構成要素とデータや信号のやりとりを行い、データの入出力や各構成要素の動作を制御するCPU(Central Processing Unit)などの制御部52と、DVD64や記憶部58に格納されたデータを外部のディスプレイ(図示せず)を介して出力する出力部56と、を備える。また、DVDドライブ60は、DVD64を装填するためのDVDトレイ62と、DVDトレイ62のローディング制御を行う半導体装置10と、を含む。本実施の形態に係る制御部52は、DVDトレイ62を引き出すタイミング、戻すタイミング、および出し入れを行わないタイミングそれぞれにおいて、それぞれ異なる信号を半導体装置10に出力し、DVDトレイ62のローディング制御を行う。図3では、電子機器の一例としてパーソナルコンピュータを示したが、他の例として、カーナビゲーション機器やオーディオ機器であってもよい。
図1に戻り、本実施の形態に係る半導体装置10は、可変電圧源12、コイル負荷20、および増幅回路100を含む。なお、回転子については図示しない。増幅回路100は、ローディング制御端子T1を介して入力された可変電圧源12からの入力電圧Vinを増幅し、コイル負荷20に供給する。増幅回路100のローディング制御端子T1には、可変電圧源12の正極側が接続され、可変電圧源12の負極側は接地されている。本実施の形態では、増幅回路100への入力電圧Vinは可変であるが、もちろん、固定であってもよい。入力電圧Vinが可変であれば、入力電圧Vinの電圧値に応じてコイル負荷20の回転速度を制御することができ、その結果、トレイの出し入れの速度の大きさを制御できる。
増幅回路100の第1出力端子T2と第2出力端子T3との間には、コイル負荷20が接続されている。第1出力端子T2を介して第1出力信号Sig1が、第2出力端子T3を介して第2出力信号Sig2が供給される。詳細は後述するが、第1出力信号Sig1がアクティブ、かつ第2出力信号Sig2が所定の固定電圧である場合、コイル負荷20が正回転し、トレイが機器に挿入される。一方、逆の場合、コイル負荷が逆回転し、トレイが機器から引き出される。これら出力信号の切り換えは、後述する選択回路120によりなされる。本実施の形態における所定の固定電圧とは、接地電位近傍の電圧値であり、例えば0Vである。
増幅回路100は、入力電圧Vinと参照電圧Vbとの差に応じた増幅電圧Vcを生成する差動回路110と、差動回路110からの増幅電圧Vcの入力を受けて第1出力信号Sig1を出力する第1出力回路150aと、差動回路110からの増幅電圧Vcの入力を受けて第2出力信号Sig2を出力する第2出力回路150bと、第1出力回路150aおよび第2出力回路150bのうちいずれか一方を選択する選択回路120とを含む。第1出力回路150aおよび第2出力回路150bを、適宜、出力回路150と称する。
差動回路110は、第1定電流源102、PNP型の第1トランジスタTr1、第1差動増幅器106、第1分圧抵抗R1および第2分圧抵抗R2を含む。ここで、第1分圧抵抗R1、第2分圧抵抗R2のそれぞれの抵抗値についても、R1、R2と表現するものとする。
可変電圧源12からの入力電圧Vinは、ローディング制御端子T1を介して、第1差動増幅器106の非反転入力端子に入力される。第1トランジスタTr1のエミッタは、第1定電流源102の一端に接続され、コレクタは、第1差動増幅器106の出力側に接続され、さらに、ベースは、コレクタに接続されている。第1定電流源102の他端は、電源電圧源Vccに接続されている。ここで、第1トランジスタTr1のベース・エミッタ間の閾値電圧をVbeとする。この閾値電圧Vbeは、トランジスタのオンオフが切り替わる電圧であり、例えば、0.7Vである。なお、0.7Vはコイル負荷20が駆動可能である一定レベルの電圧値である。また、後述するが、第1トランジスタTr1は、第2トランジスタTr2aや第5トランジスタTr2bの温度特性を補償するために設けられる。
第1トランジスタTr1のエミッタと第1定電流源102との間に生じる電圧は、第1分圧抵抗R1および第2分圧抵抗R2により、参照電圧Vbに分圧され、第1差動増幅器106の反転入力端子に入力される。第1定電流源102は、第1トランジスタTr1、第1分圧抵抗R1、および第2分圧抵抗R2に流す電流を制御する。
ここで、第1差動増幅器106が出力する増幅電圧Vcは、入力電圧Vinを用いて、以下のように表現される。
Vc=Vin×(R1+R2)/R2−Vbe (1)
上記式(1)に示すごとく、入力電圧Vinが大きくなるほど増幅電圧Vcは大きくなる。接地電位近傍の電圧値Vinが入力されたとき、増幅電圧Vcは負の電圧値あるいは、0V近傍の電圧値になりうる。
選択回路120は、後述の第1出力回路150aおよび第2出力回路150b内の各種スイッチのオンオフを制御することで、第1出力信号Sig1および第2出力信号Sig2を制御し、コイル負荷20を制御する。具体的には、選択回路120は、第1出力信号Sig1および第2出力信号Sig2のうちいずれか一方を、増幅電圧Vcに応じた電圧の信号とし、もう一方を所定の固定電圧の信号とする。
選択回路120は、XORゲートS1、第1アンドゲートS2および第2アンドゲートS3を含む。FWD信号Aは、FWD端子T4を介して、XORゲートS1の第1入力端子I1および第1アンドゲートS2の第3入力端子I3に入力される。REV信号Bは、REV端子T5を介して、XORゲートS1の第2入力端子I2および第2アンドゲートS3の第6入力端子I6に入力される。XORゲートS1は、二つの入力信号に対して排他的論理和演算を行い、その演算結果を、第1アンドゲートS2の第4入力端子I4および第2アンドゲートS3の第5入力端子I5に出力する。第1アンドゲートS2および第2アンドゲートS3は、入力された信号をアンドし、アンドした結果をそれぞれ、第1制御信号C、第2制御信号Dとして、それぞれ第1出力回路150a、第2出力回路150b内の各種スイッチを制御する。
選択回路120は、図3に示す制御部52から与えられるFWD信号AおよびREV信号BのHレベル、Lレベルに応じて、第1出力回路150aおよび第2出力回路150b内の各種スイッチのオンオフを制御する。これにより、選択回路120は、第1出力回路150aおよび第2出力回路150bのうち、いずれか一方の後述する経路を、選択的に導通状態あるいは非導通状態にする。コイル負荷20を正回転させる場合、すなわち、トレイを機器に挿入する場合、HレベルのFWD信号A、かつLレベルのREV信号Bが選択回路120に入力される。このとき、選択回路120は、Hレベルの第1制御信号C、Lレベルの第2制御信号Dを出力する。これにより、第1出力回路150aが選択され、増幅回路100は、第1出力信号Sig1として、差動回路110からの増幅電圧Vcに応じた電圧、第2出力信号Sig2として、所定の固定電圧を出力する。本実施の形態では、Lレベルの信号であればスイッチがオンされ、Hレベルの信号であればスイッチがオフされるものとする。
コイル負荷20を逆回転させる場合、すなわち、トレイを機器から引き出す場合、LレベルのFWD信号A、かつHレベルのREV信号Bが入力される。このとき、選択回路120は、Lレベルの第1制御信号C、Hレベルの第2制御信号Dを出力する。これにより、第2出力回路150bが選択され、増幅回路100は、第2出力信号Sig2として、差動回路110からの増幅電圧Vcに応じた電圧、第1出力信号Sig1として、所定の固定電圧を出力する。
さらに、コイル負荷20を駆動させない場合、すなわち、CDやDVDが機器により使用されている状態であり、トレイの開閉を行わない場合、ともに、HレベルまたはLレベルであるFWD信号A、REV信号Bが入力される。このとき、選択回路120は、いずれもLレベルの第1制御信号Cおよび第2制御信号Dを出力する。このとき、第1出力回路150aおよび第2出力回路150bのいずれも選択されない。そのため、コイル負荷20の両端には、所定の固定電圧が印加され、コイル負荷20は駆動しない。
出力回路150は、差動回路110により供給された増幅電圧Vcに応じた電圧の出力信号を生成し、その出力信号を第1出力端子T2あるいは第2出力端子T3を介して、コイル負荷20の一端に供給する。コイル負荷20の他端には、所定の固定電圧を供給する。出力信号の切り換え制御は、上述のごとく、選択回路120によりなされる。第1出力回路150aおよび第2出力回路150bは、差動回路110およびコイル負荷20との間で、並列接続されている。第2出力回路150bは、第1出力回路150aと同様の構成を有するため、以下、第1出力回路150aについて説明し、第2出力回路150bについての説明を適宜略す。
第1出力回路150aは、その内部に、差動回路110からの増幅電圧Vcの値によらず、第1出力信号Sig1が所定のクランプ電圧以下にならないようクランプ電圧を生成するバイポーラ型でPNP型の第2トランジスタTr2aを備える。詳細は後述するが、この第2トランジスタTr2aにより、入力電圧Vinが参照電圧Vbと等しいときにも、非ゼロの電圧で第1出力信号Sig1を出力することができる。
第1出力回路150aは、第2定電流源152a、第2トランジスタTr2a、第2演算増幅器156a、NPN型の第3トランジスタTr3a、NPN型の第4トランジスタTr4a、第1スイッチSW1a、第2スイッチSW2a、および反転回路166aを備える。
第2トランジスタTr2aのコレクタは接地され、エミッタは第2定電流源152aの一端に接続されている。第2定電流源152aの他端は、電源電圧源Vccに接続されている。第2トランジスタTr2aのエミッタと第2定電流源152aとの間の中間電圧Vdaは、いわゆるボルテージホロワを成す第2演算増幅器156aの非反転入力端子に入力されている。第2演算増幅器156aの出力側は、第1スイッチSW1aを介して、第3トランジスタTr3aのベースに接続される。第3トランジスタTr3aのコレクタは、電源電圧源Vccに接続され、さらに、第2演算増幅器156aの反転入力端子に接続され、エミッタは、第4トランジスタTr4aのコレクタに接続されている。第4トランジスタTr4aのエミッタはグランドに接地され、ベースは、第2スイッチSW2aを介して、電源電圧源Vccに接続される。第3トランジスタTr3aのエミッタと第4トランジスタTr4aのコレクタ間に生じる第1出力電圧Vout1の第1出力信号Sig1が、第1出力端子T2を介してコイル負荷20の一端に供給される。
選択回路120により、第1出力回路150aが選択されたとき、第1スイッチSW1aがオン、第2スイッチSW2aがオフ、第3スイッチSW1bがオフ、第4スイッチSW2bがオンされる。このとき、第2トランジスタTr2aのエミッタと第2定電流源152aとの間の接続点から、第3トランジスタTr3aに至る経路が導通状態になり、第1出力回路150a内の第2演算増幅器156aおよび第1出力回路150aを介して増幅電圧Vcに応じた電圧が出力される。また、第2出力回路150b内の第3演算増幅器156bからの出力は、オフ状態の第3スイッチSW1bにより遮断され、第7トランジスタTr4bがオンされ、所定の固定電圧が出力される。一方、選択回路120により、第2出力回路150bが選択されたとき、第1スイッチSW1aがオフ、第2スイッチSW2aがオン、第3スイッチSW1bがオフ、第4スイッチSW2bがオンされる。
本実施の形態では、第2トランジスタTr2aのベース・エミッタ間の閾値電圧は、第1トランジスタTr1のベース・エミッタ間の閾値電圧Vbeと同一であるとする。中間電圧Vdaは、増幅電圧Vcに閾値電圧Vbeを加えた値であり、以下のように表現される。
Vda=Vc+Vbe (2)
=Vin×(R1+R2)/R2
コイル負荷20を正回転させるとき、第1出力電圧Vout1は、Vdaと等しくなり、入力電圧Vinを用いて以下のように表現される。
Vout1=Vin×(R1+R2)/R2
第2トランジスタTr2aのベース・エミッタ間の閾値電圧Vbeは、使用による発熱により徐々に低下してしまう。このとき、第1トランジスタTr1が増幅回路100に設けられないとき、上記式(1)において、第1トランジスタTr1による閾値電圧Vbeの要素が存在しなくなる。そのため、上記式(2)において、閾値電圧Vbeのパラメータが残り、中間電圧Vdaは、第2トランジスタTr2aのベース・エミッタ間の閾値電圧Vbeの変化に応じて、変動してしまう。その結果、同じ条件下、例えば同じ入力電圧Vin、抵抗値R1およびR2を与えても、時間の経過につれて、ゲインが変動してしまう。
本実施の形態では、第2トランジスタTr2aの温度特性を補償するために、第1トランジスタTr1が設けられている。第2トランジスタTr2aのベース・エミッタ間の閾値電圧Vbeが低下したとき、第1トランジスタTr1のベース・エミッタ間の閾値電圧Vbeも同様に低下する。このとき、上記式(1)および上記式(2)によれば、それらはお互いに打ち消す方向にあるため、結果として第2トランジスタTr2aのベース・エミッタ間の閾値電圧Vbeの変動を吸収できる。これにより、同じ条件下でのゲインの変動を軽減することができる。第5トランジスタTr2bも、第2トランジスタTr2aと同様の効果を得ることができる。
以下、本実施の形態に係る半導体装置10の動作を説明する。上記式(1)によれば、入力電圧Vinの増加に従い、増幅電圧Vcは増加する。ただし、第2トランジスタTr2aを設けたことにより、さらに以下の動作が行われる。増幅電圧Vcが増加したとき、第2トランジスタTr2aのオンの程度が弱まり、コレクタ電流が小さめになる。増幅電圧Vcがさらに増加したとき、第2トランジスタTr2aがオフされ、その結果、第2演算増幅器156aの非反転入力端子には、オフされた際の電圧にクランプされた中間電圧Vdaが入力され、第1出力電圧Vout1として出力される。
ローディング制御端子T1とグランドとが短絡を起こしたとき、第1差動増幅器106の非反転入力端子には、接地電位近傍、例えば0Vの入力電圧Vinが入力される。このとき、入力電圧Vinと参照電圧Vbは等しくなり、増幅電圧Vcは接地電位近傍の電圧値、例えば0Vになる。このとき、第2トランジスタTr2aがオンされ、大きめのコレクタ電流が流れ、中間電圧Vdaは、第2トランジスタTr2aのベース・エミッタ間の閾値電圧Vbeにクランプされ、第1出力電圧Vout1として出力される。これにより、異常時でも、中間電圧Vdaを非ゼロの所定電圧、すなわち第2トランジスタTr2aのベース・エミッタ間の閾値電圧Vbeにクランプするため、非ゼロの出力信号をコイル負荷20に供給できる。第2出力回路150bも、第1出力回路150aと同様の動作を行う。
以下、増幅回路100における出力信号の変化の様子を図面を用いて説明する。図2(a)は、FWD端子T4にHレベル、REV端子T5にLレベルの信号が入力されたとき、ローディング制御端子T1に印加された入力電圧Vinと増幅回路100の出力信号との関係を示し、図2(b)は、FWD端子T4にLレベル、REV端子T5にHレベルの信号が入力されたとき、ローディング制御端子T1に印加された入力電圧Vinと増幅回路100の出力信号との関係を示す。横軸は、ローディング制御端子T1に印加された入力電圧Vinを、縦軸は、増幅回路100の出力信号を示す。
図2(a)に示すごとく、FWD端子T4にHレベル、REV端子T5にLレベルの信号が入力されたとき、第1出力信号Sig1はアクティブ、一方、第2出力信号Sig2は0Vになる。上述のごとく、増幅回路100は、第1出力信号Sig1と第2出力信号Sig2との電圧差で、コイル負荷20を駆動する。その差が大きくなれば、コイル負荷20の回転速度は大きくなる。
図2(b)に示すごとく、第1出力信号Sig1は0V、一方、第2出力信号Sig2はアクティブになる。また、図2(b)における第2出力信号Sig2の極性は、図2(a)における第1出力信号Sig1の極性と逆である。第1出力信号Sig1と第2出力信号Sig2との電圧差で、コイル負荷20を駆動させるのは図2(a)の場合と同様であるが、コイル負荷20を逆回転させる点で異なる。
図2(a)に示すごとく、第2トランジスタTr2aにより、第1出力信号Sig1が所定のクランプ電圧以下にならないようクランプ電圧が生成されている。これにより、ローディング制御端子T1とグランドとが短絡を起こしたとき、すなわち、ローディング制御端子T1に印加される電圧が接地電位近傍の電圧値、例えば0Vになったときでも、増幅回路100は、非ゼロの一定レベルの電圧をコイル負荷20に供給することができ、トレイの緊急避難的なローディング制御を実現できる。
なお、本発明と実施の形態に係る構成の対応を例示する。「クランプ回路」は第2トランジスタTr2aおよび第5トランジスタTr2bに対応し、「第1クランプ回路」は第2トランジスタTr2aに対応し、「第2クランプ回路」は第5トランジスタTr2bに対応する。「補償回路」は、第1トランジスタTr1に対応する。また、「第1のトランジスタ」は、第2トランジスタTr2aおよび第5トランジスタTr2bに対応し、「第2のトランジスタ」は、第3トランジスタTr3aに対応する。
以上、本発明を実施例をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。そうした変形例を以下に述べる。
実施の形態における増幅回路100の駆動対象は、コイル負荷20であったが、これに限らず、増幅回路100を電力供給用として利用することにより動作する機器であればよく、例えば、モータ、LED素子、有機EL(Electro-Luminescence)素子、ヒーター、ファンや通信ユニットであってもよい。この変形例によれば、故障発生などの異常時に、所定の電圧以下にならないような非ゼロのクランプ電圧を駆動電圧として与えることで、緊急避難的な駆動を実現できる。
実施の形態に係る増幅回路100は差動回路110を備えていたが、変形例として、その差動回路110を除外した増幅回路100を提案する。このとき、ローディング制御端子T1を介して入力された可変電圧源12からの入力電圧Vinがそのまま、すなわち1倍の増幅電圧Vcとして第2トランジスタTr2aのベースに入力される。このとき異常発生などの理由で、入力電圧Vinが0Vになったとき、増幅電圧Vcは0Vになるが、第2トランジスタTr2aにより、増幅電圧Vcが非ゼロの電圧にクランプされるため、実施の形態と同様に、増幅回路100の出力として一定の電圧を確保できる。これにより、本変形例で、実施の形態と同様の効果を得ることができる。
本発明は、トレイの開閉を制御する電子機器などに利用することができる。

Claims (6)

  1. 入力電圧と参照電圧との差に応じた増幅電圧を生成する差動回路と、
    前記差動回路からの前記増幅電圧の入力を受けて第1出力信号を生成する第1出力回路と、
    前記差動回路からの前記増幅電圧の入力を受けて第2出力信号を生成する第2出力回路と、
    前記第1出力回路および前記第2出力回路のうちいずれか一方を選択する選択回路と、
    を備え、
    前記選択回路により前記第1出力回路が選択されたとき、前記第1出力回路は、前記差動回路からの前記増幅電圧に応じた電圧を出力し、一方、前記第2出力回路は、所定の固定電圧を出力し、
    前記選択回路により前記第2出力回路が選択されたとき、前記第2出力回路は、前記差動回路からの前記増幅電圧に応じた電圧を出力し、一方、前記第1出力回路は、所定の固定電圧を出力し、
    前記第1出力回路は、さらに、前記差動回路からの前記増幅電圧の値によらず、前記第1出力信号が所定のクランプ電圧以下にならないよう当該クランプ電圧を生成する第1クランプ回路を備え、前記入力電圧が前記参照電圧と等しいときにも非ゼロの電圧で前記第1出力信号を出力し、
    前記第2出力回路は、さらに、前記差動回路からの前記増幅電圧の値によらず、前記第2出力信号が所定のクランプ電圧以下にならないよう当該クランプ電圧を生成する第2クランプ回路を備え、前記入力電圧が前記参照電圧と等しいときにも非ゼロの電圧で前記第2出力信号を出力することを特徴とする増幅回路。
  2. 請求項1に記載の増幅回路において、前記第1クランプ回路および前記第2クランプ回路の温度特性を補償する補償回路をさらに備えることを特徴とする増幅回路。
  3. 請求項1または2に記載の増幅回路において、前記第1クランプ回路および前記第2クランプ回路はバイポーラ型のトランジスタであることを特徴とする増幅回路。
  4. 入力電圧と参照電圧との差に応じた増幅電圧を生成する差動回路と、
    前記差動回路からの前記増幅電圧の入力を受けて第1出力信号を生成する第1出力回路と、
    前記差動回路からの前記増幅電圧の入力を受けて第2出力信号を生成する第2出力回路と、
    前記第1出力回路および前記第2出力回路のうちいずれか一方を選択する選択回路と、
    前記第1出力信号を出力する第1出力端子と前記第2出力信号を出力する第2出力端子との間に接続された負荷と、
    を備え、
    前記選択回路により前記第1出力回路が選択されたとき、前記第1出力回路は、前記差動回路からの前記増幅電圧に応じた電圧を出力し、一方、前記第2出力回路は、所定の固定電圧を出力し、
    前記選択回路により前記第2出力回路が選択されたとき、前記第2出力回路は、前記差動回路からの前記増幅電圧に応じた電圧を出力し、一方、前記第1出力回路は、所定の固定電圧を出力し、
    前記第1出力回路は、さらに、前記差動回路からの前記増幅電圧の値によらず、前記第1出力信号が所定のクランプ電圧以下にならないよう当該クランプ電圧を生成する第1クランプ回路を備え、前記入力電圧が前記参照電圧と等しいときにも非ゼロの電圧で前記第1出力信号を出力し、
    前記第2出力回路は、さらに、前記差動回路からの前記増幅電圧の値によらず、前記第2出力信号が所定のクランプ電圧以下にならないよう当該クランプ電圧を生成する第2クランプ回路を備え、前記入力電圧が前記参照電圧と等しいときにも非ゼロの電圧で前記第2出力信号を出力することを特徴とする半導体装置。
  5. 請求項1からのいずれかに記載の増幅回路を備えることを特徴とする半導体装置。
  6. 請求項4または5に記載の半導体装置を備えることを特徴とする電子機器。
JP2006528500A 2004-07-23 2005-06-17 増幅回路、半導体装置および電子機器 Expired - Fee Related JP5128128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006528500A JP5128128B2 (ja) 2004-07-23 2005-06-17 増幅回路、半導体装置および電子機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004215314 2004-07-23
JP2004215314 2004-07-23
JP2006528500A JP5128128B2 (ja) 2004-07-23 2005-06-17 増幅回路、半導体装置および電子機器
PCT/JP2005/011171 WO2006011316A1 (ja) 2004-07-23 2005-06-17 増幅回路、半導体装置および電子機器

Publications (2)

Publication Number Publication Date
JPWO2006011316A1 JPWO2006011316A1 (ja) 2008-05-01
JP5128128B2 true JP5128128B2 (ja) 2013-01-23

Family

ID=35786068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006528500A Expired - Fee Related JP5128128B2 (ja) 2004-07-23 2005-06-17 増幅回路、半導体装置および電子機器

Country Status (6)

Country Link
US (1) US7432761B2 (ja)
JP (1) JP5128128B2 (ja)
KR (1) KR20070026636A (ja)
CN (1) CN100505520C (ja)
TW (1) TW200623610A (ja)
WO (1) WO2006011316A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825408B1 (ko) * 2007-04-13 2008-04-29 엘에스전선 주식회사 고속 통신용 케이블
KR100951051B1 (ko) * 2007-05-17 2010-04-05 엘에스전선 주식회사 고속 통신용 케이블
US9882553B2 (en) * 2015-12-18 2018-01-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and circuit protecting method

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202621U (ja) * 1986-06-12 1987-12-24
JPH01268263A (ja) * 1988-04-19 1989-10-25 Fuji Photo Film Co Ltd クリップ回路
JPH02130009A (ja) * 1988-11-09 1990-05-18 Mitsubishi Electric Corp クリップ回路
JPH03121603A (ja) * 1989-10-04 1991-05-23 Nec Ic Microcomput Syst Ltd 差動増幅器
JPH0567745A (ja) * 1991-09-09 1993-03-19 Hitachi Ltd 半導体集積回路装置
JPH05191186A (ja) * 1991-09-09 1993-07-30 Sanyo Electric Co Ltd クランプ回路
JPH08129425A (ja) * 1994-10-31 1996-05-21 Nec Eng Ltd 定電圧出力回路
JPH1174733A (ja) * 1997-08-29 1999-03-16 Nec Corp 周波数変換用集積回路
JP2003218648A (ja) * 2002-01-22 2003-07-31 Mitsumi Electric Co Ltd 駆動回路
JP2003258581A (ja) * 2002-02-26 2003-09-12 Denso Corp クランプ回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545076A (en) * 1979-03-13 1985-10-01 Spectronics, Inc. Data transmission link
JPH05328774A (ja) 1991-03-27 1993-12-10 Copal Electron Co Ltd Dcモータ速度制御方法
JPH04345960A (ja) 1991-05-22 1992-12-01 Fujitsu General Ltd ディスク駆動装置の制御方法
US5767744A (en) * 1995-11-22 1998-06-16 Qsc Audio Products, Inc. Lightweight fixed frequency discontinuous resonant power supply for audio amplifiers
JP3518187B2 (ja) 1996-08-09 2004-04-12 株式会社デンソー 電気負荷の通電経路切換回路
JP3443591B2 (ja) 1996-09-24 2003-09-02 ローム株式会社 コイル負荷駆動回路
JPH1146120A (ja) * 1997-07-25 1999-02-16 Mitsubishi Electric Corp 差動増幅回路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62202621U (ja) * 1986-06-12 1987-12-24
JPH01268263A (ja) * 1988-04-19 1989-10-25 Fuji Photo Film Co Ltd クリップ回路
JPH02130009A (ja) * 1988-11-09 1990-05-18 Mitsubishi Electric Corp クリップ回路
JPH03121603A (ja) * 1989-10-04 1991-05-23 Nec Ic Microcomput Syst Ltd 差動増幅器
JPH0567745A (ja) * 1991-09-09 1993-03-19 Hitachi Ltd 半導体集積回路装置
JPH05191186A (ja) * 1991-09-09 1993-07-30 Sanyo Electric Co Ltd クランプ回路
JPH08129425A (ja) * 1994-10-31 1996-05-21 Nec Eng Ltd 定電圧出力回路
JPH1174733A (ja) * 1997-08-29 1999-03-16 Nec Corp 周波数変換用集積回路
JP2003218648A (ja) * 2002-01-22 2003-07-31 Mitsumi Electric Co Ltd 駆動回路
JP2003258581A (ja) * 2002-02-26 2003-09-12 Denso Corp クランプ回路

Also Published As

Publication number Publication date
KR20070026636A (ko) 2007-03-08
WO2006011316A1 (ja) 2006-02-02
CN1973433A (zh) 2007-05-30
CN100505520C (zh) 2009-06-24
TW200623610A (en) 2006-07-01
JPWO2006011316A1 (ja) 2008-05-01
US20080024186A1 (en) 2008-01-31
US7432761B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
JP2749729B2 (ja) 磁気記録再生回路
US7417484B1 (en) Level shifter with boost and attenuation programming
JP4034279B2 (ja) 電流検出回路、負荷駆動回路、及び記憶装置
JP5128128B2 (ja) 増幅回路、半導体装置および電子機器
US7881003B1 (en) Write driver system for data storage systems
US6487034B1 (en) Write head fault detection with small threshold
US6775078B2 (en) Fast magneto-resistive head open and short detection for both voltage and current bias preamplifiers
US8810942B2 (en) Motor drive device
JP2001007662A (ja) 内部オフセット補償を有する読取ヘッド前置増幅器
US8030864B2 (en) Motor drive circuit
US8982497B2 (en) Class-AB amplifier, motor drive device, magnetic disk storage device, and electronic apparatus
US7218029B2 (en) Adjustable compensation of a piezo drive amplifier depending on mode and number of elements driven
JP2007143362A (ja) モータ制御回路
JPH0595670A (ja) 直流安定化電源
US6617758B2 (en) Integrated charge and voltage mode drive circuit for piezo actuators used in mass data storage devices, or the like
JP2006259034A (ja) 基準電圧発生回路及び液晶駆動ドライバ
JP4443703B2 (ja) 高入力インピーダンス回路
JP5027471B2 (ja) 半導体集積回路装置
US7911243B2 (en) Driver with programmable power commensurate with data-rate
US6825590B2 (en) Adjustable compensation of a piezo drive amplifier depending on mode and number of elements driven
JP2000293804A (ja) 磁気ディスクメモリ装置
JP4945832B2 (ja) ディスク再生制御装置
US6954105B2 (en) Disk drive and error amplifier therefor and related methods
JP4642191B2 (ja) モータドライバ
JP2013016220A (ja) モータ駆動装置、ディスク再生装置、及び、モータ制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees