JP4443703B2 - 高入力インピーダンス回路 - Google Patents
高入力インピーダンス回路 Download PDFInfo
- Publication number
- JP4443703B2 JP4443703B2 JP37307199A JP37307199A JP4443703B2 JP 4443703 B2 JP4443703 B2 JP 4443703B2 JP 37307199 A JP37307199 A JP 37307199A JP 37307199 A JP37307199 A JP 37307199A JP 4443703 B2 JP4443703 B2 JP 4443703B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- emitter
- input impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、トランジスタ回路に関し、特に高入力インピーダンス回路を半導体集積回路で実現する回路技術に関するものである。
【０００２】
【従来の技術】
従来のハードディスク装置（ＨＤＤ）や光ディスク装置では、装置自身で発生する機械振動を検出して、前記装置の信頼性を高める施策が施されている。例えば、ディスクへの記録中に機械振動が検出されると、誤記録を防止するために記録が中断される。前記機械振動を検出するピックアップ素子には、一般的に圧電素子が用いられている。
【０００３】
前記圧電素子は加速度を電圧に変換して出力するものであり、その電気的特性はコンデンサ（容量性）と等価として扱われる。前記圧電素子の容量は、数百ｐＦ程度が一般的である。また、前記圧電素子の等価回路は、信号源とコンデンサが直列接続されたものとして表現される。
【０００４】
前記圧電素子によって検出される機械振動（加速度）の周波数成分は直流から１０ＫＨｚ程度である。ところで、ＨＤＤにおいて検出しなければならない下限周波数としては、１０Ｈｚ程度が要求されている。したがって、前記圧電素子と接続される回路には、低周波成分を検出するために、高い入力インピーダンスが要求される。ここで、圧電素子の容量をＣ（ｐＦ）、この圧電素子と接続される回路の入力インピーダンスをＲ（Ω）とすると、前記容量Ｃと入力インピーダンスＲとでハイパスフィルタが形成され、その遮断周波数ｆc（カットオフ周波数）は次式となる。
【０００５】
【数１】
【０００６】
（１）式において、例えば容量Ｃを２００ｐＦ、前記カットオフ周波数ｆcを１０Ｈｚとすると、前記入力インピーダンスＲには８０ＭΩ程度が要求される。
【０００７】
また、前記高入力インピーダンス（８０ＭΩ程度）の他に、要求される性能として回路ノイズの低減化があげられる。前記圧電素子から得られる信号振幅は１ｍＶ程度と微弱であるために、信号品質を劣化させないためには回路ノイズを極力少なくする必要がある。
【０００８】
次に、図６を用いて従来の入力回路について説明する。
【０００９】
図６は、従来の入力回路の構成を示す回路図である。
【００１０】
この入力回路は、入力端子Ｔ５０、出力端子Ｔ５１、トランジスタＱ５０、Ｑ５１、バイアス回路７０、圧電素子７１、定電流源Ｉ５０、電源Ｖcc５０を有している。
【００１１】
図６に示すように、入力端子Ｔ５０にトランジスタＱ５０のベースが接続され、このトランジスタＱ５０のエミッタはトランジスタＱ５１のベースに接続されている。トランジスタＱ５０とトランジスタＱ５１のコレクタは、共に接地電位ＧＮＤに接続されている。トランジスタＱ５１のエミッタは、電流源Ｉ５０を介して電源Ｖccに接続されている。出力端子Ｔ５１は、前記トランジスタＱ５１のエミッタに接続されている。
【００１２】
前記バイアス回路７０は、入力端子Ｔ５０と接地電位ＧＮＤ間に接続されたダイオードＤ５０から構成されている。圧電素子７１は、入力端子Ｔ５０と接地電位ＧＮＤ間に接続されている。コンデンサＣＳと信号電圧ＶＩＮ５０は、圧電素子７１の等価回路を示している。
【００１３】
前記トランジスタＱ５０とトランジスタＱ５１はダーリントン接続されている。入力端子Ｔ５０から見た入力インピーダンスは、電流源Ｉ５０の電流とトランジスタＱ５０とＱ５１の電流増幅率によって決定される。いま、電流源Ｉ５０の電流をＩｅ、トランジスタＱ５０とトランジスタＱ５１の電流増幅率をｈｆｅとすると、入力端子Ｔ５０から見た入力インピーダンスＺｉは次式で与えられる。
【００１４】
【数２】
【００１５】
ここで、ｋはボルツマン定数、ｑは電荷量、Ｔは絶対温度である。
【００１６】
（２）式のように、ダーリントン接続の入力インピーダンスはｈｆｅの二乗に比例するため、高入力インピーダンスを実現することができる。また、入力インピーダンスは、前記電流源Ｉ５０の電流値に反比例する。
【００１７】
次に、前記入力回路のノイズ特性について説明する。
【００１８】
図６に示す入力回路のノイズ特性は、トランジスタＱ５０のコレクタ電流によるショットノイズと、トランジスタＱ５１のベース電流によるショットノイズが支配的である。ここで、トランジスタＱ５０のコレクタ電流とトランジスタＱ５１のベース電流はほぼ一致する。トランジスタＱ５０とＱ５１の電流増幅率をｈｆｅ、トランジスタＱ５１のベース電流をＩｂとすると、前記二種類のショットノイズの総和Ｎｉは次式になる。
【００１９】
【数３】
【００２０】
（３）式の右辺のベース電流Ｉｂと前記電流Ｉｅとは、Ｉｂ＝Ｉｅ／ｈｆｅの関係にあり、（３）式に示した雑音電圧ＮｉはトランジスタＱ５１のコレクタ電流に反比例し、前記コレクタ電流はほぼ前記電流Ｉｅに等しい。（３）式から明らかなように、前記雑音電圧Ｎｉは図６に示す電流源Ｉ５０の電流値の平方根に反比例する。
【００２１】
電流増幅率ｈｆｅを一定にすると、図６に示す入力回路の入力インピーダンスＺｉと雑音電圧Ｎｉは、前記電流源Ｉ５０の電流に反比例する。入力回路の特性としては高い入力インピーダンスと低雑音が要求されるために、回路設計においては両者のトレードオフで前記電流源Ｉ５０の電流が決定されている。
【００２２】
前述の入力回路は、半導体集積回路で実現されるのが一般的であり、例えば図７に示すような入力回路で構成される。図７に示す回路は、ボルテージフォロワの機能を有し、その動作原理は図８に示すブロック図と等価である。図８において、６５は増幅回路である。図７は、図８に示すブロック図を、トランジスタ回路で表現したものである。
【００２３】
図７と図８において、同一の符号を付したプラス入力端子Ｔ６０、マイナス入力端子Ｔ６１、出力端子Ｔ６２は各々に対応している。図８において、マイナス入力端子Ｔ６１は出力端子Ｔ６２に接続されており、出力端子Ｔ６２にはプラス入力端子Ｔ６０の電圧と等しい電圧が出力される。
【００２４】
以下に、図７に示す入力回路について説明する。
【００２５】
プラス入力端子Ｔ６０はトランジスタＱ６０のベースに接続され、マイナス入力端子Ｔ６１はトランジスタＱ６２のベースと出力端子Ｔ６２に接続される。トランジスタＱ６０、Ｑ６１、Ｑ６２、Ｑ６３は、ダーリントン接続された差動アンプを構成しており、その出力であるトランジスタＱ６１とトランジスタＱ６３のコレクタはカレントミラーを構成しているトランジスタＱ６４とトランジスタＱ６５に接続されている。トランジスタＱ６１とトランジスタＱ６３のエミッタは共通に接続され、電流源Ｉ６０を介して電源Ｖcc６０に接続されている。
【００２６】
前記トランジスタＱ６４、Ｑ６５は、アクティブ負荷になっており、極めて大きい負荷抵抗に相当する。トランジスタＱ６４のコレクタは、前記差動アンプの出力部であり、次段のトランジスタＱ６６のベースに接続されると共に、コンデンサＣ６０の一端に接続されている。
【００２７】
前記トランジスタＱ６６のコレクタは、電流源Ｉ６１を介して電源Ｖcc６０に接続されると共に、トランジスタＱ６７のベースに接続される。トランジスタＱ６７のコレクタは、電源Ｖcc６０に接続され、そのエミッタは抵抗Ｒ６０を介して接地電位ＧＮＤに接続されている。また、トランジスタＱ６７のエミッタは、コンデンサＣ６０の他端に接続されると共に、出力端子Ｔ６２に接続されている。
【００２８】
前記コンデンサＣ６０は、帰還ループの位相余裕を増大させるための補償用コンデンサである。このコンデンサＣ６０の容量は、前記電流源Ｉ６０の電流値に応じて決定される。したがって、前記電流源Ｉ６０の電流値が大きい場合は、コンデンサＣ６０の容量を大きな値に設定する必要がある。半導体集積回路でこの入力回路を実現する場合は、チップ面積が増大するために、電流源Ｉ６０の電流を必要以上に多く設定するのは好ましくない。回路設計では、電流源Ｉ６０を最小限の電流値に設定することが好ましい。
【００２９】
【発明が解決しようとする課題】
しかしながら、図６に示した従来の入力回路では、入力インピーダンスが前記電流源Ｉ５０の電流値によって一義的に決定されるため、設計の自由度がなく、最適な入力回路を形成できない。
【００３０】
また、図７に示した従来の入力回路では、以下に述べる不具合が生じる。
【００３１】
第１の不具合としては、前記電流源Ｉ６０の電流値を最適値に設定できず、入力インピーダンスを調節できない場合が生じることである。図６に示した入力回路では、入力端子Ｔ５０から見た入力インピーダンスは電流源Ｉ５０の電流値によって一義的に決定されることはすでに述べた。図７に示した入力回路でも同様に、入力端子Ｔ６０から見た入力インピーダンスは電流源Ｉ６０の電流値で決定されるため、前記電流源Ｉ６０の電流を多く設定しなければならない場合は入力インピーダンスが小さくなり、またコンデンサＣ６０の容量が大きくなるという不具合を生じる。なお、コンデンサＣ６０の容量が大きくなることは、半導体集積回路のチップ面積を増大させることになる。
【００３２】
第２の不具合は、図７に示した出力端子Ｔ６２に発生するオフセット電圧である。このオフセット電圧は、トランジスタの特性や抵抗値のペア性がずれることによって生じる。ペア性がずれるとは、例えば図７に示したトランジスタＱ６０とトランジスタＱ６２の２つのトランジスタにおいて、ベース−エミッタ間電圧に電圧差が生じたときなどをいう。この電圧差は、各々のトランジスタの実効的なエミッタ面積に差が生じた場合などに見られる。半導体集積回路では、このような現象はしばしば発生し、前述したオフセット電圧が発生する。
【００３３】
そこでこの発明は、前記課題に鑑みてなされたものであり、電流源の電流を最適値に設定できることにより、入力インピーダンスおよびノイズ特性を調節でき、また出力端子に発生するオフセット電圧を低減できる高入力インピーダンス回路を提供することを目的とする。
【００３５】
【課題を解決するための手段】
この発明の実施態様の高入力インピーダンス回路は、ベースが第１の入力端子に接続された第１のトランジスタと、前記第１のトランジスタのエミッタにベースが接続され、エミッタが第１の電流源に接続された第２のトランジスタと、前記第１のトランジスタのエミッタにベースが接続され、エミッタが第２の電流源に接続された第３のトランジスタと、ベースが第２の入力端子に接続された第４のトランジスタと、前記第４のトランジスタのエミッタにベースが接続され、エミッタが前記第１の電流源に接続された第５のトランジスタと、前記第４のトランジスタのエミッタにベースが接続され、エミッタが第３の電流源に接続された第６のトランジスタと、前記第２のトランジスタのコレクタに、コレクタが接続された第７のトランジスタと、前記第５のトランジスタのコレクタに、コレクタ及びベースが接続されると共に、前記ベースに前記第７のトランジスタのベースが接続された第８のトランジスタと、前記第２のトランジスタのコレクタに、ベースが接続された第９のトランジスタと、前記第９のトランジスタのコレクタに接続された第４の電流源と、前記第９のトランジスタのコレクタに、ベースが接続された第１０のトランジスタと、前記第２のトランジスタのコレクタと第１０のトランジスタのエミッタとの間に接続されたコンデンサと、前記第２の入力端子と第１０のトランジスタのエミッタに接続された出力端子とを具備することを特徴とする。
【００４１】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。
【００４２】
［第１の実施の形態］
図１は、この発明の第１の実施の形態の高入力インピーダンス回路の構成を示す回路図である。
【００４３】
図１に示すように、入力端子Ｔ１はトランジスタＱ１のベースに接続され、このトランジスタＱ１のエミッタはトランジスタＱ２のベース、及びトランジスタＱ３のベースにそれぞれ接続されている。トランジスタＱ２のエミッタは、電流源Ｉ１を介して電源Ｅ１に接続されると共に、出力端子Ｔ２に接続されている。トランジスタＱ３のエミッタは、電流源Ｉ２を介して電源Ｅ１に接続されている。さらに、トランジスタＱ１、Ｑ２、Ｑ３のコレクタは、それぞれ接地電位ＧＮＤに接続されている。前記トランジスタＱ１、Ｑ２、Ｑ３は、バイポーラトランジスタからなる。
【００４４】
このように構成された高入力インピーダンス回路における入力インピーダンスＺｉについて説明する。
【００４５】
前記トランジスタＱ１のエミッタ電流は、トランジスタＱ２とトランジスタＱ３のベース電流の総和である。ここで、トランジスタＱ１、Ｑ２、Ｑ３の電流増幅率を同値とし、その値をｈｆｅとする。
【００４６】
トランジスタＱ２のベース電流は、電流源Ｉ１の電流Ｉ１を電流増幅率ｈｆｅで割った値となる。同様に、トランジスタＱ３のベース電流は、電流源Ｉ２の電流Ｉ２を電流増幅率ｈｆｅで割った値となる。したがって、トランジスタＱ１のエミッタ電流Ｉｅ１は次式となる。
【００４７】
【数４】
【００４８】
また、図１に示す入力端子Ｔ１から見た入力インピーダンスＺｉは次式となる。
【００４９】
【数５】
【００５０】
ここで、ｋはボルツマン定数、ｑは電荷量、Ｔは絶対温度である。（５）式は、入力インピーダンスを、電流Ｉ１と電流Ｉ２の双方で制御できることを示している。
【００５１】
次に、前記高入力インピーダンス回路におけるノイズ特性について説明する。
【００５２】
図１に示す回路におけるノイズ特性は、トランジスタＱ１のコレクタ電流のショットノイズと、トランジスタＱ２とトランジスタＱ３のベース電流のショットノイズによりほぼ決定される。トランジスタＱ１のエミッタ抵抗ｒｅ（ショックレーのエミッタ抵抗）は、（４）式から次式として導かれる。
【００５３】
【数６】
【００５４】
また、図１に示す回路におけるノイズ電圧Ｎａは次式となる。
【００５５】
【数７】
【００５６】
ここで、Ｉｂ２＋Ｉｂ３＝Ｉｅ１であり、 さらに（７）式を整理して次式を得る。
【００５７】
【数８】
【００５８】
（８）式から図１に示す回路のノイズ電圧ＮａはトランジスタＱ１のコレクタ電流に依存していることがわかる。
【００５９】
以上より、図１に示すように構成された回路では、入力インピーダンスは電流源Ｉ１の電流値と無関係に、電流源Ｉ２の電流値のみで設定できる。これにより、設計の自由度が増し、最適な入力回路を実現できる。また、図１に示す回路では、ノイズ特性も従来方式と比べて、劣化することがない。なお、図１に示した第１の実施の形態では、トランジスタＱ１のエミッタに接続されたトランジスタはＱ２とＱ３の２個であるが、３個以上のトランジスタが接続された場合も同様の効果がある。また、前記第１の実施の形態では、高入力インピーダンス回路をＰＮＰトランジスタで構成したが、これに換えてＮＰＮトランジスタで構成してもよい。
【００６０】
以上説明したようにこの第１の実施の形態によれば、ノイズ特性を劣化させることなく、入力インピーダンスを電流源Ｉ１と無関係に設定できる高入力インピーダンス回路を提供することができる。さらに、バイポーラトランジスタの製造プロセスのみを用いて、高抵抗の抵抗器を使わずに高入力インピーダンス回路を実現できる。これにより、高入力インピーダンス回路が形成された半導体集積回路を安価に提供することができる。
【００６１】
［第２の実施の形態］
第２の実施の形態は、前記第１の実施の形態の高入力インピーダンス回路を増幅回路に応用したものである。
【００６２】
図２は、この発明の第２の実施の形態の高入力インピーダンス回路の構成を示す回路図である。この高入力インピーダンス回路は、前述した図８と同様の機能を有するボルテージフォロワである。高入力インピーダンス回路は、図２に示すように、プラス入力端子Ｔ１０、マイナス入力端子Ｔ１１、出力端子Ｔ１２を有し、マイナス入力端子Ｔ１１と出力端子Ｔ１２とを接続してボルテージフォロワを構成している。
【００６３】
プラス入力端子Ｔ１０は、トランジスタＱ１０のベースに接続され、このトランジスタＱ１０のエミッタはトランジスタＱ１１のベース、及びトランジスタＱ１２のベースにそれぞれ接続されている。トランジスタＱ１１のエミッタは、電流源Ｉ１０を介して電源Ｅ１０に接続されている。また、マイナス入力端子Ｔ１１は、トランジスタＱ１３のベース及び出力端子Ｔ１２に接続されている。トランジスタＱ１３のエミッタは、トランジスタＱ１４のベース及びトランジスタＱ１５のベースにそれぞれ接続されている。トランジスタＱ１２及びＱ１４のエミッタは共通に接続され、電流源Ｉ１１を介して電源Ｅ１０に接続されている。トランジスタＱ１５のエミッタは、電流源Ｉ１２を介して電源Ｅ１０に接続されている。
【００６４】
前記トランジスタＱ１２のコレクタは、トランジスタＱ１６のコレクタ、トランジスタＱ１８のベース、及びコンデンサＣ１０の一端にそれぞれ接続されている。トランジスタＱ１４のコレクタは、トランジスタＱ１７のコレクタ及びベース、トランジスタＱ１６のベースにそれぞれ接続されている。トランジスタＱ１６のエミッタは抵抗Ｒ１０を介して、またトランジスタＱ１７のエミッタは抵抗Ｒ１１を介してそれぞれ接地電位ＧＮＤに接続されている。
【００６５】
前記トランジスタＱ１８のコレクタは、電流源Ｉ１３を介して電源Ｅ１０に接続されると共に、トランジスタＱ１９のベースに接続されている。トランジスタＱ１９のコレクタは、電源Ｅ１０に接続されている。このトランジスタＱ１９のエミッタは抵抗Ｒ１２を介して接地電位ＧＮＤに接続されると共に、前記コンデンサＣ１０の他端と、マイナス入力端子Ｔ１１及び出力端子Ｔ１２にそれぞれ接続されている。前記トランジスタＱ１０、Ｑ１１、Ｑ１３、Ｑ１５のそれぞれのコレクタ及びトランジスタＱ１８のエミッタは接地電位ＧＮＤに接続されている。
【００６６】
前記トランジスタＱ１２とＱ１４は、差動増幅器を構成している。トランジスタＱ１６、Ｑ１７と、抵抗Ｒ１０、Ｒ１１はカレントミラーで構成されたアクティブ負荷となっている。このアクティブ負荷は、前記差動増幅器の負荷抵抗に相当する。トランジスタＱ１８は、前記差動増幅器の出力をさらに増幅するトランジスタであり、電流源Ｉ１３及びトランジスタＱ１９のベースを負荷とする高利得のトランジスタである。トランジスタＱ１９と抵抗Ｒ１２は、エミッタフォロワを構成しており、マイナス入力端子Ｔ１１及び出力端子Ｔ１２に接続されている。なおここで、抵抗Ｒ１２に換えて電流源を設けてもよい。
【００６７】
次に、図２に示す高入力インピーダンス回路の動作について説明する。プラス入力端子Ｔ１０に、マイナス入力端子Ｔ１１に入力される電圧より高い電圧が入力された場合を想定して説明する。
【００６８】
入力端子Ｔ１０の電圧が高くなると、トランジスタＱ１０のエミッタ電圧が高くなる。これにより、トランジスタＱ１２のベース電圧が高くなり、このトランジスタＱ１２のコレクタ電流が少なくなる。一方、トランジスタＱ１４のベース電圧は、トランジスタＱ１２のベース電圧と比べて低くなるために、電流源Ｉ１１から供給される電流量が増大する。
【００６９】
トランジスタＱ１６、Ｑ１７、抵抗Ｒ１０、Ｒ１１はカレントミラーを構成しており、トランジスタＱ１７に流れる電流と等しい電流をトランジスタＱ１６に流そうと働く。ここでは、トランジスタＱ１４のコレクタ電流、すなわちトランジスタＱ１７のコレクタ電流がトランジスタＱ１２のコレクタ電流（トランジスタＱ１６のコレクタ電流と同じ）より増加しているため、トランジスタＱ１６のコレクタ電圧が低くなるように動作する。したがって、トランジスタＱ１８の電圧は低くなり、前記トランジスタＱ１８のコレクタ電圧、すなわちトランジスタＱ１９のベース電圧は上昇する。さらに、トランジスタＱ１９のエミッタ電圧も上昇する。
【００７０】
以上の動作によって、前記マイナス入力端子Ｔ１１はプラス入力端子Ｔ１０と同じ電圧になるように、負帰還のループ系が形成されている。トランジスタＱ１９のエミッタとトランジスタＱ１８のベース間に接続されているコンデンサＣ１０は、前記ループ系の位相余裕を増大させるための補償用コンデンサである。前記電流源Ｉ１１の電流が多いほど、コンデンサＣ１０は大きな容量を持つことが要求される。
【００７１】
図２に示す回路を半導体集積回路で実現するには、コンデンサＣ１０の容量が小さい方が好ましい。コンデンサを半導体集積回路に形成する場合は、コンデンサの形成に大きなチップ面積を必要とするため、チップ全体の面積が大きくなり、半導体集積回路のコストを増加させることになるからである。したがって、電流源Ｉ１１の電流は、可能な限り少なく設計されることが好ましい。
【００７２】
一方、トランジスタＱ１０に流れるエミッタ電流は、前述したように入力端子Ｔ１０の入力インピーダンスと回路の雑音特性から決定される。雑音を小さくするには、エミッタ電流を増大させる必要がある。トランジスタＱ１１とトランジスタＱ１５は、前記入力インピーダンスと前記雑音を調節する機能を有している。
【００７３】
以上説明したようにこの第２の実施の形態によれば、トランジスタＱ１１、Ｑ１５と、電流源Ｉ１０、Ｉ１２とを付加することにより、入力インピーダンスと雑音を調節することが可能となり、設計の自由度を高くして最適な回路の設計が容易になる。さらに、トランジスタＱ１２とＱ１４のコレクタ電流を少なくでき、前述したオフセット電圧も小さくできる。また、電流源の電流値を制御することにより、入力インピーダンスの値を可変にできるインピーダンス制御回路を構成できる。また、電流源の電流値を制御することにより、位相補償用コンデンサに必要な容量を可変にできる入力インピーダンス回路を構成できる。
【００７４】
［第３の実施の形態］
第３の実施の形態は、前記第２の実施の形態の高入力インピーダンス回路と、バイアス回路と、圧電素子とを接続したものであり、圧電素子により機械振動を検出する振動検出回路である。
【００７５】
図３は、この発明の第３の実施の形態の高入力インピーダンス回路を有する振動検出回路の構成を示す回路図である。図３において、トランジスタＱ１０より右側にある回路は前述した第２の実施の形態と同様であるため、その説明は省略し、その他の部分を説明する。
【００７６】
入力端子Ｔ１０はトランジスタＱ２０のベースに接続され、そのコレクタは電源Ｅ１０に接続されている。トランジスタＱ２０のエミッタは、電流源Ｉ２０を介して電源Ｅ１０に接続されている。さらに、トランジスタＱ２０のエミッタは、抵抗Ｒ２０を介して接地電位ＧＮＤに接続されている。これらトランジスタＱ２０、電流源Ｉ２０、抵抗Ｒ２０にてバイアス回路が構成される。また、入力端子Ｔ１０と接地電位ＧＮＤとの間には、圧電素子２１が接続されている。コンデンサＣ２０と信号源ＶＳは、前記圧電素子２１の等価回路であり、圧電素子２１の容量をＣ２０で示し、この圧電素子２１から得られる信号電圧をＶＳで示している。
【００７７】
このように構成された振動検出回路の動作について説明する。
【００７８】
図３に示す回路において、トランジスタＱ１０のベース電流は、トランジスタＱ２０のベース電流として供給される。トランジスタＱ２０は、前記ベース電流の電流増幅率ｈｆｅ倍のコレクタ電流を流し、エミッタに接続された抵抗Ｒ２０に流れる。電流源Ｉ２０は、トランジスタＱ２０のエミッタ電圧を任意の値に設定するものである。入力端子Ｔ１０の電圧は、トランジスタＱ２０のエミッタ電圧にトランジスタＱ２０のベース−エミッタ間電圧が加算された電圧になる。ここで、トランジスタＱ２０のコレクタ電流をＩｃ２０、トランジスタＱ２０のエミッタ電流をＩｅ２０、電流源Ｉ２０の電流をＩ２０とすると、入力端子Ｔ１０の電圧Ｖ１０は次式で与えられる。
【００７９】
【数９】
【００８０】
ここで、ＶＴは(ｋ・Ｔ)／ｑ、ＩｓはトランジスタＱ２０の飽和電流である。
【００８１】
圧電素子は、容量性のインピーダンスを持ち、加速度を電圧に変換して出力する。図３に示す回路では、圧電素子２１によって生じた信号電圧ＶＳがコンデンサＣ２０を介して入力端子Ｔ１０に印加される。入力端子Ｔ１０に印加された信号電圧ＶＳは、図２に示した高入力インピーダンス回路により電流増幅されて出力端子Ｔ１２に出力される。このとき、高入力インピーダンス回路では入力インピーダンスと雑音が調節されて、圧電素子２１に生じた信号電圧の処理に適した回路特性が形成される。
【００８２】
なお、トランジスタＱ２０、電流源Ｉ２０、抵抗Ｒ２０で構成されるバイアス回路は一例であり、これとは異なる構成によってバイアス回路を形成してもよい。例えば、入力端子Ｔ１０から見たバイアス回路のインピーダンスをさらに高く構成してもよい。
【００８３】
以上説明したようにこの第３の実施の形態によれば、圧電素子に接続された入力回路の入力インピーダンスと雑音とを調節することにより、圧電素子に発生した微細な所望周波数の信号電圧を電流増幅して出力することが可能になる。
【００８４】
［第４の実施の形態］
第４の実施の形態は、図１に示した高入力インピーダンス回路において、電流源の電流を制御する制御回路を設けることにより、入力インピーダンスと雑音を最適な値に設定できるようにしたものである。
【００８５】
図４は、この発明の第４の実施の形態の高入力インピーダンス回路の構成を示す回路図である。
【００８６】
図４において、前述した第１の実施の形態と同様の部分には同じ符号を付して説明は省略し、異なる部分のみを説明する。図４に示すように、制御端子Ｔ４０は、制御回路２２を介して電流源Ｉ２に接続されている。制御回路２２は、制御端子Ｔ４０に入力される電圧あるいは電流に応じて、電流源Ｉ２の電流値を制御する。図４に示す回路は、高入力インピーダンス回路を実現できる実施例であり、入力端子Ｔ１から見た入力インピーダンスを制御できるものである。
【００８７】
このように構成された高入力インピーダンス回路における入力インピーダンスＺｉとノイズ電圧Ｎａについて説明する。
【００８８】
入力端子Ｔ１の入力インピーダンスは、前記第１の実施の形態にて述べたように、トランジスタＱ１のエミッタ電流に反比例し、（５）式に示したようになる。また、ノイズ電圧ＮａもトランジスタＱ１のエミッタ電流に反比例し、（８）式に示したようになる。
【００８９】
（５）式および（８）式に示したように、入力インピーダンスＺｉおよびノイズ電圧Ｎａは、電流源Ｉ２の電流値Ｉ２によって制御することができる。したがって、図４に示す回路では、入力インピーダンスとノイズ特性とを最適な値になるように制御することができる。なお、前記第４の実施の形態では、高入力インピーダンス回路をＰＮＰトランジスタで構成したが、これに換えてＮＰＮトランジスタで構成してもよい。
【００９０】
以上説明したようにこの第４の実施の形態によれば、ベースを入力端子とするトランジスタのエミッタに、ベースが接続された２つのトランジスタを有し、これらトランジスタのうち、出力端子が接続されていない一方のトランジスタのエミッタ電流を制御することにより、入力インピーダンスとノイズ特性とを最適な値になるように制御することが可能になる。
【００９１】
［第５の実施の形態］
第５の実施の形態は、前記第３の実施の形態の圧電素子を有する高入力インピーダンス回路を、ハードディスク装置（ＨＤＤ）に応用した例を示すものである。
【００９２】
ハードディスク装置が持つ、情報を記録する磁気ディスク媒体の記録密度は年々高まっている。記録密度は、磁気ディスク媒体の円周方向と半径方向の密度に比例し、前者をビット密度、後者をトラック密度と呼んでいる。近年、前記トラック密度は高まり、ＨＤＤ筐体の機械振動などによって磁気ヘッドを正確に所望のトラックへ位置決めすることが困難になりつつある。この第５の実施の形態では、この問題を克服することができる。
【００９３】
図５は、この発明の第５の実施の形態のハードディスク装置の構成を示すブロック図である。
【００９４】
情報を記録する磁気ディスク媒体５０には、この磁気ディスク媒体５０を回転するスピンモータ５１が設けられている。磁気ディスク媒体５０の上方には、この磁気ディスク媒体５０に対して情報の記録、再生を行う磁気ヘッド５２が配置されている。磁気ヘッド５２は、記録あるいは再生の信号を増幅する記録・再生アンプ５３に接続されている。また、磁気ヘッド５２は、この磁気ヘッド５２を可動するヘッド可動部５４に取り付けられている。このヘッド可動部５４は、ボイスコイルモータで構成されている。記録・再生アンプ５３は、記録と再生のための信号処理を行う記録・再生回路５５に接続されている。
【００９５】
前記記録・再生回路５５は、サーボ信号抽出部５６、及びコントローラ５７に接続されている。このサーボ信号抽出部５６は、記録・再生回路５５から出力される再生信号から、磁気ディスク媒体５０に記録されているサーボ情報を抽出する。コントローラ５７は、磁気ディスク媒体５０に対する情報の記録あるいは再生の制御を行い、かつ磁気ヘッド５２を所望の位置に移動させるための制御を行う。サーボ信号抽出部５６は、位置決め制御部５８に接続されている。この位置決め制御部５８は、コントローラ５７とサーボ信号抽出部５６からの信号を受け取り、磁気ヘッド５２を移動させるための制御を行う。
【００９６】
圧電素子５９は、ＨＤＤの筐体もしくはプリント基板に取り付けられ、ＨＤＤもしくはプリント基板に加わる加速度（機械振動）に比例した電圧を出力する。圧電素子５９は、高入力インピーダンス回路６０に接続され、これら圧電素子５９及び高入力インピーダンス回路６０が、前記機械振動の検出回路７０を構成する。この高入力インピーダンス回路６０は、圧電素子５９から出力される信号を高入力インピーダンス、かつ高信号Ｓ／Ｎで増幅する機能を有する。
【００９７】
前記位置決め制御部５８及び高入力インピーダンス回路６０は、加算器６１に接続されている。この加算器６１は、位置決め制御部５８から出力される信号と、高入力インピーダンス回路６０から出力される信号とを受け取り、これらの信号を加算する。加算器６１は、ドライバ６２に接続されている。このドライバ６２は、磁気ヘッド５２を可動するヘッド可動部５４を駆動する。
【００９８】
次に、このように構成されたハードディスク装置の動作について説明する。
【００９９】
前記磁気ディスク媒体５０には、トラック位置の情報が予め記録されており、磁気ヘッド５２でトラック位置情報（以下サーボ情報）を再生することができる。再生されたサーボ情報は、記録・再生アンプ５３にて増幅され、記録・再生回路５５、サーボ信号抽出部５６、位置決め制御部５８を介してコントローラ５７に取り込まれる。コントローラ５７は、所望のトラック位置からのずれ量を算出し、このずれ量に対応する移動量を位置決め制御部５８に送出する。さらに、前記位置決め制御部５８からの前記移動量を示す制御信号は、加算器６１を介してドライバ６２に出力される。ドライバ６２は、この制御信号に応じてヘッド可動部５４を駆動し、所望のトラック位置に磁気ヘッド５２を移動させる。
【０１００】
ところで、従来のハードディスク装置では、高い周波数（３００Ｈｚ程度以上）の機械振動（サーボ帯域外の振動周波数）や、磁気ディスク媒体５０と磁気ヘッド５２の相対的な振動によって磁気ヘッド５２の位置決め精度が悪化してしまう。
【０１０１】
そこで、この第５の実施の形態では、前記機械振動を、圧電素子５９から電気信号として検出し、高信号Ｓ／Ｎの高入力インピーダンス回路６０によって増幅する。これら圧電素子５９及び高入力インピーダンス回路６０で構成された検出回路７０から出力された前記機械振動に対する補正量を示す信号は、加算器６１により位置決め制御部５８から出力される制御信号と加算される。そして、加算器６１から出力される信号により、ドライバ６２にてヘッド可動部５４を駆動し、前記機械振動による影響を抑圧するように磁気ヘッド５２の位置を制御する。
【０１０２】
以上説明したようにこの第５の実施の形態によれば、圧電素子とこの圧電素子の検出信号を処理する高入力インピーダンス回路を振動検出回路としてハードディスク装置に備え、圧電素子の検出信号に基づき磁気ヘッドを移動させる信号を補正することにより、磁気ヘッドの位置決め精度を高めることができる。この第５の実施の形態により、ＨＤＤの記録密度を高めることができ、ＨＤＤの信頼性向上や、安価なＨＤＤの提供が可能になる。
【０１０３】
また、この発明の高入力インピーダンス回路の構成と効果を簡単に述べると次のようになる。
【０１０４】
第１のトランジスタのベースを入力端子とし、この第１のトランジスタのエミッタは第２のトランジスタのベースに接続される。前記第２のトランジスタのエミッタは第１の電流源を介して電源に接続され、前記第１及び第２のトランジスタのコレクタは共通に接地される。さらに、前記第１のトランジスタのエミッタに第３のトランジスタのベースが接続され、この第３のトランジスタのエミッタは第２の電流源を介して電源に接続される。前記第３のトランジスタのコレクタは接地される。
【０１０５】
このような構成により、この発明の高入力インピーダンス回路では、前記第１と第２の電流源の双方で入力インピーダンスを任意の値に設定することが可能である。これにより、前記高入力インピーダンス回路を増幅回路や差動増幅器などに応用する場合、この増幅回路や差動増幅器のオフセット特性、周波数特性などの電気特性が改善される。さらに、この発明の高入力インピーダンス回路を半導体集積回路で実現する場合はチップサイズを小さくできるため、半導体集積回路を安い生産コストで供給することができる。
【０１０６】
【発明の効果】
以上述べたようにこの発明によれば、電流源の電流を最適値に設定できることにより、入力インピーダンスおよびノイズ特性を調節でき、また出力端子に発生するオフセット電圧を低減できる高入力インピーダンス回路を提供することが可能である。
【０１０７】
また、前記高入力インピーダンス回路を増幅回路、検出回路、ストレージ機器などに応用することにより、周波数特性、オフセット特性などの電気特性が改善された増幅回路、検出回路、ストレージ機器を提供することが可能である。
【０１０８】
すなわち、前記高入力インピーダンス回路を増幅回路に応用することにより、入力インピーダンスと雑音を調節することが可能となり、さらに出力端子に発生するオフセット電圧を低減できる増幅回路を提供することが可能である。
【０１０９】
また、前記高入力インピーダンス回路を、圧電素子を持つ検出回路に応用することにより、圧電素子に接続された入力回路の入力インピーダンスと雑音とを調節することで、圧電素子に発生した微細な所望周波数の信号電圧を電流増幅して出力することが可能になる。
【０１１０】
また、前記高入力インピーダンス回路を有する検出回路をハードディスク装置に備えることにより、圧電素子の検出信号に基づき磁気ヘッドを移動させる信号を補正することで、磁気ヘッドの位置決め精度を高めることができる。これにより、ＨＤＤの記録密度を高めることができ、ＨＤＤの信頼性向上や、安価なＨＤＤの提供が可能になる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の高入力インピーダンス回路の構成を示す回路図である。
【図２】この発明の第２の実施の形態の高入力インピーダンス回路の構成を示す回路図である。
【図３】この発明の第３の実施の形態の高入力インピーダンス回路を有する振動検出回路の構成を示す回路図である。
【図４】この発明の第４の実施の形態の高入力インピーダンス回路の構成を示す回路図である。
【図５】この発明の第５の実施の形態のハードディスク装置の構成を示すブロック図である。
【図６】従来の入力回路の構成を示す回路図である。
【図７】従来の別の入力回路の構成を示す回路図である。
【図８】図７と等価のオペアンプ回路である。
【符号の説明】
Ｃ１０、Ｃ２０…コンデンサ
Ｅ１、Ｅ１０…電源
Ｉ１、Ｉ２…電流源
Ｉ１０〜Ｉ１３、Ｉ２０…電流源
Ｑ１、Ｑ２、Ｑ３…トランジスタ
Ｑ１０〜Ｑ２０…トランジスタ
Ｒ１０、Ｒ１１、Ｒ１２、Ｒ２０…抵抗
Ｔ１…入力端子
Ｔ２…出力端子
Ｔ１０…プラス入力端子
Ｔ１１…マイナス入力端子
Ｔ１２…出力端子
Ｔ４０…制御端子
２１…圧電素子
２２…制御回路
５０…磁気ディスク媒体
５１…スピンモータ
５２…磁気ヘッド
５３…記録・再生アンプ
５４…ヘッド可動部
５５…記録・再生回路
５６…サーボ信号抽出部
５７…コントローラ
５８…位置決め制御部
５９…圧電素子
６０…高入力インピーダンス回路
６１…加算器
６２…ドライバ
７０…検出回路
【発明の属する技術分野】
この発明は、トランジスタ回路に関し、特に高入力インピーダンス回路を半導体集積回路で実現する回路技術に関するものである。
【０００２】
【従来の技術】
従来のハードディスク装置（ＨＤＤ）や光ディスク装置では、装置自身で発生する機械振動を検出して、前記装置の信頼性を高める施策が施されている。例えば、ディスクへの記録中に機械振動が検出されると、誤記録を防止するために記録が中断される。前記機械振動を検出するピックアップ素子には、一般的に圧電素子が用いられている。
【０００３】
前記圧電素子は加速度を電圧に変換して出力するものであり、その電気的特性はコンデンサ（容量性）と等価として扱われる。前記圧電素子の容量は、数百ｐＦ程度が一般的である。また、前記圧電素子の等価回路は、信号源とコンデンサが直列接続されたものとして表現される。
【０００４】
前記圧電素子によって検出される機械振動（加速度）の周波数成分は直流から１０ＫＨｚ程度である。ところで、ＨＤＤにおいて検出しなければならない下限周波数としては、１０Ｈｚ程度が要求されている。したがって、前記圧電素子と接続される回路には、低周波成分を検出するために、高い入力インピーダンスが要求される。ここで、圧電素子の容量をＣ（ｐＦ）、この圧電素子と接続される回路の入力インピーダンスをＲ（Ω）とすると、前記容量Ｃと入力インピーダンスＲとでハイパスフィルタが形成され、その遮断周波数ｆc（カットオフ周波数）は次式となる。
【０００５】
【数１】
（１）式において、例えば容量Ｃを２００ｐＦ、前記カットオフ周波数ｆcを１０Ｈｚとすると、前記入力インピーダンスＲには８０ＭΩ程度が要求される。
【０００７】
また、前記高入力インピーダンス（８０ＭΩ程度）の他に、要求される性能として回路ノイズの低減化があげられる。前記圧電素子から得られる信号振幅は１ｍＶ程度と微弱であるために、信号品質を劣化させないためには回路ノイズを極力少なくする必要がある。
【０００８】
次に、図６を用いて従来の入力回路について説明する。
【０００９】
図６は、従来の入力回路の構成を示す回路図である。
【００１０】
この入力回路は、入力端子Ｔ５０、出力端子Ｔ５１、トランジスタＱ５０、Ｑ５１、バイアス回路７０、圧電素子７１、定電流源Ｉ５０、電源Ｖcc５０を有している。
【００１１】
図６に示すように、入力端子Ｔ５０にトランジスタＱ５０のベースが接続され、このトランジスタＱ５０のエミッタはトランジスタＱ５１のベースに接続されている。トランジスタＱ５０とトランジスタＱ５１のコレクタは、共に接地電位ＧＮＤに接続されている。トランジスタＱ５１のエミッタは、電流源Ｉ５０を介して電源Ｖccに接続されている。出力端子Ｔ５１は、前記トランジスタＱ５１のエミッタに接続されている。
【００１２】
前記バイアス回路７０は、入力端子Ｔ５０と接地電位ＧＮＤ間に接続されたダイオードＤ５０から構成されている。圧電素子７１は、入力端子Ｔ５０と接地電位ＧＮＤ間に接続されている。コンデンサＣＳと信号電圧ＶＩＮ５０は、圧電素子７１の等価回路を示している。
【００１３】
前記トランジスタＱ５０とトランジスタＱ５１はダーリントン接続されている。入力端子Ｔ５０から見た入力インピーダンスは、電流源Ｉ５０の電流とトランジスタＱ５０とＱ５１の電流増幅率によって決定される。いま、電流源Ｉ５０の電流をＩｅ、トランジスタＱ５０とトランジスタＱ５１の電流増幅率をｈｆｅとすると、入力端子Ｔ５０から見た入力インピーダンスＺｉは次式で与えられる。
【００１４】
【数２】
ここで、ｋはボルツマン定数、ｑは電荷量、Ｔは絶対温度である。
【００１６】
（２）式のように、ダーリントン接続の入力インピーダンスはｈｆｅの二乗に比例するため、高入力インピーダンスを実現することができる。また、入力インピーダンスは、前記電流源Ｉ５０の電流値に反比例する。
【００１７】
次に、前記入力回路のノイズ特性について説明する。
【００１８】
図６に示す入力回路のノイズ特性は、トランジスタＱ５０のコレクタ電流によるショットノイズと、トランジスタＱ５１のベース電流によるショットノイズが支配的である。ここで、トランジスタＱ５０のコレクタ電流とトランジスタＱ５１のベース電流はほぼ一致する。トランジスタＱ５０とＱ５１の電流増幅率をｈｆｅ、トランジスタＱ５１のベース電流をＩｂとすると、前記二種類のショットノイズの総和Ｎｉは次式になる。
【００１９】
【数３】
（３）式の右辺のベース電流Ｉｂと前記電流Ｉｅとは、Ｉｂ＝Ｉｅ／ｈｆｅの関係にあり、（３）式に示した雑音電圧ＮｉはトランジスタＱ５１のコレクタ電流に反比例し、前記コレクタ電流はほぼ前記電流Ｉｅに等しい。（３）式から明らかなように、前記雑音電圧Ｎｉは図６に示す電流源Ｉ５０の電流値の平方根に反比例する。
【００２１】
電流増幅率ｈｆｅを一定にすると、図６に示す入力回路の入力インピーダンスＺｉと雑音電圧Ｎｉは、前記電流源Ｉ５０の電流に反比例する。入力回路の特性としては高い入力インピーダンスと低雑音が要求されるために、回路設計においては両者のトレードオフで前記電流源Ｉ５０の電流が決定されている。
【００２２】
前述の入力回路は、半導体集積回路で実現されるのが一般的であり、例えば図７に示すような入力回路で構成される。図７に示す回路は、ボルテージフォロワの機能を有し、その動作原理は図８に示すブロック図と等価である。図８において、６５は増幅回路である。図７は、図８に示すブロック図を、トランジスタ回路で表現したものである。
【００２３】
図７と図８において、同一の符号を付したプラス入力端子Ｔ６０、マイナス入力端子Ｔ６１、出力端子Ｔ６２は各々に対応している。図８において、マイナス入力端子Ｔ６１は出力端子Ｔ６２に接続されており、出力端子Ｔ６２にはプラス入力端子Ｔ６０の電圧と等しい電圧が出力される。
【００２４】
以下に、図７に示す入力回路について説明する。
【００２５】
プラス入力端子Ｔ６０はトランジスタＱ６０のベースに接続され、マイナス入力端子Ｔ６１はトランジスタＱ６２のベースと出力端子Ｔ６２に接続される。トランジスタＱ６０、Ｑ６１、Ｑ６２、Ｑ６３は、ダーリントン接続された差動アンプを構成しており、その出力であるトランジスタＱ６１とトランジスタＱ６３のコレクタはカレントミラーを構成しているトランジスタＱ６４とトランジスタＱ６５に接続されている。トランジスタＱ６１とトランジスタＱ６３のエミッタは共通に接続され、電流源Ｉ６０を介して電源Ｖcc６０に接続されている。
【００２６】
前記トランジスタＱ６４、Ｑ６５は、アクティブ負荷になっており、極めて大きい負荷抵抗に相当する。トランジスタＱ６４のコレクタは、前記差動アンプの出力部であり、次段のトランジスタＱ６６のベースに接続されると共に、コンデンサＣ６０の一端に接続されている。
【００２７】
前記トランジスタＱ６６のコレクタは、電流源Ｉ６１を介して電源Ｖcc６０に接続されると共に、トランジスタＱ６７のベースに接続される。トランジスタＱ６７のコレクタは、電源Ｖcc６０に接続され、そのエミッタは抵抗Ｒ６０を介して接地電位ＧＮＤに接続されている。また、トランジスタＱ６７のエミッタは、コンデンサＣ６０の他端に接続されると共に、出力端子Ｔ６２に接続されている。
【００２８】
前記コンデンサＣ６０は、帰還ループの位相余裕を増大させるための補償用コンデンサである。このコンデンサＣ６０の容量は、前記電流源Ｉ６０の電流値に応じて決定される。したがって、前記電流源Ｉ６０の電流値が大きい場合は、コンデンサＣ６０の容量を大きな値に設定する必要がある。半導体集積回路でこの入力回路を実現する場合は、チップ面積が増大するために、電流源Ｉ６０の電流を必要以上に多く設定するのは好ましくない。回路設計では、電流源Ｉ６０を最小限の電流値に設定することが好ましい。
【００２９】
【発明が解決しようとする課題】
しかしながら、図６に示した従来の入力回路では、入力インピーダンスが前記電流源Ｉ５０の電流値によって一義的に決定されるため、設計の自由度がなく、最適な入力回路を形成できない。
【００３０】
また、図７に示した従来の入力回路では、以下に述べる不具合が生じる。
【００３１】
第１の不具合としては、前記電流源Ｉ６０の電流値を最適値に設定できず、入力インピーダンスを調節できない場合が生じることである。図６に示した入力回路では、入力端子Ｔ５０から見た入力インピーダンスは電流源Ｉ５０の電流値によって一義的に決定されることはすでに述べた。図７に示した入力回路でも同様に、入力端子Ｔ６０から見た入力インピーダンスは電流源Ｉ６０の電流値で決定されるため、前記電流源Ｉ６０の電流を多く設定しなければならない場合は入力インピーダンスが小さくなり、またコンデンサＣ６０の容量が大きくなるという不具合を生じる。なお、コンデンサＣ６０の容量が大きくなることは、半導体集積回路のチップ面積を増大させることになる。
【００３２】
第２の不具合は、図７に示した出力端子Ｔ６２に発生するオフセット電圧である。このオフセット電圧は、トランジスタの特性や抵抗値のペア性がずれることによって生じる。ペア性がずれるとは、例えば図７に示したトランジスタＱ６０とトランジスタＱ６２の２つのトランジスタにおいて、ベース−エミッタ間電圧に電圧差が生じたときなどをいう。この電圧差は、各々のトランジスタの実効的なエミッタ面積に差が生じた場合などに見られる。半導体集積回路では、このような現象はしばしば発生し、前述したオフセット電圧が発生する。
【００３３】
そこでこの発明は、前記課題に鑑みてなされたものであり、電流源の電流を最適値に設定できることにより、入力インピーダンスおよびノイズ特性を調節でき、また出力端子に発生するオフセット電圧を低減できる高入力インピーダンス回路を提供することを目的とする。
【００３５】
【課題を解決するための手段】
この発明の実施態様の高入力インピーダンス回路は、ベースが第１の入力端子に接続された第１のトランジスタと、前記第１のトランジスタのエミッタにベースが接続され、エミッタが第１の電流源に接続された第２のトランジスタと、前記第１のトランジスタのエミッタにベースが接続され、エミッタが第２の電流源に接続された第３のトランジスタと、ベースが第２の入力端子に接続された第４のトランジスタと、前記第４のトランジスタのエミッタにベースが接続され、エミッタが前記第１の電流源に接続された第５のトランジスタと、前記第４のトランジスタのエミッタにベースが接続され、エミッタが第３の電流源に接続された第６のトランジスタと、前記第２のトランジスタのコレクタに、コレクタが接続された第７のトランジスタと、前記第５のトランジスタのコレクタに、コレクタ及びベースが接続されると共に、前記ベースに前記第７のトランジスタのベースが接続された第８のトランジスタと、前記第２のトランジスタのコレクタに、ベースが接続された第９のトランジスタと、前記第９のトランジスタのコレクタに接続された第４の電流源と、前記第９のトランジスタのコレクタに、ベースが接続された第１０のトランジスタと、前記第２のトランジスタのコレクタと第１０のトランジスタのエミッタとの間に接続されたコンデンサと、前記第２の入力端子と第１０のトランジスタのエミッタに接続された出力端子とを具備することを特徴とする。
【００４１】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。
【００４２】
［第１の実施の形態］
図１は、この発明の第１の実施の形態の高入力インピーダンス回路の構成を示す回路図である。
【００４３】
図１に示すように、入力端子Ｔ１はトランジスタＱ１のベースに接続され、このトランジスタＱ１のエミッタはトランジスタＱ２のベース、及びトランジスタＱ３のベースにそれぞれ接続されている。トランジスタＱ２のエミッタは、電流源Ｉ１を介して電源Ｅ１に接続されると共に、出力端子Ｔ２に接続されている。トランジスタＱ３のエミッタは、電流源Ｉ２を介して電源Ｅ１に接続されている。さらに、トランジスタＱ１、Ｑ２、Ｑ３のコレクタは、それぞれ接地電位ＧＮＤに接続されている。前記トランジスタＱ１、Ｑ２、Ｑ３は、バイポーラトランジスタからなる。
【００４４】
このように構成された高入力インピーダンス回路における入力インピーダンスＺｉについて説明する。
【００４５】
前記トランジスタＱ１のエミッタ電流は、トランジスタＱ２とトランジスタＱ３のベース電流の総和である。ここで、トランジスタＱ１、Ｑ２、Ｑ３の電流増幅率を同値とし、その値をｈｆｅとする。
【００４６】
トランジスタＱ２のベース電流は、電流源Ｉ１の電流Ｉ１を電流増幅率ｈｆｅで割った値となる。同様に、トランジスタＱ３のベース電流は、電流源Ｉ２の電流Ｉ２を電流増幅率ｈｆｅで割った値となる。したがって、トランジスタＱ１のエミッタ電流Ｉｅ１は次式となる。
【００４７】
【数４】
また、図１に示す入力端子Ｔ１から見た入力インピーダンスＺｉは次式となる。
【００４９】
【数５】
ここで、ｋはボルツマン定数、ｑは電荷量、Ｔは絶対温度である。（５）式は、入力インピーダンスを、電流Ｉ１と電流Ｉ２の双方で制御できることを示している。
【００５１】
次に、前記高入力インピーダンス回路におけるノイズ特性について説明する。
【００５２】
図１に示す回路におけるノイズ特性は、トランジスタＱ１のコレクタ電流のショットノイズと、トランジスタＱ２とトランジスタＱ３のベース電流のショットノイズによりほぼ決定される。トランジスタＱ１のエミッタ抵抗ｒｅ（ショックレーのエミッタ抵抗）は、（４）式から次式として導かれる。
【００５３】
【数６】
また、図１に示す回路におけるノイズ電圧Ｎａは次式となる。
【００５５】
【数７】
ここで、Ｉｂ２＋Ｉｂ３＝Ｉｅ１であり、 さらに（７）式を整理して次式を得る。
【００５７】
【数８】
（８）式から図１に示す回路のノイズ電圧ＮａはトランジスタＱ１のコレクタ電流に依存していることがわかる。
【００５９】
以上より、図１に示すように構成された回路では、入力インピーダンスは電流源Ｉ１の電流値と無関係に、電流源Ｉ２の電流値のみで設定できる。これにより、設計の自由度が増し、最適な入力回路を実現できる。また、図１に示す回路では、ノイズ特性も従来方式と比べて、劣化することがない。なお、図１に示した第１の実施の形態では、トランジスタＱ１のエミッタに接続されたトランジスタはＱ２とＱ３の２個であるが、３個以上のトランジスタが接続された場合も同様の効果がある。また、前記第１の実施の形態では、高入力インピーダンス回路をＰＮＰトランジスタで構成したが、これに換えてＮＰＮトランジスタで構成してもよい。
【００６０】
以上説明したようにこの第１の実施の形態によれば、ノイズ特性を劣化させることなく、入力インピーダンスを電流源Ｉ１と無関係に設定できる高入力インピーダンス回路を提供することができる。さらに、バイポーラトランジスタの製造プロセスのみを用いて、高抵抗の抵抗器を使わずに高入力インピーダンス回路を実現できる。これにより、高入力インピーダンス回路が形成された半導体集積回路を安価に提供することができる。
【００６１】
［第２の実施の形態］
第２の実施の形態は、前記第１の実施の形態の高入力インピーダンス回路を増幅回路に応用したものである。
【００６２】
図２は、この発明の第２の実施の形態の高入力インピーダンス回路の構成を示す回路図である。この高入力インピーダンス回路は、前述した図８と同様の機能を有するボルテージフォロワである。高入力インピーダンス回路は、図２に示すように、プラス入力端子Ｔ１０、マイナス入力端子Ｔ１１、出力端子Ｔ１２を有し、マイナス入力端子Ｔ１１と出力端子Ｔ１２とを接続してボルテージフォロワを構成している。
【００６３】
プラス入力端子Ｔ１０は、トランジスタＱ１０のベースに接続され、このトランジスタＱ１０のエミッタはトランジスタＱ１１のベース、及びトランジスタＱ１２のベースにそれぞれ接続されている。トランジスタＱ１１のエミッタは、電流源Ｉ１０を介して電源Ｅ１０に接続されている。また、マイナス入力端子Ｔ１１は、トランジスタＱ１３のベース及び出力端子Ｔ１２に接続されている。トランジスタＱ１３のエミッタは、トランジスタＱ１４のベース及びトランジスタＱ１５のベースにそれぞれ接続されている。トランジスタＱ１２及びＱ１４のエミッタは共通に接続され、電流源Ｉ１１を介して電源Ｅ１０に接続されている。トランジスタＱ１５のエミッタは、電流源Ｉ１２を介して電源Ｅ１０に接続されている。
【００６４】
前記トランジスタＱ１２のコレクタは、トランジスタＱ１６のコレクタ、トランジスタＱ１８のベース、及びコンデンサＣ１０の一端にそれぞれ接続されている。トランジスタＱ１４のコレクタは、トランジスタＱ１７のコレクタ及びベース、トランジスタＱ１６のベースにそれぞれ接続されている。トランジスタＱ１６のエミッタは抵抗Ｒ１０を介して、またトランジスタＱ１７のエミッタは抵抗Ｒ１１を介してそれぞれ接地電位ＧＮＤに接続されている。
【００６５】
前記トランジスタＱ１８のコレクタは、電流源Ｉ１３を介して電源Ｅ１０に接続されると共に、トランジスタＱ１９のベースに接続されている。トランジスタＱ１９のコレクタは、電源Ｅ１０に接続されている。このトランジスタＱ１９のエミッタは抵抗Ｒ１２を介して接地電位ＧＮＤに接続されると共に、前記コンデンサＣ１０の他端と、マイナス入力端子Ｔ１１及び出力端子Ｔ１２にそれぞれ接続されている。前記トランジスタＱ１０、Ｑ１１、Ｑ１３、Ｑ１５のそれぞれのコレクタ及びトランジスタＱ１８のエミッタは接地電位ＧＮＤに接続されている。
【００６６】
前記トランジスタＱ１２とＱ１４は、差動増幅器を構成している。トランジスタＱ１６、Ｑ１７と、抵抗Ｒ１０、Ｒ１１はカレントミラーで構成されたアクティブ負荷となっている。このアクティブ負荷は、前記差動増幅器の負荷抵抗に相当する。トランジスタＱ１８は、前記差動増幅器の出力をさらに増幅するトランジスタであり、電流源Ｉ１３及びトランジスタＱ１９のベースを負荷とする高利得のトランジスタである。トランジスタＱ１９と抵抗Ｒ１２は、エミッタフォロワを構成しており、マイナス入力端子Ｔ１１及び出力端子Ｔ１２に接続されている。なおここで、抵抗Ｒ１２に換えて電流源を設けてもよい。
【００６７】
次に、図２に示す高入力インピーダンス回路の動作について説明する。プラス入力端子Ｔ１０に、マイナス入力端子Ｔ１１に入力される電圧より高い電圧が入力された場合を想定して説明する。
【００６８】
入力端子Ｔ１０の電圧が高くなると、トランジスタＱ１０のエミッタ電圧が高くなる。これにより、トランジスタＱ１２のベース電圧が高くなり、このトランジスタＱ１２のコレクタ電流が少なくなる。一方、トランジスタＱ１４のベース電圧は、トランジスタＱ１２のベース電圧と比べて低くなるために、電流源Ｉ１１から供給される電流量が増大する。
【００６９】
トランジスタＱ１６、Ｑ１７、抵抗Ｒ１０、Ｒ１１はカレントミラーを構成しており、トランジスタＱ１７に流れる電流と等しい電流をトランジスタＱ１６に流そうと働く。ここでは、トランジスタＱ１４のコレクタ電流、すなわちトランジスタＱ１７のコレクタ電流がトランジスタＱ１２のコレクタ電流（トランジスタＱ１６のコレクタ電流と同じ）より増加しているため、トランジスタＱ１６のコレクタ電圧が低くなるように動作する。したがって、トランジスタＱ１８の電圧は低くなり、前記トランジスタＱ１８のコレクタ電圧、すなわちトランジスタＱ１９のベース電圧は上昇する。さらに、トランジスタＱ１９のエミッタ電圧も上昇する。
【００７０】
以上の動作によって、前記マイナス入力端子Ｔ１１はプラス入力端子Ｔ１０と同じ電圧になるように、負帰還のループ系が形成されている。トランジスタＱ１９のエミッタとトランジスタＱ１８のベース間に接続されているコンデンサＣ１０は、前記ループ系の位相余裕を増大させるための補償用コンデンサである。前記電流源Ｉ１１の電流が多いほど、コンデンサＣ１０は大きな容量を持つことが要求される。
【００７１】
図２に示す回路を半導体集積回路で実現するには、コンデンサＣ１０の容量が小さい方が好ましい。コンデンサを半導体集積回路に形成する場合は、コンデンサの形成に大きなチップ面積を必要とするため、チップ全体の面積が大きくなり、半導体集積回路のコストを増加させることになるからである。したがって、電流源Ｉ１１の電流は、可能な限り少なく設計されることが好ましい。
【００７２】
一方、トランジスタＱ１０に流れるエミッタ電流は、前述したように入力端子Ｔ１０の入力インピーダンスと回路の雑音特性から決定される。雑音を小さくするには、エミッタ電流を増大させる必要がある。トランジスタＱ１１とトランジスタＱ１５は、前記入力インピーダンスと前記雑音を調節する機能を有している。
【００７３】
以上説明したようにこの第２の実施の形態によれば、トランジスタＱ１１、Ｑ１５と、電流源Ｉ１０、Ｉ１２とを付加することにより、入力インピーダンスと雑音を調節することが可能となり、設計の自由度を高くして最適な回路の設計が容易になる。さらに、トランジスタＱ１２とＱ１４のコレクタ電流を少なくでき、前述したオフセット電圧も小さくできる。また、電流源の電流値を制御することにより、入力インピーダンスの値を可変にできるインピーダンス制御回路を構成できる。また、電流源の電流値を制御することにより、位相補償用コンデンサに必要な容量を可変にできる入力インピーダンス回路を構成できる。
【００７４】
［第３の実施の形態］
第３の実施の形態は、前記第２の実施の形態の高入力インピーダンス回路と、バイアス回路と、圧電素子とを接続したものであり、圧電素子により機械振動を検出する振動検出回路である。
【００７５】
図３は、この発明の第３の実施の形態の高入力インピーダンス回路を有する振動検出回路の構成を示す回路図である。図３において、トランジスタＱ１０より右側にある回路は前述した第２の実施の形態と同様であるため、その説明は省略し、その他の部分を説明する。
【００７６】
入力端子Ｔ１０はトランジスタＱ２０のベースに接続され、そのコレクタは電源Ｅ１０に接続されている。トランジスタＱ２０のエミッタは、電流源Ｉ２０を介して電源Ｅ１０に接続されている。さらに、トランジスタＱ２０のエミッタは、抵抗Ｒ２０を介して接地電位ＧＮＤに接続されている。これらトランジスタＱ２０、電流源Ｉ２０、抵抗Ｒ２０にてバイアス回路が構成される。また、入力端子Ｔ１０と接地電位ＧＮＤとの間には、圧電素子２１が接続されている。コンデンサＣ２０と信号源ＶＳは、前記圧電素子２１の等価回路であり、圧電素子２１の容量をＣ２０で示し、この圧電素子２１から得られる信号電圧をＶＳで示している。
【００７７】
このように構成された振動検出回路の動作について説明する。
【００７８】
図３に示す回路において、トランジスタＱ１０のベース電流は、トランジスタＱ２０のベース電流として供給される。トランジスタＱ２０は、前記ベース電流の電流増幅率ｈｆｅ倍のコレクタ電流を流し、エミッタに接続された抵抗Ｒ２０に流れる。電流源Ｉ２０は、トランジスタＱ２０のエミッタ電圧を任意の値に設定するものである。入力端子Ｔ１０の電圧は、トランジスタＱ２０のエミッタ電圧にトランジスタＱ２０のベース−エミッタ間電圧が加算された電圧になる。ここで、トランジスタＱ２０のコレクタ電流をＩｃ２０、トランジスタＱ２０のエミッタ電流をＩｅ２０、電流源Ｉ２０の電流をＩ２０とすると、入力端子Ｔ１０の電圧Ｖ１０は次式で与えられる。
【００７９】
【数９】
ここで、ＶＴは(ｋ・Ｔ)／ｑ、ＩｓはトランジスタＱ２０の飽和電流である。
【００８１】
圧電素子は、容量性のインピーダンスを持ち、加速度を電圧に変換して出力する。図３に示す回路では、圧電素子２１によって生じた信号電圧ＶＳがコンデンサＣ２０を介して入力端子Ｔ１０に印加される。入力端子Ｔ１０に印加された信号電圧ＶＳは、図２に示した高入力インピーダンス回路により電流増幅されて出力端子Ｔ１２に出力される。このとき、高入力インピーダンス回路では入力インピーダンスと雑音が調節されて、圧電素子２１に生じた信号電圧の処理に適した回路特性が形成される。
【００８２】
なお、トランジスタＱ２０、電流源Ｉ２０、抵抗Ｒ２０で構成されるバイアス回路は一例であり、これとは異なる構成によってバイアス回路を形成してもよい。例えば、入力端子Ｔ１０から見たバイアス回路のインピーダンスをさらに高く構成してもよい。
【００８３】
以上説明したようにこの第３の実施の形態によれば、圧電素子に接続された入力回路の入力インピーダンスと雑音とを調節することにより、圧電素子に発生した微細な所望周波数の信号電圧を電流増幅して出力することが可能になる。
【００８４】
［第４の実施の形態］
第４の実施の形態は、図１に示した高入力インピーダンス回路において、電流源の電流を制御する制御回路を設けることにより、入力インピーダンスと雑音を最適な値に設定できるようにしたものである。
【００８５】
図４は、この発明の第４の実施の形態の高入力インピーダンス回路の構成を示す回路図である。
【００８６】
図４において、前述した第１の実施の形態と同様の部分には同じ符号を付して説明は省略し、異なる部分のみを説明する。図４に示すように、制御端子Ｔ４０は、制御回路２２を介して電流源Ｉ２に接続されている。制御回路２２は、制御端子Ｔ４０に入力される電圧あるいは電流に応じて、電流源Ｉ２の電流値を制御する。図４に示す回路は、高入力インピーダンス回路を実現できる実施例であり、入力端子Ｔ１から見た入力インピーダンスを制御できるものである。
【００８７】
このように構成された高入力インピーダンス回路における入力インピーダンスＺｉとノイズ電圧Ｎａについて説明する。
【００８８】
入力端子Ｔ１の入力インピーダンスは、前記第１の実施の形態にて述べたように、トランジスタＱ１のエミッタ電流に反比例し、（５）式に示したようになる。また、ノイズ電圧ＮａもトランジスタＱ１のエミッタ電流に反比例し、（８）式に示したようになる。
【００８９】
（５）式および（８）式に示したように、入力インピーダンスＺｉおよびノイズ電圧Ｎａは、電流源Ｉ２の電流値Ｉ２によって制御することができる。したがって、図４に示す回路では、入力インピーダンスとノイズ特性とを最適な値になるように制御することができる。なお、前記第４の実施の形態では、高入力インピーダンス回路をＰＮＰトランジスタで構成したが、これに換えてＮＰＮトランジスタで構成してもよい。
【００９０】
以上説明したようにこの第４の実施の形態によれば、ベースを入力端子とするトランジスタのエミッタに、ベースが接続された２つのトランジスタを有し、これらトランジスタのうち、出力端子が接続されていない一方のトランジスタのエミッタ電流を制御することにより、入力インピーダンスとノイズ特性とを最適な値になるように制御することが可能になる。
【００９１】
［第５の実施の形態］
第５の実施の形態は、前記第３の実施の形態の圧電素子を有する高入力インピーダンス回路を、ハードディスク装置（ＨＤＤ）に応用した例を示すものである。
【００９２】
ハードディスク装置が持つ、情報を記録する磁気ディスク媒体の記録密度は年々高まっている。記録密度は、磁気ディスク媒体の円周方向と半径方向の密度に比例し、前者をビット密度、後者をトラック密度と呼んでいる。近年、前記トラック密度は高まり、ＨＤＤ筐体の機械振動などによって磁気ヘッドを正確に所望のトラックへ位置決めすることが困難になりつつある。この第５の実施の形態では、この問題を克服することができる。
【００９３】
図５は、この発明の第５の実施の形態のハードディスク装置の構成を示すブロック図である。
【００９４】
情報を記録する磁気ディスク媒体５０には、この磁気ディスク媒体５０を回転するスピンモータ５１が設けられている。磁気ディスク媒体５０の上方には、この磁気ディスク媒体５０に対して情報の記録、再生を行う磁気ヘッド５２が配置されている。磁気ヘッド５２は、記録あるいは再生の信号を増幅する記録・再生アンプ５３に接続されている。また、磁気ヘッド５２は、この磁気ヘッド５２を可動するヘッド可動部５４に取り付けられている。このヘッド可動部５４は、ボイスコイルモータで構成されている。記録・再生アンプ５３は、記録と再生のための信号処理を行う記録・再生回路５５に接続されている。
【００９５】
前記記録・再生回路５５は、サーボ信号抽出部５６、及びコントローラ５７に接続されている。このサーボ信号抽出部５６は、記録・再生回路５５から出力される再生信号から、磁気ディスク媒体５０に記録されているサーボ情報を抽出する。コントローラ５７は、磁気ディスク媒体５０に対する情報の記録あるいは再生の制御を行い、かつ磁気ヘッド５２を所望の位置に移動させるための制御を行う。サーボ信号抽出部５６は、位置決め制御部５８に接続されている。この位置決め制御部５８は、コントローラ５７とサーボ信号抽出部５６からの信号を受け取り、磁気ヘッド５２を移動させるための制御を行う。
【００９６】
圧電素子５９は、ＨＤＤの筐体もしくはプリント基板に取り付けられ、ＨＤＤもしくはプリント基板に加わる加速度（機械振動）に比例した電圧を出力する。圧電素子５９は、高入力インピーダンス回路６０に接続され、これら圧電素子５９及び高入力インピーダンス回路６０が、前記機械振動の検出回路７０を構成する。この高入力インピーダンス回路６０は、圧電素子５９から出力される信号を高入力インピーダンス、かつ高信号Ｓ／Ｎで増幅する機能を有する。
【００９７】
前記位置決め制御部５８及び高入力インピーダンス回路６０は、加算器６１に接続されている。この加算器６１は、位置決め制御部５８から出力される信号と、高入力インピーダンス回路６０から出力される信号とを受け取り、これらの信号を加算する。加算器６１は、ドライバ６２に接続されている。このドライバ６２は、磁気ヘッド５２を可動するヘッド可動部５４を駆動する。
【００９８】
次に、このように構成されたハードディスク装置の動作について説明する。
【００９９】
前記磁気ディスク媒体５０には、トラック位置の情報が予め記録されており、磁気ヘッド５２でトラック位置情報（以下サーボ情報）を再生することができる。再生されたサーボ情報は、記録・再生アンプ５３にて増幅され、記録・再生回路５５、サーボ信号抽出部５６、位置決め制御部５８を介してコントローラ５７に取り込まれる。コントローラ５７は、所望のトラック位置からのずれ量を算出し、このずれ量に対応する移動量を位置決め制御部５８に送出する。さらに、前記位置決め制御部５８からの前記移動量を示す制御信号は、加算器６１を介してドライバ６２に出力される。ドライバ６２は、この制御信号に応じてヘッド可動部５４を駆動し、所望のトラック位置に磁気ヘッド５２を移動させる。
【０１００】
ところで、従来のハードディスク装置では、高い周波数（３００Ｈｚ程度以上）の機械振動（サーボ帯域外の振動周波数）や、磁気ディスク媒体５０と磁気ヘッド５２の相対的な振動によって磁気ヘッド５２の位置決め精度が悪化してしまう。
【０１０１】
そこで、この第５の実施の形態では、前記機械振動を、圧電素子５９から電気信号として検出し、高信号Ｓ／Ｎの高入力インピーダンス回路６０によって増幅する。これら圧電素子５９及び高入力インピーダンス回路６０で構成された検出回路７０から出力された前記機械振動に対する補正量を示す信号は、加算器６１により位置決め制御部５８から出力される制御信号と加算される。そして、加算器６１から出力される信号により、ドライバ６２にてヘッド可動部５４を駆動し、前記機械振動による影響を抑圧するように磁気ヘッド５２の位置を制御する。
【０１０２】
以上説明したようにこの第５の実施の形態によれば、圧電素子とこの圧電素子の検出信号を処理する高入力インピーダンス回路を振動検出回路としてハードディスク装置に備え、圧電素子の検出信号に基づき磁気ヘッドを移動させる信号を補正することにより、磁気ヘッドの位置決め精度を高めることができる。この第５の実施の形態により、ＨＤＤの記録密度を高めることができ、ＨＤＤの信頼性向上や、安価なＨＤＤの提供が可能になる。
【０１０３】
また、この発明の高入力インピーダンス回路の構成と効果を簡単に述べると次のようになる。
【０１０４】
第１のトランジスタのベースを入力端子とし、この第１のトランジスタのエミッタは第２のトランジスタのベースに接続される。前記第２のトランジスタのエミッタは第１の電流源を介して電源に接続され、前記第１及び第２のトランジスタのコレクタは共通に接地される。さらに、前記第１のトランジスタのエミッタに第３のトランジスタのベースが接続され、この第３のトランジスタのエミッタは第２の電流源を介して電源に接続される。前記第３のトランジスタのコレクタは接地される。
【０１０５】
このような構成により、この発明の高入力インピーダンス回路では、前記第１と第２の電流源の双方で入力インピーダンスを任意の値に設定することが可能である。これにより、前記高入力インピーダンス回路を増幅回路や差動増幅器などに応用する場合、この増幅回路や差動増幅器のオフセット特性、周波数特性などの電気特性が改善される。さらに、この発明の高入力インピーダンス回路を半導体集積回路で実現する場合はチップサイズを小さくできるため、半導体集積回路を安い生産コストで供給することができる。
【０１０６】
【発明の効果】
以上述べたようにこの発明によれば、電流源の電流を最適値に設定できることにより、入力インピーダンスおよびノイズ特性を調節でき、また出力端子に発生するオフセット電圧を低減できる高入力インピーダンス回路を提供することが可能である。
【０１０７】
また、前記高入力インピーダンス回路を増幅回路、検出回路、ストレージ機器などに応用することにより、周波数特性、オフセット特性などの電気特性が改善された増幅回路、検出回路、ストレージ機器を提供することが可能である。
【０１０８】
すなわち、前記高入力インピーダンス回路を増幅回路に応用することにより、入力インピーダンスと雑音を調節することが可能となり、さらに出力端子に発生するオフセット電圧を低減できる増幅回路を提供することが可能である。
【０１０９】
また、前記高入力インピーダンス回路を、圧電素子を持つ検出回路に応用することにより、圧電素子に接続された入力回路の入力インピーダンスと雑音とを調節することで、圧電素子に発生した微細な所望周波数の信号電圧を電流増幅して出力することが可能になる。
【０１１０】
また、前記高入力インピーダンス回路を有する検出回路をハードディスク装置に備えることにより、圧電素子の検出信号に基づき磁気ヘッドを移動させる信号を補正することで、磁気ヘッドの位置決め精度を高めることができる。これにより、ＨＤＤの記録密度を高めることができ、ＨＤＤの信頼性向上や、安価なＨＤＤの提供が可能になる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の高入力インピーダンス回路の構成を示す回路図である。
【図２】この発明の第２の実施の形態の高入力インピーダンス回路の構成を示す回路図である。
【図３】この発明の第３の実施の形態の高入力インピーダンス回路を有する振動検出回路の構成を示す回路図である。
【図４】この発明の第４の実施の形態の高入力インピーダンス回路の構成を示す回路図である。
【図５】この発明の第５の実施の形態のハードディスク装置の構成を示すブロック図である。
【図６】従来の入力回路の構成を示す回路図である。
【図７】従来の別の入力回路の構成を示す回路図である。
【図８】図７と等価のオペアンプ回路である。
【符号の説明】
Ｃ１０、Ｃ２０…コンデンサ
Ｅ１、Ｅ１０…電源
Ｉ１、Ｉ２…電流源
Ｉ１０〜Ｉ１３、Ｉ２０…電流源
Ｑ１、Ｑ２、Ｑ３…トランジスタ
Ｑ１０〜Ｑ２０…トランジスタ
Ｒ１０、Ｒ１１、Ｒ１２、Ｒ２０…抵抗
Ｔ１…入力端子
Ｔ２…出力端子
Ｔ１０…プラス入力端子
Ｔ１１…マイナス入力端子
Ｔ１２…出力端子
Ｔ４０…制御端子
２１…圧電素子
２２…制御回路
５０…磁気ディスク媒体
５１…スピンモータ
５２…磁気ヘッド
５３…記録・再生アンプ
５４…ヘッド可動部
５５…記録・再生回路
５６…サーボ信号抽出部
５７…コントローラ
５８…位置決め制御部
５９…圧電素子
６０…高入力インピーダンス回路
６１…加算器
６２…ドライバ
７０…検出回路
Claims (2)
- ベースが第１の入力端子に接続された第１のトランジスタと、
前記第１のトランジスタのエミッタにベースが接続され、エミッタが第１の電流源に接続された第２のトランジスタと、
前記第１のトランジスタのエミッタにベースが接続され、エミッタが第２の電流源に接続された第３のトランジスタと、
ベースが第２の入力端子に接続された第４のトランジスタと、
前記第４のトランジスタのエミッタにベースが接続され、エミッタが前記第１の電流源に接続された第５のトランジスタと、
前記第４のトランジスタのエミッタにベースが接続され、エミッタが第３の電流源に接続された第６のトランジスタと、
前記第２のトランジスタのコレクタに、コレクタが接続された第７のトランジスタと、
前記第５のトランジスタのコレクタに、コレクタ及びベースが接続されると共に、前記ベースに前記第７のトランジスタのベースが接続された第８のトランジスタと、
前記第２のトランジスタのコレクタに、ベースが接続された第９のトランジスタと、
前記第９のトランジスタのコレクタに接続された第４の電流源と、
前記第９のトランジスタのコレクタに、ベースが接続された第１０のトランジスタと、
前記第２のトランジスタのコレクタと第１０のトランジスタのエミッタとの間に接続されたコンデンサと、
前記第２の入力端子と第１０のトランジスタのエミッタに接続された出力端子と、
を具備することを特徴とする高入力インピーダンス回路。 - 前記請求項１に記載の高入力インピーダンス回路と、
前記第１の入力端子に接続され、機械振動を電気信号に変換する圧電素子と、
前記第１の入力端子に接続されたバイアス回路と、
を具備することを特徴とする検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37307199A JP4443703B2 (ja) | 1999-12-28 | 1999-12-28 | 高入力インピーダンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37307199A JP4443703B2 (ja) | 1999-12-28 | 1999-12-28 | 高入力インピーダンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001189643A JP2001189643A (ja) | 2001-07-10 |
| JP4443703B2 true JP4443703B2 (ja) | 2010-03-31 |
Family
ID=18501532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37307199A Expired - Fee Related JP4443703B2 (ja) | 1999-12-28 | 1999-12-28 | 高入力インピーダンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4443703B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100783495B1 (ko) | 2004-08-12 | 2007-12-11 | 인티그런트 테크놀로지즈(주) | 프로그래머블 이득 제어 증폭기 |
| JP6673645B2 (ja) * | 2015-04-23 | 2020-03-25 | ローム株式会社 | 差動増幅器 |
-
1999
- 1999-12-28 JP JP37307199A patent/JP4443703B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001189643A (ja) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| JP4321437B2 (ja) | 磁気ディスクメモリ装置 | |
| KR100278421B1 (ko) | 높은 입력 임피던스를 갖는 단일 단부형 및 저 공급 전압형자기 저항 전치 증폭기 회로 | |
| JP3883037B2 (ja) | 媒体記録再生システム | |
| US3959817A (en) | Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus | |
| JP4443703B2 (ja) | 高入力インピーダンス回路 | |
| US6462600B2 (en) | Read-head preamplifier having internal offset compensation | |
| US6349007B1 (en) | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier | |
| JPH06243405A (ja) | 磁気抵抗素子用プリアンプ | |
| US6154333A (en) | Amplification circuit | |
| US6847501B2 (en) | Method and apparatus for providing matched differential MR biasing and pre-amplification | |
| US6724556B2 (en) | Single pole voltage bias loop for increased stability | |
| US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
| JPWO2006011316A1 (ja) | 増幅回路、半導体装置および電子機器 | |
| US6617758B2 (en) | Integrated charge and voltage mode drive circuit for piezo actuators used in mass data storage devices, or the like | |
| US6304401B1 (en) | Magnetic reproducing apparatus that limits distortion of an output signal with increased amplification | |
| JP2008054075A (ja) | 半導体集積回路及びそれを用いた磁気記憶装置 | |
| JP3678923B2 (ja) | 磁気ディスク装置 | |
| JPS621175A (ja) | サ−ボ回路 | |
| JP3868707B2 (ja) | ヘッドバイアス回路及びこれを用いた磁気ディスク装置 | |
| JPH07244807A (ja) | 半導体集積回路、及び磁気ディスク装置 | |
| JP3208915B2 (ja) | 磁気ヘッド用再生回路 | |
| JP2000293804A (ja) | 磁気ディスクメモリ装置 | |
| JPH07287802A (ja) | Ｍｒヘッド用リードアンプ | |
| JPH0323705A (ja) | イコライザ増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |