JP3868707B2 - ヘッドバイアス回路及びこれを用いた磁気ディスク装置 - Google Patents
ヘッドバイアス回路及びこれを用いた磁気ディスク装置 Download PDFInfo
- Publication number
- JP3868707B2 JP3868707B2 JP2000116689A JP2000116689A JP3868707B2 JP 3868707 B2 JP3868707 B2 JP 3868707B2 JP 2000116689 A JP2000116689 A JP 2000116689A JP 2000116689 A JP2000116689 A JP 2000116689A JP 3868707 B2 JP3868707 B2 JP 3868707B2
- Authority
- JP
- Japan
- Prior art keywords
- head
- differential amplifier
- current
- bias
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗効果型ヘッドを使用する磁気記録再生装置、特に磁気ディスク装置に適用して有効なヘッドバイアス回路の技術に関する。
【０００２】
【従来の技術】
磁気ディスク装置等で使用される一般的なＭＲ（またはＧＭＲ）ヘッドは、プリアンプＩＣ回路のバイアス回路からヘッドにバイアス電流を流して媒体面に記録されたデータ、即ち、媒体近傍の磁界変化をヘッドの抵抗変化として再生し、それをプリアンプ回路内部で電圧変化または電流変化に変換し、その信号をプリアンプ回路内の増幅器により増幅して再生信号として出力する。
【０００３】
ここに、ＭＲ（またはＧＭＲ）ヘッドの再生方式には、例えば、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍａｇｎｅｔｉｃｓ，２７（１９９１）４５０３：「Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ Ｃｈａｎｎｅｌ Ｆｒｏｎｔ-ｅｎｄ」に記載されている様に、定電流バイアス／電流センス、定電流バイアス／電圧センス、定電圧バイアス／電流センス、定電圧バイアス／電圧センスなどの方法が知られている。
【０００４】
最近では、近年のディスク装置の面記録密度の急激な伸びに伴い、ＭＲ（またはＧＭＲ）ヘッドの再生出力の低下を補うため、ＭＲやＧＭＲヘッドの再生感度向上を目指した種々の改良が行われている。
【０００５】
しかし、ＭＲやＧＭＲヘッドの素子構造や材質の改良は容易ではなく、このため、ヘッドの寿命限度まで電流を流して再生出力を得ることが必要となつてきている。
【０００６】
ここに、ＭＲ（ＧＭＲも同様）ヘッドのバイアス電流の限界値を考えると、その値はヘッドに流れる電流の電流密度が一つの目安となる。具体的に限界値を決めるのは、ヘッドのトラック幅やＭＲ（ＧＭＲ）素子の厚さ（トラックの長手方向）寸法がプロセスで決まるため比較的バラツキは小さいので、加工精度のバラツキが大きいＭＲ（ＧＭＲ）素子高さ（ヘッド浮上面より見たその奥行き寸法）によるものと思われる。
【０００７】
ＭＲ高さがバラツクとヘッドの抵抗値もそれに応じてバラツク。即ち、高さが高い時は抵抗値は小さくなり、高さが低いときは逆に抵抗値は大きくなる。いま、ＭＲ高さが高い時を考えると、この時は抵抗値は小さいので同じ電流を流せば、再生出力は小さいし、また、再生感度も低い。ＭＲ高さが低い時は、高い時の逆となる。
【０００８】
そこで、ＭＲ高さに応じて抵抗値が変化することに着目し、抵抗値をヘッド毎に測定して、バイアス電流値を素子の電流密度が一定となるよう調整する方式が考えられる。この方式によれば、ＭＲ高さが高い時はバイアス電流が大きくなるため、再生出力の低下を補うことができる。ＭＲ高さが低い時はこの逆となる。
【０００９】
しかるに、一方ＭＲ（ＧＭＲも同様）素子の発熱の問題も重要である。バイアス電流を流すことにより素子で消費される電力が熱に変換されるからである。ＭＲ（ＧＭＲも同様）素子の発熱温度と寿命の関係は近年の面記録密度の大幅な向上によりクリティカルな問題となっている。これは、再生出力の低下を補うため電流密度を上げること（ＭＲ高さが高いときに再生出力を大きくするためにバイアス電流を大きくし電流密度を大とすること）はもとより、寿命限界までバイアス電流を増やす必要が生じてきたからである。素子温度が高いと寿命が短くなることは明白なことである。
【００１０】
そこで、高い面記録密度を達成する磁気ディスク装置では、実験により、あらかじめＭＲ（ＧＭＲ）素子のＭＲ高さ寸法（ＭＲヘッドの抵抗値にて代用）と寿命の関係を求めておき、装置に実装された、ヘッドがＭＲ高さ寸法がバラツイても、抵抗値を測定することで、ヘッド毎に最適となるバイアス電流を設定する方式を採用するなどしている。即ち、一例として、横軸にＭＲヘッドの高さ寸法（前記高さ寸法はＭＲヘッドの抵抗値に比例するのでこの抵抗値で代用）をとり、縦軸にＭＲヘッドの寿命を取って、バイアス電流をパラメータとして種々変えた場合のグラフを実験で求めるのである。従って、ＭＲ高さ寸法が或る値である場合これをヘッドの抵抗値として求めて（前記高さはヘッドの完成品状態では測定できないので）、この抵抗値と寿命限界のグラフから最適のバイアス電流が決定されるのである。
【００１１】
この方式では、高い面記録密度に対応できてもヘッド毎に抵抗値を測定（実験によるグラフ作成時とバイアス電流決定時の２回の抵抗値測定）せねばならず、作業が煩雑となるという欠点がある。
【００１２】
そこでまた、ＭＲ（ＧＭＲも同様）素子の発熱の問題に着目し、ヘッドで消費される電力を一定とするバイアス回路方式が考えられている。この方式は、例えばヘッドのＭＲ高さが高いとき（低い時は逆となる）は再生出力が低いので、それを補うためにバイアス電流を増やす必要があるが、電流が多いと発熱により素子温度が上昇し問題となる。
【００１３】
そこで、ヘッドの発熱を抑えるとともに再生出力を大きくするため、素子温度を考慮したある任意の設定した電力となるようバイアス電流を流す方式である（バイアス電流の決定は、実験に依るのではなくて計算で決まるもの）。この場合、先に述べた寿命を考慮した実験による方式と比較すると、即ち、ＭＲ（ＧＭＲも同様）ヘッドの寿命は、素子に流れる電流の電流密度と素子温度の両者の兼ね合いで決まるため、上記電力を一定とするバイアス方式で決まる電流値とは、若干値が異なるが、ほぼ同様の値となることが知られている。
【００１４】
ここに、上記ＭＲまたはＧＭＲヘッドにヘッドで消費される電力が一定となるようにバイアス電流を変じて供給するバイアス回路は、従来は、ＭＲ（ＧＭＲも同様）ヘッドの抵抗値をあらかじめ測定し、設定しようとする電力よりバイアス電流を計算により求めるなど、何らかの方法でバイアス電流を特定し供給する方式をとっていた。
【００１５】
この方式では、あらかじめヘッドの抵抗を測定せねばならず（１回の抵抗値測定）、作業が煩雑である事と、バイアス電流をヘッドの抵抗値より計算する際に誤差を生じ易いという欠点があった。
【００１６】
更に、従来技術として、特開平７ー２２０２５７号公報には、ＭＲヘッドの最適バイアス電流値を測定してメモリに格納しておき、ＭＲヘッドの選択時にメモリの最適バイアス電流値を読み出して供給する技術が記載されている。また、特開平８ー２５５３０２号公報には、ＭＲヘッドと直列に正常時のＭＲヘッドの抵抗値と同値のダミー抵抗を挿入しておき、前記ダミー抵抗の両端電圧をヘッド異常検出回路に入力して、ＭＲヘッドの抵抗値が適正な範囲から外れたときにヘッド異常検出回路の出力が変化するように構成して、ＭＲヘッドの寿命を検出することが記載されている。
【００１７】
【発明が解決しようとする課題】
本発明の目的は、ＭＲ（またはＧＭＲ）ヘッドにより媒体からのデータの再生を行う磁気ディスク装置用プリアンプ回路のヘッドバイアス回路において、ＭＲヘッドの抵抗値を測定することなく一定の消費電力でＭＲヘッドを動作させて、高い面密度記録再生に好適なバイアス回路を提供することにある。
【００１８】
【課題を解決するための手段】
前記課題を解決するために、本発明は主として次のような構成を採用する。
【００１９】
磁気抵抗効果型ヘッドをバイアスするヘッドバイアス回路であって、
前記磁気抵抗効果型ヘッドにバイアス電流を供給する第１の電流源と、
前記磁気抵抗効果型ヘッドの両端子間に発生する電圧を入力として増幅する差動アンプと、
前記差動アンプの出力と任意の設定電圧との差を比較してその差分を差動アンプのバイアス電流及び磁気抵抗効果型ヘッドのバイアス電流へフィードバックする演算増幅器と、を備え、
前記差動アンプは、一対のトランジスタと、前記差動アンプのバイアス電流を供給する第２の電流源と、前記磁気抵抗効果型ヘッドからの再生信号成分に対する応答を抑制させる差動アンプの帯域制限用であって前記一対のトランジスタのそれぞれの出力端子間に接続される容量と、からなり、
前記演算増幅器は、前記差分に応じた出力によって前記第１の電流源と前記第２の電流源の電流値をそれぞれ増減する機能を有し、
前記差動アンプのバイアス電流を前記磁気抵抗効果型ヘッドのバイアス電流と同一値又は任意の一定倍率値に設定することで、前記差動アンプの出力を前記磁気抵抗効果型ヘッドで消費される電力と比例する関係とするヘッドバイアス回路。
【００２０】
また、前記ヘッドバイアス回路において、前記磁気抵抗効果型ヘッドと前記差動アンプの間に、前記磁気抵抗効果型ヘッドの端子間電圧を任意の分圧率にて分圧する分圧器を設けるヘッドバイアス回路。
【００２１】
【発明の実施の形態】
本発明の実施形態に係るヘッドバイアス回路及びこれを用いた磁気ディスク装置について、図１、図２及び図３を用いて以下説明する。図１は本発明の実施形態に係る、磁気ディスク装置用プリアンプ回路のヘッドバイアス回路を示し、図２は磁気ディス装置装置用プリアンプ回路、磁気ヘッド及び磁気ディスク媒体の全体構成を示す図であり、図３は本発明の他の実施形態に係るヘッドバイアス回路を示す図である。
【００２２】
図において、１は磁気抵抗効果型ヘッド（ＭＲ又はＧＭＲヘッドを含むヘッドであり、以下便宜的にＧＲヘッドと称する）、２，３はヘッドのバイアス電流源、４は分圧器、５，６はＮＰＮトランジスタ、７はアンプのバイアス電流源、８，９はアンプの負荷抵抗、１０は容量、１１は電圧源、１２は演算増幅器、１３はアンプの温度補償回路、１４はＭＲヘッド信号再生用差動増幅器、１５，１６は低域遮断用容量、１７はプリアンプ回路、１８は磁気ディスク媒体、１９は差動アンプ、２０，２１はＰＭＯＳトランジスタ、２１，２２はダイオード、２４は低域遮断用容量、２５はＭＲヘッド信号再生用増幅器、２６，２７はバイアス電流源、をそれぞれ表す。
【００２３】
図２に示すように、磁気ディスク用プリアンプ回路１７は、磁気ディスク媒体１８に記録ヘッドを介してデータを記録することと、ＭＲヘッド１により磁気ディスク媒体１８に記録されたデータの再生を行う。図２では記録ヘッドは記載されていないが、ＭＲヘッド１と同様に実装されていることはいうまでもない。
【００２４】
図１に示したＭＲヘッド用バイアス回路は磁気ディスク用プリアンプ回路１７の内部に格納され、ＭＲヘッド１にバイアス電流を提供する回路である。図１において、電流源２および３はＭＲヘッド１にバイアス電流を供給する電流源であり、互いの電流値は等しい。ＭＲヘッド１にバイアス電流が流れるとその端子間には式（１）に示す電圧Ｖｈが発生する。
【００２５】
Ｖｈ＝Ｒｈ×Ｉ ……（１）
Ｒｈ；ＭＲヘッド１の抵抗値
Ｉ；バイアス電流値
分圧器４は分圧率をあらかじめ任意の値に設定する事が可能となる分圧器であり、ヘッド電圧Ｖｈが次段の差動アンプ１９の入力リニアリティを超える恐れがある時にＶｈをそのリニアリティ範囲となるよう分圧して入力させる目的を持つ。従って、Ｖｈが差動アンプの入力リニアリティより十分に小さい時は削除できる事はいうまでもない。
【００２６】
差動アンプ１９はＮＰＮトランジスタ５，６とそれぞれのコレクタ側に接続される負荷抵抗８，９と差動アンプ１９のバイアス電流を供給する電流源７とにより構成される。
【００２７】
分圧器４の出力が差動アンプ１９に入力されると、その出力Ｖｏは、差動アンプの増幅率をＡ、分圧器の分圧率をｍとすれば、式（２）で表される。
【００２８】
Ｖｏ＝Ａ×（Ｖｈ／ｍ） ……（２）
ここに、差動アンプの増幅率Ａは、アンプのバイアス電流をＩａとすれば、よく知られているように式（３）となる（公知の技術）。
【００２９】
Ａ＝｛（ｑ×Ｉａ）／（ｋ×Ｔ）｝×Ｒ ……（３）
ｑ；電子の電荷
ｋ；ボルツマン定数
Ｔ；絶対温度
Ｒ；負荷抵抗（抵抗８，９の抵抗値）
ここに、差動アンプ１９のバイアス電流をヘッドのバイアス電流に等しいとすると、Ｖｏは式（４）となる。
【００３０】
Ｖｏ＝Ａ’Ｒｈ×Ｉ２ ……（４）
但し、Ａ’＝（ｑ×Ｒ）／（ｍ×ｋ×Ｔ）
今、ＭＲヘッドＩで消費される電力Ｐｗは、Ｐｗ＝Ｒｈ×Ｉ２であるから式（４）より明らかなように、差動アンプ１９の出力ＶｏはＭＲヘッド１の消費電力Ｐｗに比例した値となる。
【００３１】
演算増幅器１２は差動アンプ１９の出力と電圧源１１の差を検知し、その差分に応じて電流源２，３および７の電流値をそれぞれ増減する作用を有する。即ち、今仮に、電圧源１１の電圧値に対し差動アンプ１９の出力が小さい時、演算増幅器１２はその差を検知して出力を増加させる方向に作用する。そうすると、電流源２，３，７の電流値はそれぞれ増加するためヘッドの電圧Ｖｈおよび差動アンプの増幅率は電流の増加に比例して大きくなる。この結果、電圧源１１と作動アンプ１９の出力が等しくなった時、図１のバイアス回路は釣合って平衡する。電圧源１１の電圧に対し差動アンプの出力が大きい時は上記と逆の動作となる。
【００３２】
この様に、図１の回路は、常に電圧源１１と差動アンプの出力は等しくなって平衡するように動作する。従って、式（４）より明らかなように、電圧源１１の電圧値をＶ１１とし、Ｖ１１の値を任意に設定すれば、ＭＲヘッド１の抵抗値ＲｈがＭＲ高さなどのバラツキにより変動しても、消費する電力値Ｐｗを任意の一定値に定めることが出来る。
【００３３】
従って、本実施形態によれば、ＭＲヘッドでの消費電力が寿命等の観点からどの程度の電力でも可能であるかを決定すれば、その決定された消費電力になるようにバイアス電流が調節されるので、ＭＲヘッドの高さ寸法を実測する必要が無くて、例えば、その高さ寸法が高いときはバイアス電流が自動的に大となり、寸法が低いときはバイアス電流が自動的に小となって消費電力は一定となるものである。この際、ＭＲヘッドでの消費電力は電圧源１１の大きさによって適宜に設定できるものである。これにより、ＭＲヘッドの抵抗値が変動しても再生出力のバラツキや発熱を抑えることが容易に出来るため、高密度記録を達成することができる。
【００３４】
容量１０は、図１の回路がＭＲヘッド１により再生される信号成分に応答しないよう差動アンプの帯域の高域側を制限する目的でＮＰＮトランジスタ５，６の互いのコレクタ端子間に接続される。その容量値はアンプの帯域が上記信号周波数成分以下となる任意の値でよい。
【００３５】
また、演算増幅器１２の周波数帯域が上記ヘッド再生信号の周波数帯域以下であるか、演算増幅器の回路内部に高帯域側を制限する手段を有し、上記再生信号帯域以下であれば、上記容量１０と同様の効果をもたらす事はいうまでもない。
【００３６】
回路１３は、差動アンプ１９の増幅率の温度補償を行う回路である。この場合、回路１３は演算増幅器１２の出力より、即ち、出力電流より電流源７の電流値を生成し、さらにその電流値を差動アンプ１９の増幅率が温度に対して一定となるよう調整する作用を有する。
【００３７】
差動アンプ１９の増幅率は、式（３）より明らかなように、絶対温度Ｔの値が変動すると、それに依存して変動してしまう。増幅率の変動は、差動アンプの出力値の変動になるため、電圧源１１により設定されるＭＲヘッド１の消費電力の変動になり好ましくない。
【００３８】
そこで、回路１３に差動アンプの増幅率の温度補償する回路を設けることで、より変動の少ない差動アンプを実現することができる。回路１３の一構成例として、特開昭６３ー９８２０３号公報に記載のバンドギャップレファレンス回路を利用した回路を用いることが出来る。この他、バンドギャップレファレンス回路を利用したアンプの増幅率の温度補償回路は広く知られており、それらを用いることで、上記と同様の効果が得られる事はいうまでもない。
【００３９】
さらに、本発明における電流源７になる差動アンプ１９のバイアス電流値はＭＲヘッド１に供給されるバイアス電流値と同じ場合について説明したが、差動アンプ回路の性質上電流源７によるバイアス電流が任意の一定倍率ｎにより１／ｎ倍されてもアンプの出力が１／ｎ倍化されるだけであり、式（４）より明らかなように、本発明によるバイアス回路の動作としてなんら問題がない事はいうまでもない。
【００４０】
図３に本発明の他の実施形態に係るヘッドバイアス回路の構成例を示す。この他の実施形態は単一電源で動作する磁気ディスク用プリアンプ回路のバイアス回路の例である。
【００４１】
本実施形態のバイアス回路では、ＭＲヘッド１の片側の一端はＧＮＤに接地されており、反対側の端子に電流源２よりバイアス電流を供給する回路となっている。この時、ＭＲヘッドの再生側端子（バイアス電流側端子）には、Ｖｈ＝（Ｒｈ×Ｉ）なる電圧が再生される。
【００４２】
ＰＭＯＳ２０，２１はソースフォロワ回路として動作する。ダイオード２２，２３はそれぞれＰＭＯＳ２０，２１のソース端子に接続される。また電流源２６，２７はそれぞれＰＭＯＳ２０，２１にバイアス電流を供給する任意の値の電流源であり、電流値は互いに等しい値となる。
【００４３】
図３より明らかなように、ＭＲヘッド１の再生電圧ＶｈはＰＭＯＳのゲートよりダイオード２２，２３のアノード端子間にレベルシフトされて出力される。この電圧を入力として、図１に示す実施形態のバイアス回路を容易になおかつ、同様に構成する事が出来る。
【００４４】
また、ダイオード２２，２３を挿入する目的は、ＰＭＯＳ２０，２１のソース電圧をベースとエミッタ間のＩＶであるＩＶｂｅ分レベルシフトする事であり、差動アンプ１９において不具合が生じないためのものである。いま、仮に差動アンプ回路等で不具合が生じないものであれば、上記ダイオード２２，２３は何ら省略して差し支えない。
【００４５】
このように、単一電源で動作する磁気ディスク用プリアンプ回路においても、本発明になるＭＲヘッドにて消費される電力が任意に設定された一定の値となるバイアス回路を構成する事が出来る。
【００４６】
以上説明したように、本発明の実施形態は次のような構成と機能乃至作用を奏するものを含むものである。ＭＲ（またはＧＭＲ）ヘッド用プリアンプ回路のヘッドバイアス回路において、ヘッドバイアス電流と同一値の電流（ヘッドバイアス電流と任意の比率をもって流れる電流でも良い）が差動アンプのバイアス電流とされている差動増幅器によって、ＭＲヘッド端子間電圧を増幅し、その出力を任意の設定された電力値より定まる電圧と比較し、その差分を演算増幅器によってヘッドバイアス電流にフィードバックすることにより、ヘッドで消費される電力を任意の設定された値とすることが出来るものである。
【００４７】
また、前記ＭＲヘッドと差動アンプとの間に分圧回路を設けて、ヘッド端子間電圧を任意の分圧率で分圧して差動アンプの入力リニアリティが補償される入力電圧範囲内となるようにしても良い。
【００４８】
また、差動アンプの増幅率、分圧回路の分圧率及び演算増幅器の特性についてのバラツキを補償するため、演算増幅器からのフィードバック回路内の任意の箇所にそのループゲインを調整する手段を設けても良い。その際に、その調整手段が半導体集積回路に好適なトリミング（加工方法の一手段）を用いることができる。
【００４９】
【発明の効果】
本発明に係る磁気ディスク装置用プリアンプ回路のバイアス回路を用いることで、ＭＲ（ＧＭＲヘッドでも同様）ヘッドで消費される電力を容易に任意の値に設定する事が出来るため、ＭＲヘッドのＭＲ高さなどが変動してもＭＲ素子の発熱を抑える事が出来る。
【００５０】
これにより、ＭＲヘッドの寿命および歩留まりを悪化させる事なく高密度記録再生が達成できるため、高性能の磁気ディスク装置を提供出来る。
【図面の簡単な説明】
【図１】本発明の実施形態に係る、磁気ディスク装置用プリアンプ回路のヘッドバイアス回路を示す図である。
【図２】磁気ディス装置装置用プリアンプ回路、磁気ヘッド及び磁気ディスク媒体の全体構成を示す図である。
【図３】本発明の他の実施形態に係るヘッドバイアス回路を示す図である。
【符号の説明】
１ ＭＲ（又はＧＭＲ）ヘッド
２，３ ヘッドのバイアス電流源
４ 分圧器
５，６ ＮＰＮトランジスタ
７ アンプのバイアス電流源
８，９ アンプの負荷抵抗
１０ 容量
１１ 電圧源
１２ 演算増幅器
１３ アンプの温度補償回路
１４ ＭＲヘッド信号再生用差動増幅器
１５，１６ 低域遮断用容量
１７ プリアンプ回路
１８ 磁気ディスク媒体
１９ 差動アンプ
２０，２１ ＰＭＯＳトランジスタ
２１，２２ ダイオード
２４ 低域遮断用容量
２５ ＭＲヘッド信号再生用増幅器
２６，２７ バイアス電流源
【発明の属する技術分野】
本発明は、磁気抵抗効果型ヘッドを使用する磁気記録再生装置、特に磁気ディスク装置に適用して有効なヘッドバイアス回路の技術に関する。
【０００２】
【従来の技術】
磁気ディスク装置等で使用される一般的なＭＲ（またはＧＭＲ）ヘッドは、プリアンプＩＣ回路のバイアス回路からヘッドにバイアス電流を流して媒体面に記録されたデータ、即ち、媒体近傍の磁界変化をヘッドの抵抗変化として再生し、それをプリアンプ回路内部で電圧変化または電流変化に変換し、その信号をプリアンプ回路内の増幅器により増幅して再生信号として出力する。
【０００３】
ここに、ＭＲ（またはＧＭＲ）ヘッドの再生方式には、例えば、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍａｇｎｅｔｉｃｓ，２７（１９９１）４５０３：「Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ Ｃｈａｎｎｅｌ Ｆｒｏｎｔ-ｅｎｄ」に記載されている様に、定電流バイアス／電流センス、定電流バイアス／電圧センス、定電圧バイアス／電流センス、定電圧バイアス／電圧センスなどの方法が知られている。
【０００４】
最近では、近年のディスク装置の面記録密度の急激な伸びに伴い、ＭＲ（またはＧＭＲ）ヘッドの再生出力の低下を補うため、ＭＲやＧＭＲヘッドの再生感度向上を目指した種々の改良が行われている。
【０００５】
しかし、ＭＲやＧＭＲヘッドの素子構造や材質の改良は容易ではなく、このため、ヘッドの寿命限度まで電流を流して再生出力を得ることが必要となつてきている。
【０００６】
ここに、ＭＲ（ＧＭＲも同様）ヘッドのバイアス電流の限界値を考えると、その値はヘッドに流れる電流の電流密度が一つの目安となる。具体的に限界値を決めるのは、ヘッドのトラック幅やＭＲ（ＧＭＲ）素子の厚さ（トラックの長手方向）寸法がプロセスで決まるため比較的バラツキは小さいので、加工精度のバラツキが大きいＭＲ（ＧＭＲ）素子高さ（ヘッド浮上面より見たその奥行き寸法）によるものと思われる。
【０００７】
ＭＲ高さがバラツクとヘッドの抵抗値もそれに応じてバラツク。即ち、高さが高い時は抵抗値は小さくなり、高さが低いときは逆に抵抗値は大きくなる。いま、ＭＲ高さが高い時を考えると、この時は抵抗値は小さいので同じ電流を流せば、再生出力は小さいし、また、再生感度も低い。ＭＲ高さが低い時は、高い時の逆となる。
【０００８】
そこで、ＭＲ高さに応じて抵抗値が変化することに着目し、抵抗値をヘッド毎に測定して、バイアス電流値を素子の電流密度が一定となるよう調整する方式が考えられる。この方式によれば、ＭＲ高さが高い時はバイアス電流が大きくなるため、再生出力の低下を補うことができる。ＭＲ高さが低い時はこの逆となる。
【０００９】
しかるに、一方ＭＲ（ＧＭＲも同様）素子の発熱の問題も重要である。バイアス電流を流すことにより素子で消費される電力が熱に変換されるからである。ＭＲ（ＧＭＲも同様）素子の発熱温度と寿命の関係は近年の面記録密度の大幅な向上によりクリティカルな問題となっている。これは、再生出力の低下を補うため電流密度を上げること（ＭＲ高さが高いときに再生出力を大きくするためにバイアス電流を大きくし電流密度を大とすること）はもとより、寿命限界までバイアス電流を増やす必要が生じてきたからである。素子温度が高いと寿命が短くなることは明白なことである。
【００１０】
そこで、高い面記録密度を達成する磁気ディスク装置では、実験により、あらかじめＭＲ（ＧＭＲ）素子のＭＲ高さ寸法（ＭＲヘッドの抵抗値にて代用）と寿命の関係を求めておき、装置に実装された、ヘッドがＭＲ高さ寸法がバラツイても、抵抗値を測定することで、ヘッド毎に最適となるバイアス電流を設定する方式を採用するなどしている。即ち、一例として、横軸にＭＲヘッドの高さ寸法（前記高さ寸法はＭＲヘッドの抵抗値に比例するのでこの抵抗値で代用）をとり、縦軸にＭＲヘッドの寿命を取って、バイアス電流をパラメータとして種々変えた場合のグラフを実験で求めるのである。従って、ＭＲ高さ寸法が或る値である場合これをヘッドの抵抗値として求めて（前記高さはヘッドの完成品状態では測定できないので）、この抵抗値と寿命限界のグラフから最適のバイアス電流が決定されるのである。
【００１１】
この方式では、高い面記録密度に対応できてもヘッド毎に抵抗値を測定（実験によるグラフ作成時とバイアス電流決定時の２回の抵抗値測定）せねばならず、作業が煩雑となるという欠点がある。
【００１２】
そこでまた、ＭＲ（ＧＭＲも同様）素子の発熱の問題に着目し、ヘッドで消費される電力を一定とするバイアス回路方式が考えられている。この方式は、例えばヘッドのＭＲ高さが高いとき（低い時は逆となる）は再生出力が低いので、それを補うためにバイアス電流を増やす必要があるが、電流が多いと発熱により素子温度が上昇し問題となる。
【００１３】
そこで、ヘッドの発熱を抑えるとともに再生出力を大きくするため、素子温度を考慮したある任意の設定した電力となるようバイアス電流を流す方式である（バイアス電流の決定は、実験に依るのではなくて計算で決まるもの）。この場合、先に述べた寿命を考慮した実験による方式と比較すると、即ち、ＭＲ（ＧＭＲも同様）ヘッドの寿命は、素子に流れる電流の電流密度と素子温度の両者の兼ね合いで決まるため、上記電力を一定とするバイアス方式で決まる電流値とは、若干値が異なるが、ほぼ同様の値となることが知られている。
【００１４】
ここに、上記ＭＲまたはＧＭＲヘッドにヘッドで消費される電力が一定となるようにバイアス電流を変じて供給するバイアス回路は、従来は、ＭＲ（ＧＭＲも同様）ヘッドの抵抗値をあらかじめ測定し、設定しようとする電力よりバイアス電流を計算により求めるなど、何らかの方法でバイアス電流を特定し供給する方式をとっていた。
【００１５】
この方式では、あらかじめヘッドの抵抗を測定せねばならず（１回の抵抗値測定）、作業が煩雑である事と、バイアス電流をヘッドの抵抗値より計算する際に誤差を生じ易いという欠点があった。
【００１６】
更に、従来技術として、特開平７ー２２０２５７号公報には、ＭＲヘッドの最適バイアス電流値を測定してメモリに格納しておき、ＭＲヘッドの選択時にメモリの最適バイアス電流値を読み出して供給する技術が記載されている。また、特開平８ー２５５３０２号公報には、ＭＲヘッドと直列に正常時のＭＲヘッドの抵抗値と同値のダミー抵抗を挿入しておき、前記ダミー抵抗の両端電圧をヘッド異常検出回路に入力して、ＭＲヘッドの抵抗値が適正な範囲から外れたときにヘッド異常検出回路の出力が変化するように構成して、ＭＲヘッドの寿命を検出することが記載されている。
【００１７】
【発明が解決しようとする課題】
本発明の目的は、ＭＲ（またはＧＭＲ）ヘッドにより媒体からのデータの再生を行う磁気ディスク装置用プリアンプ回路のヘッドバイアス回路において、ＭＲヘッドの抵抗値を測定することなく一定の消費電力でＭＲヘッドを動作させて、高い面密度記録再生に好適なバイアス回路を提供することにある。
【００１８】
【課題を解決するための手段】
前記課題を解決するために、本発明は主として次のような構成を採用する。
【００１９】
磁気抵抗効果型ヘッドをバイアスするヘッドバイアス回路であって、
前記磁気抵抗効果型ヘッドにバイアス電流を供給する第１の電流源と、
前記磁気抵抗効果型ヘッドの両端子間に発生する電圧を入力として増幅する差動アンプと、
前記差動アンプの出力と任意の設定電圧との差を比較してその差分を差動アンプのバイアス電流及び磁気抵抗効果型ヘッドのバイアス電流へフィードバックする演算増幅器と、を備え、
前記差動アンプは、一対のトランジスタと、前記差動アンプのバイアス電流を供給する第２の電流源と、前記磁気抵抗効果型ヘッドからの再生信号成分に対する応答を抑制させる差動アンプの帯域制限用であって前記一対のトランジスタのそれぞれの出力端子間に接続される容量と、からなり、
前記演算増幅器は、前記差分に応じた出力によって前記第１の電流源と前記第２の電流源の電流値をそれぞれ増減する機能を有し、
前記差動アンプのバイアス電流を前記磁気抵抗効果型ヘッドのバイアス電流と同一値又は任意の一定倍率値に設定することで、前記差動アンプの出力を前記磁気抵抗効果型ヘッドで消費される電力と比例する関係とするヘッドバイアス回路。
【００２０】
また、前記ヘッドバイアス回路において、前記磁気抵抗効果型ヘッドと前記差動アンプの間に、前記磁気抵抗効果型ヘッドの端子間電圧を任意の分圧率にて分圧する分圧器を設けるヘッドバイアス回路。
【００２１】
【発明の実施の形態】
本発明の実施形態に係るヘッドバイアス回路及びこれを用いた磁気ディスク装置について、図１、図２及び図３を用いて以下説明する。図１は本発明の実施形態に係る、磁気ディスク装置用プリアンプ回路のヘッドバイアス回路を示し、図２は磁気ディス装置装置用プリアンプ回路、磁気ヘッド及び磁気ディスク媒体の全体構成を示す図であり、図３は本発明の他の実施形態に係るヘッドバイアス回路を示す図である。
【００２２】
図において、１は磁気抵抗効果型ヘッド（ＭＲ又はＧＭＲヘッドを含むヘッドであり、以下便宜的にＧＲヘッドと称する）、２，３はヘッドのバイアス電流源、４は分圧器、５，６はＮＰＮトランジスタ、７はアンプのバイアス電流源、８，９はアンプの負荷抵抗、１０は容量、１１は電圧源、１２は演算増幅器、１３はアンプの温度補償回路、１４はＭＲヘッド信号再生用差動増幅器、１５，１６は低域遮断用容量、１７はプリアンプ回路、１８は磁気ディスク媒体、１９は差動アンプ、２０，２１はＰＭＯＳトランジスタ、２１，２２はダイオード、２４は低域遮断用容量、２５はＭＲヘッド信号再生用増幅器、２６，２７はバイアス電流源、をそれぞれ表す。
【００２３】
図２に示すように、磁気ディスク用プリアンプ回路１７は、磁気ディスク媒体１８に記録ヘッドを介してデータを記録することと、ＭＲヘッド１により磁気ディスク媒体１８に記録されたデータの再生を行う。図２では記録ヘッドは記載されていないが、ＭＲヘッド１と同様に実装されていることはいうまでもない。
【００２４】
図１に示したＭＲヘッド用バイアス回路は磁気ディスク用プリアンプ回路１７の内部に格納され、ＭＲヘッド１にバイアス電流を提供する回路である。図１において、電流源２および３はＭＲヘッド１にバイアス電流を供給する電流源であり、互いの電流値は等しい。ＭＲヘッド１にバイアス電流が流れるとその端子間には式（１）に示す電圧Ｖｈが発生する。
【００２５】
Ｖｈ＝Ｒｈ×Ｉ ……（１）
Ｒｈ；ＭＲヘッド１の抵抗値
Ｉ；バイアス電流値
分圧器４は分圧率をあらかじめ任意の値に設定する事が可能となる分圧器であり、ヘッド電圧Ｖｈが次段の差動アンプ１９の入力リニアリティを超える恐れがある時にＶｈをそのリニアリティ範囲となるよう分圧して入力させる目的を持つ。従って、Ｖｈが差動アンプの入力リニアリティより十分に小さい時は削除できる事はいうまでもない。
【００２６】
差動アンプ１９はＮＰＮトランジスタ５，６とそれぞれのコレクタ側に接続される負荷抵抗８，９と差動アンプ１９のバイアス電流を供給する電流源７とにより構成される。
【００２７】
分圧器４の出力が差動アンプ１９に入力されると、その出力Ｖｏは、差動アンプの増幅率をＡ、分圧器の分圧率をｍとすれば、式（２）で表される。
【００２８】
Ｖｏ＝Ａ×（Ｖｈ／ｍ） ……（２）
ここに、差動アンプの増幅率Ａは、アンプのバイアス電流をＩａとすれば、よく知られているように式（３）となる（公知の技術）。
【００２９】
Ａ＝｛（ｑ×Ｉａ）／（ｋ×Ｔ）｝×Ｒ ……（３）
ｑ；電子の電荷
ｋ；ボルツマン定数
Ｔ；絶対温度
Ｒ；負荷抵抗（抵抗８，９の抵抗値）
ここに、差動アンプ１９のバイアス電流をヘッドのバイアス電流に等しいとすると、Ｖｏは式（４）となる。
【００３０】
Ｖｏ＝Ａ’Ｒｈ×Ｉ２ ……（４）
但し、Ａ’＝（ｑ×Ｒ）／（ｍ×ｋ×Ｔ）
今、ＭＲヘッドＩで消費される電力Ｐｗは、Ｐｗ＝Ｒｈ×Ｉ２であるから式（４）より明らかなように、差動アンプ１９の出力ＶｏはＭＲヘッド１の消費電力Ｐｗに比例した値となる。
【００３１】
演算増幅器１２は差動アンプ１９の出力と電圧源１１の差を検知し、その差分に応じて電流源２，３および７の電流値をそれぞれ増減する作用を有する。即ち、今仮に、電圧源１１の電圧値に対し差動アンプ１９の出力が小さい時、演算増幅器１２はその差を検知して出力を増加させる方向に作用する。そうすると、電流源２，３，７の電流値はそれぞれ増加するためヘッドの電圧Ｖｈおよび差動アンプの増幅率は電流の増加に比例して大きくなる。この結果、電圧源１１と作動アンプ１９の出力が等しくなった時、図１のバイアス回路は釣合って平衡する。電圧源１１の電圧に対し差動アンプの出力が大きい時は上記と逆の動作となる。
【００３２】
この様に、図１の回路は、常に電圧源１１と差動アンプの出力は等しくなって平衡するように動作する。従って、式（４）より明らかなように、電圧源１１の電圧値をＶ１１とし、Ｖ１１の値を任意に設定すれば、ＭＲヘッド１の抵抗値ＲｈがＭＲ高さなどのバラツキにより変動しても、消費する電力値Ｐｗを任意の一定値に定めることが出来る。
【００３３】
従って、本実施形態によれば、ＭＲヘッドでの消費電力が寿命等の観点からどの程度の電力でも可能であるかを決定すれば、その決定された消費電力になるようにバイアス電流が調節されるので、ＭＲヘッドの高さ寸法を実測する必要が無くて、例えば、その高さ寸法が高いときはバイアス電流が自動的に大となり、寸法が低いときはバイアス電流が自動的に小となって消費電力は一定となるものである。この際、ＭＲヘッドでの消費電力は電圧源１１の大きさによって適宜に設定できるものである。これにより、ＭＲヘッドの抵抗値が変動しても再生出力のバラツキや発熱を抑えることが容易に出来るため、高密度記録を達成することができる。
【００３４】
容量１０は、図１の回路がＭＲヘッド１により再生される信号成分に応答しないよう差動アンプの帯域の高域側を制限する目的でＮＰＮトランジスタ５，６の互いのコレクタ端子間に接続される。その容量値はアンプの帯域が上記信号周波数成分以下となる任意の値でよい。
【００３５】
また、演算増幅器１２の周波数帯域が上記ヘッド再生信号の周波数帯域以下であるか、演算増幅器の回路内部に高帯域側を制限する手段を有し、上記再生信号帯域以下であれば、上記容量１０と同様の効果をもたらす事はいうまでもない。
【００３６】
回路１３は、差動アンプ１９の増幅率の温度補償を行う回路である。この場合、回路１３は演算増幅器１２の出力より、即ち、出力電流より電流源７の電流値を生成し、さらにその電流値を差動アンプ１９の増幅率が温度に対して一定となるよう調整する作用を有する。
【００３７】
差動アンプ１９の増幅率は、式（３）より明らかなように、絶対温度Ｔの値が変動すると、それに依存して変動してしまう。増幅率の変動は、差動アンプの出力値の変動になるため、電圧源１１により設定されるＭＲヘッド１の消費電力の変動になり好ましくない。
【００３８】
そこで、回路１３に差動アンプの増幅率の温度補償する回路を設けることで、より変動の少ない差動アンプを実現することができる。回路１３の一構成例として、特開昭６３ー９８２０３号公報に記載のバンドギャップレファレンス回路を利用した回路を用いることが出来る。この他、バンドギャップレファレンス回路を利用したアンプの増幅率の温度補償回路は広く知られており、それらを用いることで、上記と同様の効果が得られる事はいうまでもない。
【００３９】
さらに、本発明における電流源７になる差動アンプ１９のバイアス電流値はＭＲヘッド１に供給されるバイアス電流値と同じ場合について説明したが、差動アンプ回路の性質上電流源７によるバイアス電流が任意の一定倍率ｎにより１／ｎ倍されてもアンプの出力が１／ｎ倍化されるだけであり、式（４）より明らかなように、本発明によるバイアス回路の動作としてなんら問題がない事はいうまでもない。
【００４０】
図３に本発明の他の実施形態に係るヘッドバイアス回路の構成例を示す。この他の実施形態は単一電源で動作する磁気ディスク用プリアンプ回路のバイアス回路の例である。
【００４１】
本実施形態のバイアス回路では、ＭＲヘッド１の片側の一端はＧＮＤに接地されており、反対側の端子に電流源２よりバイアス電流を供給する回路となっている。この時、ＭＲヘッドの再生側端子（バイアス電流側端子）には、Ｖｈ＝（Ｒｈ×Ｉ）なる電圧が再生される。
【００４２】
ＰＭＯＳ２０，２１はソースフォロワ回路として動作する。ダイオード２２，２３はそれぞれＰＭＯＳ２０，２１のソース端子に接続される。また電流源２６，２７はそれぞれＰＭＯＳ２０，２１にバイアス電流を供給する任意の値の電流源であり、電流値は互いに等しい値となる。
【００４３】
図３より明らかなように、ＭＲヘッド１の再生電圧ＶｈはＰＭＯＳのゲートよりダイオード２２，２３のアノード端子間にレベルシフトされて出力される。この電圧を入力として、図１に示す実施形態のバイアス回路を容易になおかつ、同様に構成する事が出来る。
【００４４】
また、ダイオード２２，２３を挿入する目的は、ＰＭＯＳ２０，２１のソース電圧をベースとエミッタ間のＩＶであるＩＶｂｅ分レベルシフトする事であり、差動アンプ１９において不具合が生じないためのものである。いま、仮に差動アンプ回路等で不具合が生じないものであれば、上記ダイオード２２，２３は何ら省略して差し支えない。
【００４５】
このように、単一電源で動作する磁気ディスク用プリアンプ回路においても、本発明になるＭＲヘッドにて消費される電力が任意に設定された一定の値となるバイアス回路を構成する事が出来る。
【００４６】
以上説明したように、本発明の実施形態は次のような構成と機能乃至作用を奏するものを含むものである。ＭＲ（またはＧＭＲ）ヘッド用プリアンプ回路のヘッドバイアス回路において、ヘッドバイアス電流と同一値の電流（ヘッドバイアス電流と任意の比率をもって流れる電流でも良い）が差動アンプのバイアス電流とされている差動増幅器によって、ＭＲヘッド端子間電圧を増幅し、その出力を任意の設定された電力値より定まる電圧と比較し、その差分を演算増幅器によってヘッドバイアス電流にフィードバックすることにより、ヘッドで消費される電力を任意の設定された値とすることが出来るものである。
【００４７】
また、前記ＭＲヘッドと差動アンプとの間に分圧回路を設けて、ヘッド端子間電圧を任意の分圧率で分圧して差動アンプの入力リニアリティが補償される入力電圧範囲内となるようにしても良い。
【００４８】
また、差動アンプの増幅率、分圧回路の分圧率及び演算増幅器の特性についてのバラツキを補償するため、演算増幅器からのフィードバック回路内の任意の箇所にそのループゲインを調整する手段を設けても良い。その際に、その調整手段が半導体集積回路に好適なトリミング（加工方法の一手段）を用いることができる。
【００４９】
【発明の効果】
本発明に係る磁気ディスク装置用プリアンプ回路のバイアス回路を用いることで、ＭＲ（ＧＭＲヘッドでも同様）ヘッドで消費される電力を容易に任意の値に設定する事が出来るため、ＭＲヘッドのＭＲ高さなどが変動してもＭＲ素子の発熱を抑える事が出来る。
【００５０】
これにより、ＭＲヘッドの寿命および歩留まりを悪化させる事なく高密度記録再生が達成できるため、高性能の磁気ディスク装置を提供出来る。
【図面の簡単な説明】
【図１】本発明の実施形態に係る、磁気ディスク装置用プリアンプ回路のヘッドバイアス回路を示す図である。
【図２】磁気ディス装置装置用プリアンプ回路、磁気ヘッド及び磁気ディスク媒体の全体構成を示す図である。
【図３】本発明の他の実施形態に係るヘッドバイアス回路を示す図である。
【符号の説明】
１ ＭＲ（又はＧＭＲ）ヘッド
２，３ ヘッドのバイアス電流源
４ 分圧器
５，６ ＮＰＮトランジスタ
７ アンプのバイアス電流源
８，９ アンプの負荷抵抗
１０ 容量
１１ 電圧源
１２ 演算増幅器
１３ アンプの温度補償回路
１４ ＭＲヘッド信号再生用差動増幅器
１５，１６ 低域遮断用容量
１７ プリアンプ回路
１８ 磁気ディスク媒体
１９ 差動アンプ
２０，２１ ＰＭＯＳトランジスタ
２１，２２ ダイオード
２４ 低域遮断用容量
２５ ＭＲヘッド信号再生用増幅器
２６，２７ バイアス電流源
Claims (4)
- 磁気抵抗効果型ヘッドをバイアスするヘッドバイアス回路であって、
前記磁気抵抗効果型ヘッドにバイアス電流を供給する第１の電流源と、
前記磁気抵抗効果型ヘッドの両端子間に発生する電圧を入力として増幅する差動アンプと、
前記差動アンプの出力と任意の設定電圧との差を比較してその差分を差動アンプのバイアス電流及び磁気抵抗効果型ヘッドのバイアス電流へフィードバックする演算増幅器と、を備え、
前記差動アンプは、一対のトランジスタと、前記差動アンプのバイアス電流を供給する第２の電流源と、前記磁気抵抗効果型ヘッドからの再生信号成分に対する応答を抑制させる差動アンプの帯域制限用であって前記一対のトランジスタのそれぞれの出力端子間に接続される容量と、からなり、
前記演算増幅器は、前記差分に応じた出力によって前記第１の電流源と前記第２の電流源の電流値をそれぞれ増減する機能を有し、
前記差動アンプのバイアス電流を前記磁気抵抗効果型ヘッドのバイアス電流と同一値又は任意の一定倍率値に設定することで、前記差動アンプの出力を前記磁気抵抗効果型ヘッドで消費される電力と比例する関係とする
ことを特徴とするヘッドバイアス回路。 - 請求項１に記載のヘッドバイアス回路において、
前記磁気抵抗効果型ヘッドと前記差動アンプの間に、前記磁気抵抗効果型ヘッドの端子間電圧を任意の分圧率にて分圧する分圧器を設けることを特徴とするヘッドバイアス回路。 - 請求項１又は２に記載のヘッドバイアス回路において、
前記差動アンプの増幅率の温度による変動を補償する温度補償回路を設けることを特徴とするヘッドバイアス回路。 - 請求項１，２又は３に記載されたヘッドバイアス回路を備えた磁気ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000116689A JP3868707B2 (ja) | 2000-04-18 | 2000-04-18 | ヘッドバイアス回路及びこれを用いた磁気ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000116689A JP3868707B2 (ja) | 2000-04-18 | 2000-04-18 | ヘッドバイアス回路及びこれを用いた磁気ディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001297414A JP2001297414A (ja) | 2001-10-26 |
| JP3868707B2 true JP3868707B2 (ja) | 2007-01-17 |
Family
ID=18628121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000116689A Expired - Fee Related JP3868707B2 (ja) | 2000-04-18 | 2000-04-18 | ヘッドバイアス回路及びこれを用いた磁気ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3868707B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7466200B2 (en) | 2004-10-06 | 2008-12-16 | Agere Systems Inc. | Composite output stage for hard disk drive preamplifier |
-
2000
- 2000-04-18 JP JP2000116689A patent/JP3868707B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001297414A (ja) | 2001-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7082004B2 (en) | Disk storage systems | |
| EP0829733B1 (en) | Electronic magnetoresistive sensor biasing | |
| US5309295A (en) | Method and apparatus for biasing a magneto-resistive head | |
| US5122915A (en) | Low-noise preamplifier for magneto-resistive heads | |
| US4492997A (en) | Reproducing and amplifying circuit for magnetoresistive head | |
| US6134060A (en) | Current bias, current sense for magneto-resistive preamplifier, preamplifying integrated circuit, and related methods | |
| JPH06195608A (ja) | マグネトレジスティブヘッド用増幅回路及びマグネトレジスティブヘッド用増幅器 | |
| KR20120010162A (ko) | 디스크 파일 전치증폭기 주파수?응답 및 시간 지연 보상 | |
| EP0595266B1 (en) | Reproducing circuit for a magnetoresistive head | |
| US5691663A (en) | Single-ended supply preamplifier with high power supply rejection ratio | |
| US6252735B1 (en) | Voltage-biasing, voltage-sensing differential preamplifier for magnetoresistive elements | |
| US5793551A (en) | Amplifier having a differential input capacitance cancellation circuit | |
| US20040252563A1 (en) | Magnetic record reproducing device | |
| KR100600224B1 (ko) | 자기 저항 헤드 판독 증폭기 | |
| JP3868707B2 (ja) | ヘッドバイアス回路及びこれを用いた磁気ディスク装置 | |
| US6349007B1 (en) | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier | |
| US6219194B1 (en) | MR head read amplifier with improved write to read recovery time | |
| US6107873A (en) | Low noise common-emitter preamplifier for magneto-resistive heads | |
| US6154333A (en) | Amplification circuit | |
| US7339760B2 (en) | Integrated bias and offset recovery amplifier | |
| WO2008141061A1 (en) | Resistivity sense bias circuits and methods of operating the same | |
| JP3099837B2 (ja) | 磁気抵抗素子信号切換増幅回路およびそれを用いた磁気記憶装置 | |
| JP3678923B2 (ja) | 磁気ディスク装置 | |
| KR100192597B1 (ko) | 하드디스크 드라이버 장치의 증폭회로 | |
| JP3170936B2 (ja) | 磁気ヘッド用再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |