JP3099837B2 - 磁気抵抗素子信号切換増幅回路およびそれを用いた磁気記憶装置 - Google Patents
磁気抵抗素子信号切換増幅回路およびそれを用いた磁気記憶装置Info
- Publication number
- JP3099837B2 JP3099837B2 JP03228447A JP22844791A JP3099837B2 JP 3099837 B2 JP3099837 B2 JP 3099837B2 JP 03228447 A JP03228447 A JP 03228447A JP 22844791 A JP22844791 A JP 22844791A JP 3099837 B2 JP3099837 B2 JP 3099837B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetoresistive element
- circuit
- switching
- signal
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【０００１】
【産業上の利用分野】本発明は複数の磁気抵抗素子の出
力を択一的に切り換えて増幅する磁気抵抗素子信号切換
増幅回路，および，この磁気抵抗素子信号切換増幅回路
を用いた磁気記憶装置に関する。
力を択一的に切り換えて増幅する磁気抵抗素子信号切換
増幅回路，および，この磁気抵抗素子信号切換増幅回路
を用いた磁気記憶装置に関する。
【０００２】
【従来の技術】磁気抵抗素子は磁気に応答してその磁気
を電気抵抗の変化として出力するデバイスであり，磁気
を検出する種々の分野で適用されている。その１例とし
て磁気抵抗素子をハードディスク装置の磁気ヘッドに装
着して磁気ディスクに記録された磁気的信号を検出する
読出センサとして使用することが試みられている。ハー
ドディスク装置には複数の磁気ヘッドがあり，それらの
磁気ヘッドのそれぞれに磁気抵抗素子が読出センサとし
て装着されている。これらの磁気抵抗素子の出力は選択
されて使用される。また，磁気抵抗素子の抵抗変化を電
圧変化に変換し，その電圧信号は増幅して使用される。
を電気抵抗の変化として出力するデバイスであり，磁気
を検出する種々の分野で適用されている。その１例とし
て磁気抵抗素子をハードディスク装置の磁気ヘッドに装
着して磁気ディスクに記録された磁気的信号を検出する
読出センサとして使用することが試みられている。ハー
ドディスク装置には複数の磁気ヘッドがあり，それらの
磁気ヘッドのそれぞれに磁気抵抗素子が読出センサとし
て装着されている。これらの磁気抵抗素子の出力は選択
されて使用される。また，磁気抵抗素子の抵抗変化を電
圧変化に変換し，その電圧信号は増幅して使用される。
【０００３】図４に，磁気抵抗素子を読出センサとした
とき，その信号変換，増幅，切換を行う従来の磁気抵抗
素子信号切換増幅回路の回路構成を示す。図４に示した
第１の磁気抵抗素子ＭＲ１と第２の磁気抵抗素子ＭＲ２
とはそれぞれ磁気ヘッドに装着され，磁気記録媒体に記
録された磁気情報を抵抗変化として検出する。磁気抵抗
素子ＭＲ１の抵抗変化を検出するため，バイアス抵抗器
Ｒａ，Ｒｂが第１の磁気抵抗素子ＭＲ１の両端に接続さ
れ，ＤＣカットキャパシタＣａ，Ｃｂを介して増幅回路
ＡＭＰ１に入力される。バイアス抵抗器Ｒａ，Ｒｂはバ
イアス電圧とバイアス電流を規定する。たとえば，電源
電圧Ｖｄが５Ｖのとき，第１の磁気抵抗素子ＭＲ１の抵
抗値は約５０Ω，バイアス抵抗器Ｒａは約２００Ω，バ
イアス抵抗器Ｒｂは約２００Ωであり，バイアス電流は
約１０ｍＡとなる。また，ＤＣカットキャパシタＣａ，
Ｃｂはそれぞれ０．０１〜０．１μＦ程度である。第２
の磁気抵抗素子ＭＲ２についても第１の磁気抵抗素子Ｍ
Ｒ１と同様の回路構成となっている。第１の磁気抵抗素
子ＭＲ１および第２の磁気抵抗素子ＭＲ２を磁気読出セ
ンサとして使用する場合，これらの１つが選択されて使
用される。そのため，セレクタ回路ＳＥＬが設けられ，
増幅回路ＡＭＰ１，ＡＭＰ２の出力がヘッド選択信号Ｈ
ＳＳに基づいて選択され，選択された１つの信号が増幅
回路ＡＭＰ３に入力されて所定レベルまで増幅され，磁
気ディスクからの読出信号として使用される。
とき，その信号変換，増幅，切換を行う従来の磁気抵抗
素子信号切換増幅回路の回路構成を示す。図４に示した
第１の磁気抵抗素子ＭＲ１と第２の磁気抵抗素子ＭＲ２
とはそれぞれ磁気ヘッドに装着され，磁気記録媒体に記
録された磁気情報を抵抗変化として検出する。磁気抵抗
素子ＭＲ１の抵抗変化を検出するため，バイアス抵抗器
Ｒａ，Ｒｂが第１の磁気抵抗素子ＭＲ１の両端に接続さ
れ，ＤＣカットキャパシタＣａ，Ｃｂを介して増幅回路
ＡＭＰ１に入力される。バイアス抵抗器Ｒａ，Ｒｂはバ
イアス電圧とバイアス電流を規定する。たとえば，電源
電圧Ｖｄが５Ｖのとき，第１の磁気抵抗素子ＭＲ１の抵
抗値は約５０Ω，バイアス抵抗器Ｒａは約２００Ω，バ
イアス抵抗器Ｒｂは約２００Ωであり，バイアス電流は
約１０ｍＡとなる。また，ＤＣカットキャパシタＣａ，
Ｃｂはそれぞれ０．０１〜０．１μＦ程度である。第２
の磁気抵抗素子ＭＲ２についても第１の磁気抵抗素子Ｍ
Ｒ１と同様の回路構成となっている。第１の磁気抵抗素
子ＭＲ１および第２の磁気抵抗素子ＭＲ２を磁気読出セ
ンサとして使用する場合，これらの１つが選択されて使
用される。そのため，セレクタ回路ＳＥＬが設けられ，
増幅回路ＡＭＰ１，ＡＭＰ２の出力がヘッド選択信号Ｈ
ＳＳに基づいて選択され，選択された１つの信号が増幅
回路ＡＭＰ３に入力されて所定レベルまで増幅され，磁
気ディスクからの読出信号として使用される。
【０００４】
【発明が解決しようとする課題】図４に示した回路は各
磁気抵抗素子ごとに独立した回路構成をなし，それぞれ
の回路要素が個別回路で構成されており，１つの磁気抵
抗素子についてそれぞれ１対のＤＣカットキャパシタＣ
ａとＣｂ，ＣｃとＣｄ，そして，１個の増幅回路ＡＭＰ
１，ＡＭＰ２とを設けているから，磁気抵抗素子を多チ
ャネル化した場合，チャネル数（磁気抵抗素子の数）の
２倍のＤＣカットキャパシタ，および，チャネル数の増
幅回路，１対のバイアス抵抗器が必要になり，回路構成
が複雑になるという問題がある。これらの回路を半導体
集積回路デバイスとして構成することが望まれている
が，ＤＣカットキャパシタは半導体デバイス内に集積回
路として収容できず，半導体集積回路デバイスの外付け
となるから，チャネル数が多くなりＤＣカットキャパシ
タの数が多くなると，特に回路構成上問題となる。ま
た，図４に示した回路構成においては，磁気抵抗素子に
流すバイアス電流が常に必要であり，複数チャネルにつ
いて同時に上述した約１０ｍＡ程度のバイアス電流を流
し続けるので，チャネル数が多くなるとその消費電流が
非常に多くなるという問題がある。さらに図４の回路構
成においては，電源電圧が変動した場合，その変動に応
じてバイアス電流の大きさも変動するから，磁気抵抗素
子で検出し電圧に変換された信号が変動して正確な磁気
情報の読み出しができなくなることがあるという問題に
遭遇する。したがって本発明はかかる問題を解決し，チ
ャネル数が多くなっても簡単な回路構成で低消費電力で
あり，しかも電源電圧の変動に依存しない安定した磁気
抵抗素子信号切換増幅回路およびこの磁気抵抗素子信号
切換増幅回路を用いた磁気記憶装置を提供することを目
的とする。
磁気抵抗素子ごとに独立した回路構成をなし，それぞれ
の回路要素が個別回路で構成されており，１つの磁気抵
抗素子についてそれぞれ１対のＤＣカットキャパシタＣ
ａとＣｂ，ＣｃとＣｄ，そして，１個の増幅回路ＡＭＰ
１，ＡＭＰ２とを設けているから，磁気抵抗素子を多チ
ャネル化した場合，チャネル数（磁気抵抗素子の数）の
２倍のＤＣカットキャパシタ，および，チャネル数の増
幅回路，１対のバイアス抵抗器が必要になり，回路構成
が複雑になるという問題がある。これらの回路を半導体
集積回路デバイスとして構成することが望まれている
が，ＤＣカットキャパシタは半導体デバイス内に集積回
路として収容できず，半導体集積回路デバイスの外付け
となるから，チャネル数が多くなりＤＣカットキャパシ
タの数が多くなると，特に回路構成上問題となる。ま
た，図４に示した回路構成においては，磁気抵抗素子に
流すバイアス電流が常に必要であり，複数チャネルにつ
いて同時に上述した約１０ｍＡ程度のバイアス電流を流
し続けるので，チャネル数が多くなるとその消費電流が
非常に多くなるという問題がある。さらに図４の回路構
成においては，電源電圧が変動した場合，その変動に応
じてバイアス電流の大きさも変動するから，磁気抵抗素
子で検出し電圧に変換された信号が変動して正確な磁気
情報の読み出しができなくなることがあるという問題に
遭遇する。したがって本発明はかかる問題を解決し，チ
ャネル数が多くなっても簡単な回路構成で低消費電力で
あり，しかも電源電圧の変動に依存しない安定した磁気
抵抗素子信号切換増幅回路およびこの磁気抵抗素子信号
切換増幅回路を用いた磁気記憶装置を提供することを目
的とする。
【０００５】
【課題を解決するための手段】上記問題を解決するた
め，本発明の磁気抵抗素子信号切換増幅回路は，複数の
磁気抵抗素子を含みその磁気抵抗素子を選択する回路
と，この磁気抵抗素子選択回路と並列に，磁気抵抗素子
に対応する抵抗器を含みその抵抗器を選択する共通信号
選択回路を設け，これらの回路を全体としてカーレント
ミラー回路構成にし，磁気抵抗素子が選択された後にＤ
Ｃカットフィルタを通す回路構成とする。またバイアス
電流源としてカーレントミラー回路を用いる。したがっ
て，本発明の磁気抵抗素子信号切換増幅回路は，それぞ
れが，磁気抵抗素子と，該磁気抵抗素子に接続されスイ
ッチング信号に応答してその磁気抵抗素子に流れる電流
の断続を行うスイッチング素子を有する複数の磁気抵抗
素子選択回路と，上記磁気抵抗素子の抵抗値と所定の関
係を有する抵抗値を持つ抵抗器と，該抵抗器に接続され
スイッチング信号に応答して該抵抗器に流れる電流の断
続を行うスイッチング素子を有する共通信号選択回路
と，上記共通信号選択回路と上記複数の磁気抵抗素子選
択回路に一定のバイアス電流を供給すると共に上記複数
の磁気抵抗素子選択回路で選択された磁気抵抗素子の出
力信号を増幅する信号増幅・電流源回路を有する。また
本発明の磁気記憶装置は，上記磁気抵抗素子を磁気ヘッ
ドに装着し，磁気記録媒体に記録された情報を検出する
データ読出センサとして使用する。
め，本発明の磁気抵抗素子信号切換増幅回路は，複数の
磁気抵抗素子を含みその磁気抵抗素子を選択する回路
と，この磁気抵抗素子選択回路と並列に，磁気抵抗素子
に対応する抵抗器を含みその抵抗器を選択する共通信号
選択回路を設け，これらの回路を全体としてカーレント
ミラー回路構成にし，磁気抵抗素子が選択された後にＤ
Ｃカットフィルタを通す回路構成とする。またバイアス
電流源としてカーレントミラー回路を用いる。したがっ
て，本発明の磁気抵抗素子信号切換増幅回路は，それぞ
れが，磁気抵抗素子と，該磁気抵抗素子に接続されスイ
ッチング信号に応答してその磁気抵抗素子に流れる電流
の断続を行うスイッチング素子を有する複数の磁気抵抗
素子選択回路と，上記磁気抵抗素子の抵抗値と所定の関
係を有する抵抗値を持つ抵抗器と，該抵抗器に接続され
スイッチング信号に応答して該抵抗器に流れる電流の断
続を行うスイッチング素子を有する共通信号選択回路
と，上記共通信号選択回路と上記複数の磁気抵抗素子選
択回路に一定のバイアス電流を供給すると共に上記複数
の磁気抵抗素子選択回路で選択された磁気抵抗素子の出
力信号を増幅する信号増幅・電流源回路を有する。また
本発明の磁気記憶装置は，上記磁気抵抗素子を磁気ヘッ
ドに装着し，磁気記録媒体に記録された情報を検出する
データ読出センサとして使用する。
【０００６】
【作用】複数の磁気抵抗素子選択回路と共通信号選択回
路とは，信号増幅・電流源回路とを絡めて，全体とし
て，カーレントミラー回路で構成されている。したがっ
て，電源電圧変動の如何にかかわらず選択される磁気抵
抗素子選択回路内の磁気抵抗素子には一定のバイアス電
流が流れる。複数の磁気抵抗素子選択回路のうちの１つ
が選択的に切り換えられるが，その選択された磁気抵抗
素子の出力は，信号増幅・電流源回路内の増幅回路で増
幅されて出力される。したがって，磁気抵抗素子の数が
増加してもその選択出力はつねに１つであり，磁気抵抗
素子の増加にともなってＤＣカットキャパシタが増加す
ることはない。磁気抵抗素子は１つずつ選択されるか
ら，従来のように同時に複数の磁気抵抗素子をバイアス
することによる消費電力の増加はなく，常に一定の少な
い消費電力となる。また，上記磁気抵抗素子を磁気ヘッ
ドに装着して読出センサとして使用し，上記磁気抵抗素
子信号切換増幅回路を磁気記憶装置に信号検出増幅回路
として組み込む。この場合，磁気ヘッドが非アクセス時
は上記全てのスイッチング信号をオフ状態にして上記磁
気抵抗素子選択回路および共通信号選択回路を全て消勢
状態にする。これにより，磁気記録装置の動作停止時に
磁気ヘッドが磁気記録媒体の面に接触していても，磁気
抵抗素子から磁気記録媒体にバイアス電流が流れて磁気
記録媒体記録された情報を消去することを防止できる。
磁気ヘッドのアクセス時，上記共通信号選択回路のスイ
ッチング信号をオン状態にして共通信号選択回路を付勢
状態にすると共に，読出に対応する磁気抵抗素子選択回
路のスイッチング信号をオン状態にして対応する磁気抵
抗素子を選択して上記磁気記録媒体に記録された情報を
読み出す。
路とは，信号増幅・電流源回路とを絡めて，全体とし
て，カーレントミラー回路で構成されている。したがっ
て，電源電圧変動の如何にかかわらず選択される磁気抵
抗素子選択回路内の磁気抵抗素子には一定のバイアス電
流が流れる。複数の磁気抵抗素子選択回路のうちの１つ
が選択的に切り換えられるが，その選択された磁気抵抗
素子の出力は，信号増幅・電流源回路内の増幅回路で増
幅されて出力される。したがって，磁気抵抗素子の数が
増加してもその選択出力はつねに１つであり，磁気抵抗
素子の増加にともなってＤＣカットキャパシタが増加す
ることはない。磁気抵抗素子は１つずつ選択されるか
ら，従来のように同時に複数の磁気抵抗素子をバイアス
することによる消費電力の増加はなく，常に一定の少な
い消費電力となる。また，上記磁気抵抗素子を磁気ヘッ
ドに装着して読出センサとして使用し，上記磁気抵抗素
子信号切換増幅回路を磁気記憶装置に信号検出増幅回路
として組み込む。この場合，磁気ヘッドが非アクセス時
は上記全てのスイッチング信号をオフ状態にして上記磁
気抵抗素子選択回路および共通信号選択回路を全て消勢
状態にする。これにより，磁気記録装置の動作停止時に
磁気ヘッドが磁気記録媒体の面に接触していても，磁気
抵抗素子から磁気記録媒体にバイアス電流が流れて磁気
記録媒体記録された情報を消去することを防止できる。
磁気ヘッドのアクセス時，上記共通信号選択回路のスイ
ッチング信号をオン状態にして共通信号選択回路を付勢
状態にすると共に，読出に対応する磁気抵抗素子選択回
路のスイッチング信号をオン状態にして対応する磁気抵
抗素子を選択して上記磁気記録媒体に記録された情報を
読み出す。
【０００７】
【実施例】図１に本発明の第１実施例としての磁気抵抗
素子信号切換増幅回路の回路図を示す。この磁気抵抗素
子信号切換増幅回路はハードディスク装置などの磁気記
憶装置に適用される。つまり，磁気抵抗素子信号切換増
幅回路内の磁気抵抗素子が磁気ヘッドに装着されて磁気
記録媒体（磁気ディスク）に記録された磁気情報の検出
に使用される。図１に示した磁気抵抗素子信号切換増幅
回路は，第１の磁気抵抗素子ＭＲ１および第２の磁気抵
抗素子ＭＲ２の２チャネルの磁気抵抗素子を切り換え，
その選択された磁気抵抗素子の出力信号を最終段の増幅
回路ＡＭＰにおいて増幅して磁気情報読出信号として出
力する回路である。増幅回路ＡＭＰの前段にＤＣカット
フィルタが設けられている。
素子信号切換増幅回路の回路図を示す。この磁気抵抗素
子信号切換増幅回路はハードディスク装置などの磁気記
憶装置に適用される。つまり，磁気抵抗素子信号切換増
幅回路内の磁気抵抗素子が磁気ヘッドに装着されて磁気
記録媒体（磁気ディスク）に記録された磁気情報の検出
に使用される。図１に示した磁気抵抗素子信号切換増幅
回路は，第１の磁気抵抗素子ＭＲ１および第２の磁気抵
抗素子ＭＲ２の２チャネルの磁気抵抗素子を切り換え，
その選択された磁気抵抗素子の出力信号を最終段の増幅
回路ＡＭＰにおいて増幅して磁気情報読出信号として出
力する回路である。増幅回路ＡＭＰの前段にＤＣカット
フィルタが設けられている。
【０００８】図１に示した磁気抵抗素子信号切換増幅回
路は，第１の磁気抵抗素子ＭＲ１を選択する第１のスイ
ッチング回路ＳＷ１，第２の磁気抵抗素子ＭＲ２を選択
する第２のスイッチング回路ＳＷ２，および，第１のス
イッチング回路ＳＷ１および第２のスイッチング回路Ｓ
Ｗ２と同じ回路構成で共通信号切換回路として機能する
第３のスイッチング回路ＳＷ３を有している。第３のス
イッチング回路ＳＷ３には，第１の磁気抵抗素子ＭＲ１
または第２の磁気抵抗素子ＭＲ２に対応して抵抗器Ｒ１
が接続されている。磁気抵抗素子信号切換増幅回路に
は，第１のスイッチング回路ＳＷ１〜第３のスイッチン
グ回路ＳＷ３の電流源としての，第１の電流源ＩＳ１お
よびトランジスタＱ１，Ｑ２，Ｑ４からなるカーレント
ミラー回路が接続されている。このカーレントミラー回
路は信号増幅・電流源回路として，磁気抵抗素子ＭＲ
１，ＭＲ２，抵抗器Ｒ１にバイアス電流を流す電流源と
して機能する他，選択された磁気抵抗素子の信号を増幅
する増幅回路としても機能する。つまり，ベースが共通
接続されており，ノイズ除去キャパシタＣ１を介して接
地されているトランジスタＱ２，Ｑ４はベース接地増幅
回路として機能する。トランジスタＱ４のコレクタであ
るノードＮ３の出力が，トランジスタＱ７と第２の電流
源ＩＳ２からなるバッファ回路のトランジスタＱ７に印
加され，ノードＮ５からＤＣカットキャパシタＣ２を介
して最終段の差動増幅回路ＡＭＰに印加される。
路は，第１の磁気抵抗素子ＭＲ１を選択する第１のスイ
ッチング回路ＳＷ１，第２の磁気抵抗素子ＭＲ２を選択
する第２のスイッチング回路ＳＷ２，および，第１のス
イッチング回路ＳＷ１および第２のスイッチング回路Ｓ
Ｗ２と同じ回路構成で共通信号切換回路として機能する
第３のスイッチング回路ＳＷ３を有している。第３のス
イッチング回路ＳＷ３には，第１の磁気抵抗素子ＭＲ１
または第２の磁気抵抗素子ＭＲ２に対応して抵抗器Ｒ１
が接続されている。磁気抵抗素子信号切換増幅回路に
は，第１のスイッチング回路ＳＷ１〜第３のスイッチン
グ回路ＳＷ３の電流源としての，第１の電流源ＩＳ１お
よびトランジスタＱ１，Ｑ２，Ｑ４からなるカーレント
ミラー回路が接続されている。このカーレントミラー回
路は信号増幅・電流源回路として，磁気抵抗素子ＭＲ
１，ＭＲ２，抵抗器Ｒ１にバイアス電流を流す電流源と
して機能する他，選択された磁気抵抗素子の信号を増幅
する増幅回路としても機能する。つまり，ベースが共通
接続されており，ノイズ除去キャパシタＣ１を介して接
地されているトランジスタＱ２，Ｑ４はベース接地増幅
回路として機能する。トランジスタＱ４のコレクタであ
るノードＮ３の出力が，トランジスタＱ７と第２の電流
源ＩＳ２からなるバッファ回路のトランジスタＱ７に印
加され，ノードＮ５からＤＣカットキャパシタＣ２を介
して最終段の差動増幅回路ＡＭＰに印加される。
【０００９】上述した回路構成について，磁気抵抗素子
の数が増加した場合，第１の磁気抵抗素子ＭＲ１，第２
の磁気抵抗素子ＭＲ２と並列に増加する磁気抵抗素子が
接続され，磁気抵抗素子の増加に対応して第１のスイッ
チング回路ＳＷ１，第２のスイッチング回路ＳＷ２と同
様のスイッチング回路が，第１のスイッチング回路ＳＷ
１，第２のスイッチング回路ＳＷ２と並列に接続され
る。しかしながら，その他の回路構成はチャネル数が増
加しても変化がなく，磁気抵抗素子の数が増加してもト
ランジスタＱ７と第２の電流源ＩＳ２からなるバッファ
回路，ＤＣカットキャパシタＣ２，Ｃ３，および，最終
段の増幅回路ＡＭＰの数は増加しない。つまり，図４に
示した従来の磁気抵抗素子信号切換増幅回路におけるよ
うに，磁気抵抗素子の数の増加にともなってＤＣカット
キャパシタ，増幅回路を増加させる必要がない。
の数が増加した場合，第１の磁気抵抗素子ＭＲ１，第２
の磁気抵抗素子ＭＲ２と並列に増加する磁気抵抗素子が
接続され，磁気抵抗素子の増加に対応して第１のスイッ
チング回路ＳＷ１，第２のスイッチング回路ＳＷ２と同
様のスイッチング回路が，第１のスイッチング回路ＳＷ
１，第２のスイッチング回路ＳＷ２と並列に接続され
る。しかしながら，その他の回路構成はチャネル数が増
加しても変化がなく，磁気抵抗素子の数が増加してもト
ランジスタＱ７と第２の電流源ＩＳ２からなるバッファ
回路，ＤＣカットキャパシタＣ２，Ｃ３，および，最終
段の増幅回路ＡＭＰの数は増加しない。つまり，図４に
示した従来の磁気抵抗素子信号切換増幅回路におけるよ
うに，磁気抵抗素子の数の増加にともなってＤＣカット
キャパシタ，増幅回路を増加させる必要がない。
【００１０】再び２チャネル分の第１の磁気抵抗素子Ｍ
Ｒ１および第２の磁気抵抗素子ＭＲ２を用いた場合の図
１の回路構成の詳細およびその動作について述べる。ト
ランジスタＱ１，Ｑ２，Ｑ４の回路構成はそれ自体，カ
ーレントミラー回路構成になっている。トランジスタＱ
１はｈFEが低下してトランジスタＱ２とトランジスタＱ
４とのバランスが崩れたときの補償を行わせるために配
設されている。
Ｒ１および第２の磁気抵抗素子ＭＲ２を用いた場合の図
１の回路構成の詳細およびその動作について述べる。ト
ランジスタＱ１，Ｑ２，Ｑ４の回路構成はそれ自体，カ
ーレントミラー回路構成になっている。トランジスタＱ
１はｈFEが低下してトランジスタＱ２とトランジスタＱ
４とのバランスが崩れたときの補償を行わせるために配
設されている。
【００１１】第１のスイッチング回路ＳＷ１内の回路構
成と第３のスイッチング回路ＳＷ３内の回路構成は全く
同じ回路構成となっている。すなわち，第１のスイッチ
ング回路ＳＷ１は、ＮＰＮトランジスタＱ５と，インバ
ータゲートＧ１と、ＭＯＳスイッチングトランジスタＭ
１１，Ｍ１２とが図示のごとく接続されて構成される
が，第３のスイッチング回路ＳＷ３も，トランジスタＱ
５に対応するトランジスタＱ３と，インバータゲートＧ
１に対応するインバータゲートＧ３と，ＭＯＳスイッチ
ングトランジスタＭ１１，Ｍ１２に対応するＭＯＳスイ
ッチングトランジスタＭ３１，Ｍ３２とから構成されて
いる。さらに第１の磁気抵抗素子ＭＲ１に対応して抵抗
器Ｒ１が接続されている。この抵抗器Ｒ１の抵抗値は後
述するように，カーレントミラー回路を構成する上で，
磁気抵抗素子ＭＲ１の中心抵抗値と所定の関係に設計さ
れている。第２のスイッチング回路ＳＷ２内の回路構成
と第３のスイッチング回路ＳＷ３内の回路構成とは上記
第１のスイッチング回路との関係と全く同じであり，第
２の磁気抵抗素子ＭＲ２に対応して抵抗器Ｒ１が配設さ
れている。
成と第３のスイッチング回路ＳＷ３内の回路構成は全く
同じ回路構成となっている。すなわち，第１のスイッチ
ング回路ＳＷ１は、ＮＰＮトランジスタＱ５と，インバ
ータゲートＧ１と、ＭＯＳスイッチングトランジスタＭ
１１，Ｍ１２とが図示のごとく接続されて構成される
が，第３のスイッチング回路ＳＷ３も，トランジスタＱ
５に対応するトランジスタＱ３と，インバータゲートＧ
１に対応するインバータゲートＧ３と，ＭＯＳスイッチ
ングトランジスタＭ１１，Ｍ１２に対応するＭＯＳスイ
ッチングトランジスタＭ３１，Ｍ３２とから構成されて
いる。さらに第１の磁気抵抗素子ＭＲ１に対応して抵抗
器Ｒ１が接続されている。この抵抗器Ｒ１の抵抗値は後
述するように，カーレントミラー回路を構成する上で，
磁気抵抗素子ＭＲ１の中心抵抗値と所定の関係に設計さ
れている。第２のスイッチング回路ＳＷ２内の回路構成
と第３のスイッチング回路ＳＷ３内の回路構成とは上記
第１のスイッチング回路との関係と全く同じであり，第
２の磁気抵抗素子ＭＲ２に対応して抵抗器Ｒ１が配設さ
れている。
【００１２】磁気記憶装置における磁気ヘッドの動作に
関連づけて，第１のスイッチング回路ＳＷ１〜第３のス
イッチング回路ＳＷ３のスイッチング動作について述べ
る。これらの第１のスイッチング回路ＳＷ１〜第３のス
イッチング回路ＳＷ３は，第１の選択信号ＸＳＥＬ１〜
第３の選択信号ＸＳＥＬ３が「ロー（Ｌ）」レベルのと
き，付勢されてそこに接続されている第１の磁気抵抗素
子ＭＲ１，第２の磁気抵抗素子ＭＲ２または抵抗器Ｒ１
を選択して，その出力をトランジスタＱ４のコレクタ側
のノードＮ３に出力させる。第１の選択信号ＸＳＥＬ１
〜第３の選択信号ＸＳＥＬ３が「ハイ（Ｈ）」レベルの
ときは対応する第１の磁気抵抗素子ＭＲ１，第２の磁気
抵抗素子ＭＲ２，抵抗器Ｒ１は選択されない。
関連づけて，第１のスイッチング回路ＳＷ１〜第３のス
イッチング回路ＳＷ３のスイッチング動作について述べ
る。これらの第１のスイッチング回路ＳＷ１〜第３のス
イッチング回路ＳＷ３は，第１の選択信号ＸＳＥＬ１〜
第３の選択信号ＸＳＥＬ３が「ロー（Ｌ）」レベルのと
き，付勢されてそこに接続されている第１の磁気抵抗素
子ＭＲ１，第２の磁気抵抗素子ＭＲ２または抵抗器Ｒ１
を選択して，その出力をトランジスタＱ４のコレクタ側
のノードＮ３に出力させる。第１の選択信号ＸＳＥＬ１
〜第３の選択信号ＸＳＥＬ３が「ハイ（Ｈ）」レベルの
ときは対応する第１の磁気抵抗素子ＭＲ１，第２の磁気
抵抗素子ＭＲ２，抵抗器Ｒ１は選択されない。
【００１３】選択信号ＸＳＥＬ１〜ＸＳＥＬ３の出力形
態を下記表−１に示す。 表−１ モード ＸＳＥＬ１ ＸＳＥＬ２ ＸＳＥＬ３ 選択回路 Ａ Ｈ Ｈ Ｈ なし Ｂ Ｌ Ｈ Ｌ ＭＲ１ Ｃ Ｈ Ｌ Ｌ ＭＲ２ モードＡは第１の磁気抵抗素子ＭＲ１も第２の磁気抵抗
素子ＭＲ２も選択されない場合を示す。このモードは磁
気ディスクが静止時において，磁気ヘッドが磁気ディス
クに接触している場合，第１の磁気抵抗素子ＭＲ１また
は第２の磁気抵抗素子ＭＲ２に電流を流すことにより，
磁気ディスクに記録された磁気情報を消去することを防
止するためである。モードＢは第１の磁気抵抗素子ＭＲ
１が装着されている磁気ヘッドを読み出しに使用する場
合である。まず，第３の選択信号ＸＳＥＬ３が「Ｌ」レ
ベルになり，その直後，第１の選択信号ＸＳＥＬ１が
「Ｌ」レベルになる。これにより，ＭＯＳスイッチング
トランジスタＭ３１とトランジスタＱ３が一種のダイオ
ードとして機能し，電流Ｉ３が抵抗器Ｒ１に流れる。同
様にＭＯＳスイッチングトランジスタＭ１１とトランジ
スタＱ５が一種のダイオードとして機能し，電流Ｉ１が
第１の磁気抵抗素子ＭＲ１に流れる。電流Ｉ１と電流Ｉ
３とは後述するように１／Ｋの割合で固定である。モー
ドＣは第２の磁気抵抗素子ＭＲ２を選択する場合であ
り，その動作はモードＢと同様である。このように，第
１の磁気抵抗素子ＭＲ１または第２の磁気抵抗素子ＭＲ
２はいずれか一方が選択され，選択されたほうにのみバ
イアス電流が流れるから，図４に示したように複数の磁
気抵抗素子に同時にバイアス電流が流れることによる電
力消費の増加が解決されている。
態を下記表−１に示す。 表−１ モード ＸＳＥＬ１ ＸＳＥＬ２ ＸＳＥＬ３ 選択回路 Ａ Ｈ Ｈ Ｈ なし Ｂ Ｌ Ｈ Ｌ ＭＲ１ Ｃ Ｈ Ｌ Ｌ ＭＲ２ モードＡは第１の磁気抵抗素子ＭＲ１も第２の磁気抵抗
素子ＭＲ２も選択されない場合を示す。このモードは磁
気ディスクが静止時において，磁気ヘッドが磁気ディス
クに接触している場合，第１の磁気抵抗素子ＭＲ１また
は第２の磁気抵抗素子ＭＲ２に電流を流すことにより，
磁気ディスクに記録された磁気情報を消去することを防
止するためである。モードＢは第１の磁気抵抗素子ＭＲ
１が装着されている磁気ヘッドを読み出しに使用する場
合である。まず，第３の選択信号ＸＳＥＬ３が「Ｌ」レ
ベルになり，その直後，第１の選択信号ＸＳＥＬ１が
「Ｌ」レベルになる。これにより，ＭＯＳスイッチング
トランジスタＭ３１とトランジスタＱ３が一種のダイオ
ードとして機能し，電流Ｉ３が抵抗器Ｒ１に流れる。同
様にＭＯＳスイッチングトランジスタＭ１１とトランジ
スタＱ５が一種のダイオードとして機能し，電流Ｉ１が
第１の磁気抵抗素子ＭＲ１に流れる。電流Ｉ１と電流Ｉ
３とは後述するように１／Ｋの割合で固定である。モー
ドＣは第２の磁気抵抗素子ＭＲ２を選択する場合であ
り，その動作はモードＢと同様である。このように，第
１の磁気抵抗素子ＭＲ１または第２の磁気抵抗素子ＭＲ
２はいずれか一方が選択され，選択されたほうにのみバ
イアス電流が流れるから，図４に示したように複数の磁
気抵抗素子に同時にバイアス電流が流れることによる電
力消費の増加が解決されている。
【００１４】以上の動作，および，図１に示す回路構成
から明らかなように，第１の電流源ＩＳ１，トランジス
タＱ１，Ｑ２，Ｑ４，第３のスイッチング回路ＳＷ３
と，第１の磁気抵抗素子ＭＲ１および第１のスイッチン
グ回路ＳＷ１，または，第２の磁気抵抗素子ＭＲ２およ
び第２のスイッチング回路ＳＷ２とが，全体としてカー
レントミラー回路構成になっている。したがって，モー
ドＢにおける電流Ｉ１と電流Ｉ３，またはモードＣにお
ける電流Ｉ２と電流Ｉ３とはつねに一定の関係にある。
その結果，電源電圧ＶCCが変化しても，安定な磁気抵抗
素子の出力がノードＮ３に出力され，図１の磁気抵抗素
子信号切換増幅回路は電源電圧変動があっても安定にバ
イアス電流を提供し安定に動作する。
から明らかなように，第１の電流源ＩＳ１，トランジス
タＱ１，Ｑ２，Ｑ４，第３のスイッチング回路ＳＷ３
と，第１の磁気抵抗素子ＭＲ１および第１のスイッチン
グ回路ＳＷ１，または，第２の磁気抵抗素子ＭＲ２およ
び第２のスイッチング回路ＳＷ２とが，全体としてカー
レントミラー回路構成になっている。したがって，モー
ドＢにおける電流Ｉ１と電流Ｉ３，またはモードＣにお
ける電流Ｉ２と電流Ｉ３とはつねに一定の関係にある。
その結果，電源電圧ＶCCが変化しても，安定な磁気抵抗
素子の出力がノードＮ３に出力され，図１の磁気抵抗素
子信号切換増幅回路は電源電圧変動があっても安定にバ
イアス電流を提供し安定に動作する。
【００１５】このカーレントミラー回路について詳述す
る。式１に示すように，トランジスタＱ２のエミッタ面
積ＡQ2とトランジスタＱ４のエミッタ面積ＡQ4との比率
と，トランジスタＱ３のエミッタ面積ＡQ3とトランジス
タＱ５のエミッタ面積ＡQ5との比率とを同一にしてい
る。さらに, 第１の磁気抵抗素子ＭＲ１の抵抗値の中心
値ＲMR1 と抵抗器Ｒ１の抵抗値ＲR1との比率も上記トラ
ンジスタＱ２のエミッタ面積ＡQ2とトランジスタＱ４の
エミッタ面積ＡQ4との比率と同じにしている。 ＡQ2／ＡQ4＝ＡQ3／ＡQ5＝ＲMR1 ／ＲR1＝１／Ｋ ・・・（１） したがって，第１の電流源ＩＳ１から流れる電流ＩS の
Ｋ倍の電流が第１の磁気抵抗素子ＭＲ１のバイアス電流
となる。
る。式１に示すように，トランジスタＱ２のエミッタ面
積ＡQ2とトランジスタＱ４のエミッタ面積ＡQ4との比率
と，トランジスタＱ３のエミッタ面積ＡQ3とトランジス
タＱ５のエミッタ面積ＡQ5との比率とを同一にしてい
る。さらに, 第１の磁気抵抗素子ＭＲ１の抵抗値の中心
値ＲMR1 と抵抗器Ｒ１の抵抗値ＲR1との比率も上記トラ
ンジスタＱ２のエミッタ面積ＡQ2とトランジスタＱ４の
エミッタ面積ＡQ4との比率と同じにしている。 ＡQ2／ＡQ4＝ＡQ3／ＡQ5＝ＲMR1 ／ＲR1＝１／Ｋ ・・・（１） したがって，第１の電流源ＩＳ１から流れる電流ＩS の
Ｋ倍の電流が第１の磁気抵抗素子ＭＲ１のバイアス電流
となる。
【００１６】図２を参照して，第１の電流源ＩＳ１およ
びトランジスタＱ１，Ｑ２，Ｑ４のカーレントミラー回
路のより好適な回路構成を述べる。図２は第１の電流源
ＩＳ１の詳細回路を中心に図示している。第１の電流源
ＩＳ１はカーレントミラー回路構成のトランジスタＱ1
1，Ｑ12，このカーレントミラー回路からの電流Ｉ11を
規定するトランジスタＱ13，比較増幅回路ＡＭＰ11およ
び電源Ｖ11，および，抵抗器Ｒ11，Ｒ12，Ｒ13からな
る。増幅回路ＡＭＰ11にはトランジスタＱ13からの電流
Ｉ11が帰還されて電源Ｖ11からの基準電圧と比較され，
第１の電流源ＩＳ１からその基準電圧で規定される電流
Ｉ11がカーレントミラー効果によって，トランジスタＱ
１のベースとトランジスタＱ２のコレクタとの接続点で
あるノードＮ１に出力される。そして，上述したよう
に，トランジスタＱ１，Ｑ２，Ｑ４自体もカーレントミ
ラー回路を構成している。以上により，第１の磁気抵抗
素子ＭＲ１または第２の磁気抵抗素子ＭＲ２には，電源
電圧の変動があってもつねに一定の安定したバイアス電
流が提供される。
びトランジスタＱ１，Ｑ２，Ｑ４のカーレントミラー回
路のより好適な回路構成を述べる。図２は第１の電流源
ＩＳ１の詳細回路を中心に図示している。第１の電流源
ＩＳ１はカーレントミラー回路構成のトランジスタＱ1
1，Ｑ12，このカーレントミラー回路からの電流Ｉ11を
規定するトランジスタＱ13，比較増幅回路ＡＭＰ11およ
び電源Ｖ11，および，抵抗器Ｒ11，Ｒ12，Ｒ13からな
る。増幅回路ＡＭＰ11にはトランジスタＱ13からの電流
Ｉ11が帰還されて電源Ｖ11からの基準電圧と比較され，
第１の電流源ＩＳ１からその基準電圧で規定される電流
Ｉ11がカーレントミラー効果によって，トランジスタＱ
１のベースとトランジスタＱ２のコレクタとの接続点で
あるノードＮ１に出力される。そして，上述したよう
に，トランジスタＱ１，Ｑ２，Ｑ４自体もカーレントミ
ラー回路を構成している。以上により，第１の磁気抵抗
素子ＭＲ１または第２の磁気抵抗素子ＭＲ２には，電源
電圧の変動があってもつねに一定の安定したバイアス電
流が提供される。
【００１７】図３に本発明の第２実施例としての磁気抵
抗素子信号切換増幅回路の回路構成を示す。図３の回路
は，図１に示した第１のスイッチング回路ＳＷ１，第２
のスイッチング回路ＳＷ２および第３のスイッチング回
路ＳＷ３を簡単な回路構成にしている。すなわち，第１
のスイッチング回路ＳＷ１内のトランジスタＱ５および
ＭＯＳスイッチングトランジスタＭ１２を排除し，ＭＯ
ＳスイッチングトランジスタＭ１１およびゲートＧ１だ
けでスイッチング回路を構成している。第２および第３
のスイッチング回路の構成も同様である。その他の回路
は，図１の回路構成と事実上変化がない。図３のスイッ
チング回路は簡単にされているが，第１の磁気抵抗素子
ＭＲ１，第２の磁気抵抗素子ＭＲ２と抵抗器Ｒ１とは上
記式１に関係で設計されており，ＭＯＳスイッチングト
ランジスタＭ１１，Ｍ２１とＭＯＳスイッチングトラン
ジスタＭ３１とは同じ回路構成であるから，上述したカ
ーレントミラー回路構成は維持されている。したがっ
て，図３の磁気抵抗素子信号切換増幅回路においても上
記第１実施例の磁気抵抗素子信号切換増幅回路に関連づ
けて述べた効果と同様の効果を得ることができる。
抗素子信号切換増幅回路の回路構成を示す。図３の回路
は，図１に示した第１のスイッチング回路ＳＷ１，第２
のスイッチング回路ＳＷ２および第３のスイッチング回
路ＳＷ３を簡単な回路構成にしている。すなわち，第１
のスイッチング回路ＳＷ１内のトランジスタＱ５および
ＭＯＳスイッチングトランジスタＭ１２を排除し，ＭＯ
ＳスイッチングトランジスタＭ１１およびゲートＧ１だ
けでスイッチング回路を構成している。第２および第３
のスイッチング回路の構成も同様である。その他の回路
は，図１の回路構成と事実上変化がない。図３のスイッ
チング回路は簡単にされているが，第１の磁気抵抗素子
ＭＲ１，第２の磁気抵抗素子ＭＲ２と抵抗器Ｒ１とは上
記式１に関係で設計されており，ＭＯＳスイッチングト
ランジスタＭ１１，Ｍ２１とＭＯＳスイッチングトラン
ジスタＭ３１とは同じ回路構成であるから，上述したカ
ーレントミラー回路構成は維持されている。したがっ
て，図３の磁気抵抗素子信号切換増幅回路においても上
記第１実施例の磁気抵抗素子信号切換増幅回路に関連づ
けて述べた効果と同様の効果を得ることができる。
【００１８】図１および図３に示した第２の電流源ＩＳ
２は、第１の電流源ＩＳ１と同様に従来から広く知られ
ているカーレントミラー回路等で構成される。
２は、第１の電流源ＩＳ１と同様に従来から広く知られ
ているカーレントミラー回路等で構成される。
【００１９】図１および図３に図解した回路構成は，磁
気抵抗素子ＭＲ１，ＭＲ２，抵抗器Ｒ１およびＤＣカッ
トキャパシタＣ２，Ｃ３を除いて，集積化回路構成に適
していることが判る。また図２に図解したカーレントミ
ラー回路も集積化回路構成に適している。したがって，
本発明の実施例の磁気抵抗素子信号切換増幅回路は従来
のように個別回路素子の組合せでなく，集積回路として
実現できる。
気抵抗素子ＭＲ１，ＭＲ２，抵抗器Ｒ１およびＤＣカッ
トキャパシタＣ２，Ｃ３を除いて，集積化回路構成に適
していることが判る。また図２に図解したカーレントミ
ラー回路も集積化回路構成に適している。したがって，
本発明の実施例の磁気抵抗素子信号切換増幅回路は従来
のように個別回路素子の組合せでなく，集積回路として
実現できる。
【００２０】以上，磁気記憶装置に関連づけて，本発明
の好適な回路構成例について述べたが，本発明の磁気抵
抗素子信号切換増幅回路は上述した磁気記憶装置に好適
に適用される他，磁気抵抗素子を選択し増幅する他の種
々の回路に適用できる。
の好適な回路構成例について述べたが，本発明の磁気抵
抗素子信号切換増幅回路は上述した磁気記憶装置に好適
に適用される他，磁気抵抗素子を選択し増幅する他の種
々の回路に適用できる。
【００２１】
【発明の効果】以上述べたように，本発明の磁気抵抗素
子信号切換増幅回路によれば，磁気抵抗素子の数に依存
せず，１対のＤＣカットキャパシタを用いればよく，回
路構成が簡単になる。また本発明の磁気抵抗素子信号切
換増幅回路によれば，バイアス電流は選択される磁気抵
抗素子にのみ流れるから電力消費が削減できる。さらに
本発明の磁気抵抗素子信号切換増幅回路においては，全
体がカーレントミラー回路構成にされているから，電源
電圧の変動に対しても安定なバイアス電流が提供され
る。また，本発明の磁気抵抗素子信号切換増幅回路は集
積回路として実現するのに適している。さらに本発明の
磁気抵抗素子信号切換増幅回路を磁気記憶装置に適用す
ることにより，磁気記憶装置において好適な磁気ヘッド
を構成することができる。
子信号切換増幅回路によれば，磁気抵抗素子の数に依存
せず，１対のＤＣカットキャパシタを用いればよく，回
路構成が簡単になる。また本発明の磁気抵抗素子信号切
換増幅回路によれば，バイアス電流は選択される磁気抵
抗素子にのみ流れるから電力消費が削減できる。さらに
本発明の磁気抵抗素子信号切換増幅回路においては，全
体がカーレントミラー回路構成にされているから，電源
電圧の変動に対しても安定なバイアス電流が提供され
る。また，本発明の磁気抵抗素子信号切換増幅回路は集
積回路として実現するのに適している。さらに本発明の
磁気抵抗素子信号切換増幅回路を磁気記憶装置に適用す
ることにより，磁気記憶装置において好適な磁気ヘッド
を構成することができる。
【図１】本発明の第１実施例の磁気抵抗素子信号切換増
幅回路の回路図である。
幅回路の回路図である。
【図２】図１に示した電流源の詳細回路図である。
【図３】本発明の第２実施例の磁気抵抗素子信号切換増
幅回路の回路図である。
幅回路の回路図である。
【図４】従来の磁気抵抗素子信号切換増幅回路の回路図
である。
である。
ＭＲ１・・第１の磁気抵抗素子， ＭＲ２・・第２の磁気抵抗素子， ＩＳ１・・第１の電流源， ＩＳ２・・第２の電流源， Ｑ１〜Ｑ７・・トランジスタ Ｒ１〜Ｒ２・・抵抗器 Ｃ１・・ノイズ除去キャパシタ， Ｃ２，Ｃ３・・ＤＣカットキャパシタ， Ｇ１〜Ｇ３・・インバータゲート Ｍ１１〜Ｍ３２・・ＭＯＳスイッチングトランジスタ， ＸＳＥＬ１〜ＸＳＥＬ３・・スイッチング選択信号。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01B 5/02 G01R 33/09
Claims (2)
- 【請求項１】 それぞれが，磁気抵抗素子と，該磁気抵
抗素子に接続されスイッチング信号に応答して上記磁気
抵抗素子に流れる電流の断絶を行うスイッチング素子を
有する，複数の磁気抵抗素子選択回路と，上記磁気抵抗
素子の抵抗値と所定の関係を有する抵抗値を持つ抵抗器
と，該抵抗器に接続されスイッチング信号に応答して上
記抵抗器に流れる電流の断続を行う共通信号選択回路
と，該共通信号選択回路と上記複数の磁気抵抗素子選択
回路とに一定のバイアス電流を供給すると共に上記複数
の磁気抵抗素子選択回路で選択された磁気抵抗素子の出
力信号を増幅する信号増幅・電流源回路を有することを
特徴とする磁気抵抗素子信号切換増幅回路。 - 【請求項２】 上記磁気抵抗素子を磁気ヘッドに装着し
磁気記録媒体に記録された磁気情報を検出する検出素子
として使用し，磁気ヘッドの非アクセス時は上記全ての
スイッチング信号をオフ状態にして上記磁気抵抗素子選
択回路および共通信号選択回路を全て消勢状態にし，磁
気ヘッドのアクセス時は上記共通信号選択回路のスイッ
チング信号をオン状態にして上記共通信号選択回路を付
勢状態にすると共に，対応する磁気抵抗素子選択回路の
スイッチング信号をオン状態にして対応する磁気抵抗素
子選択回路を付勢状態にし上記磁気記録媒体に記録され
た磁気情報を読み出すことを特徴とする請求項１に記載
の磁気抵抗素子信号切換増幅回路を有する磁気記憶装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03228447A JP3099837B2 (ja) | 1991-08-12 | 1991-08-12 | 磁気抵抗素子信号切換増幅回路およびそれを用いた磁気記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03228447A JP3099837B2 (ja) | 1991-08-12 | 1991-08-12 | 磁気抵抗素子信号切換増幅回路およびそれを用いた磁気記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0546904A JPH0546904A (ja) | 1993-02-26 |
| JP3099837B2 true JP3099837B2 (ja) | 2000-10-16 |
Family
ID=16876638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03228447A Expired - Fee Related JP3099837B2 (ja) | 1991-08-12 | 1991-08-12 | 磁気抵抗素子信号切換増幅回路およびそれを用いた磁気記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3099837B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000016316A1 (fr) * | 1998-09-10 | 2000-03-23 | Hitachi, Ltd. | Memoire de type disque magnetique et unite de disques durs |
-
1991
- 1991-08-12 JP JP03228447A patent/JP3099837B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0546904A (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940235A (en) | Reproducing circuit for a magnetic head incorporating the voltage-to-current and an exponent current amplifier | |
| JPH06195608A (ja) | マグネトレジスティブヘッド用増幅回路及びマグネトレジスティブヘッド用増幅器 | |
| US4833559A (en) | Capacitor multiplexing for magnetoresistive heads | |
| JPH06267002A (ja) | 単極性磁気抵抗前置増幅器 | |
| JPH07169009A (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
| JPH1027308A (ja) | 前置増幅器及び磁気ヘッド装置 | |
| KR100600224B1 (ko) | 자기 저항 헤드 판독 증폭기 | |
| JP2994522B2 (ja) | 磁気抵抗素子用プリアンプ | |
| JP3099837B2 (ja) | 磁気抵抗素子信号切換増幅回路およびそれを用いた磁気記憶装置 | |
| JP2595806B2 (ja) | 磁気ディスク装置のリード・ライトアンプ回路 | |
| JPH1027307A (ja) | 前置増幅器及びその切換装置 | |
| US5995311A (en) | Head switch sequence to protect magneto-resistive (MR) head | |
| JPH07169003A (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
| JP2000195003A (ja) | Ｍｒ素子の信号増幅回路 | |
| JP3868707B2 (ja) | ヘッドバイアス回路及びこれを用いた磁気ディスク装置 | |
| JPH0755681Y2 (ja) | 磁気記録装置のコモン電源回路 | |
| KR100192597B1 (ko) | 하드디스크 드라이버 장치의 증폭회로 | |
| JP3170936B2 (ja) | 磁気ヘッド用再生回路 | |
| JP2770291B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JP2000293804A (ja) | 磁気ディスクメモリ装置 | |
| JPH08255302A (ja) | 磁気ヘッド用リードアンプ回路および磁気ヘッド制御回路 | |
| JP2518906B2 (ja) | 磁気記録再生装置 | |
| JPH0755682Y2 (ja) | 磁気記録再生装置 | |
| JPH07220207A (ja) | Ｍｒヘッドの読出し回路 | |
| JPH08315304A (ja) | Ｍｒヘッド用リードアンプ回路および磁気ヘッド制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000725 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070818 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |