JP2595806B2 - 磁気ディスク装置のリード・ライトアンプ回路 - Google Patents
磁気ディスク装置のリード・ライトアンプ回路Info
- Publication number
- JP2595806B2 JP2595806B2 JP2306560A JP30656090A JP2595806B2 JP 2595806 B2 JP2595806 B2 JP 2595806B2 JP 2306560 A JP2306560 A JP 2306560A JP 30656090 A JP30656090 A JP 30656090A JP 2595806 B2 JP2595806 B2 JP 2595806B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- write
- amplifier circuit
- chip select
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10018—Improvement or modification of read or write signals analog processing for digital recording or reproduction
- G11B20/10027—Improvement or modification of read or write signals analog processing for digital recording or reproduction adjusting the signal strength during recording or reproduction, e.g. variable gain amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
- G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気ディスク装置のリード・ライトアンプ回
路に関し、特にハードディスク装置のリード/ライト回
路に関する。
路に関し、特にハードディスク装置のリード/ライト回
路に関する。
従来のリード・ライトアンプのリード時以外のリード
信号出力形式は、リード信号出力をハイ・インピーダン
スにする構成、またはリード信号出力に固定の直流バイ
アスを出力する構成になっている。
信号出力形式は、リード信号出力をハイ・インピーダン
スにする構成、またはリード信号出力に固定の直流バイ
アスを出力する構成になっている。
このような従来のリード・ライトアンプ回路の問題点
を、第2図,第3図を参照して説明する。第2図におい
て、従来では、第1,第2,第3のリード・ライトアンプ2
7,28,29と、第1,第2,第3のヘッドコイル30,31,32と、
リード・ライト切換信号入力端子21と、第1,第2,第3の
チップセレクト入力端子22,24,26と、リード信号出力端
子23と、ライトデータ入力端子25とを備えている。第1,
第2,第3のリード・ライトアンプ27,28,29は、それぞれ
2個のアンプを備えている。
を、第2図,第3図を参照して説明する。第2図におい
て、従来では、第1,第2,第3のリード・ライトアンプ2
7,28,29と、第1,第2,第3のヘッドコイル30,31,32と、
リード・ライト切換信号入力端子21と、第1,第2,第3の
チップセレクト入力端子22,24,26と、リード信号出力端
子23と、ライトデータ入力端子25とを備えている。第1,
第2,第3のリード・ライトアンプ27,28,29は、それぞれ
2個のアンプを備えている。
リード時以外においてリード信号出力に直流バイアス
を出力する構成では、第2図に示す様なリード・ライト
アンプを2個以上接続する場合、選択されていないリー
ド・ライトアンプのリード信号からも直流バイアスが出
力されるため、リード・ライトアンプの2個の接続はで
きなかった。
を出力する構成では、第2図に示す様なリード・ライト
アンプを2個以上接続する場合、選択されていないリー
ド・ライトアンプのリード信号からも直流バイアスが出
力されるため、リード・ライトアンプの2個の接続はで
きなかった。
また、リード時以外においてリード信号出力がハイ・
インピーダンスになる構成では、ライトからリードモー
ドへの移行時等において次段のAGCの整定時間が長くな
るという問題点があった。
インピーダンスになる構成では、ライトからリードモー
ドへの移行時等において次段のAGCの整定時間が長くな
るという問題点があった。
これは、第3図に示す様に、リードアンプ34とAGCア
ンプ35が第1のコンデンサ36,第2のコンデンサ37を介
して接続されており、リードアンプ34の出力がハイ・イ
ンピーダンスになると、第1のコンデンサ36,第2のコ
ンデンサ37に蓄えられた電荷は、AGCアンプ35の入力抵
抗38によって放電させられるため、再びリード状態に戻
った時に直流電圧の差が生じ、この直流電圧にAGC回路
が反応するためである。
ンプ35が第1のコンデンサ36,第2のコンデンサ37を介
して接続されており、リードアンプ34の出力がハイ・イ
ンピーダンスになると、第1のコンデンサ36,第2のコ
ンデンサ37に蓄えられた電荷は、AGCアンプ35の入力抵
抗38によって放電させられるため、再びリード状態に戻
った時に直流電圧の差が生じ、この直流電圧にAGC回路
が反応するためである。
尚、リードアンプ34には、ヘッドコイル33が接続さ
れ、AGCアンプ35からは、AGCアンプ出力39が出力され
る。
れ、AGCアンプ35からは、AGCアンプ出力39が出力され
る。
本発明の目的は、前記欠点を解決し、バイアス電圧の
変動を小さくした磁気ディスク装置のリード・ライトア
ンプ回路を提供することにある。
変動を小さくした磁気ディスク装置のリード・ライトア
ンプ回路を提供することにある。
本発明のリード・ライトアンプ回路の構成は、磁気デ
ィスク装置のリード・ライトアンプ回路において、リー
ド・ライト切換信号に応答して選択動作をする1対のリ
ード・ライト切換スイッチおよびチップセレクト信号に
応答してオンオフ動作をする1対のチップセレクトスイ
ッチと、一端を接地電位に他端を前記リード・ライト切
換スイッチの選択端子に接続する1対の定電流源と、前
記チップセレクトスイッチの一端に接続するリード信号
出力端子と、それぞれ1対の端子からなる、入力端子と
出力端子とリード時に前記リード・ライト切換スイッチ
を介して前記定電流源に接続される電源端子とを有する
リードアンプ回路と、前記出力端子および前記電源端子
間に接続されライト時に前記リード・ライト切換スイッ
チを介して前記定電流源に接続される直流バイアス回路
とから構成され、ライト時には前記直流バイアス回路で
設定された電圧が、リード時には一対の前記入力端子間
に接続されたヘッドコイルで誘導される微少電圧を前記
リードアンプ回路で増幅した電圧が、それぞれ前記リー
ド・ライト切換信号に応答して前記リード信号出力端子
から選択出力され、前記チップセレクト信号が非選択状
態の時は前記チップセレクトスイッチが解放状態になっ
て前記リードアンプ回路および前記直流バイアス回路か
ら切り離される前記リード信号出力端子をハイインピー
ダンス状態にすることを特徴とする。
ィスク装置のリード・ライトアンプ回路において、リー
ド・ライト切換信号に応答して選択動作をする1対のリ
ード・ライト切換スイッチおよびチップセレクト信号に
応答してオンオフ動作をする1対のチップセレクトスイ
ッチと、一端を接地電位に他端を前記リード・ライト切
換スイッチの選択端子に接続する1対の定電流源と、前
記チップセレクトスイッチの一端に接続するリード信号
出力端子と、それぞれ1対の端子からなる、入力端子と
出力端子とリード時に前記リード・ライト切換スイッチ
を介して前記定電流源に接続される電源端子とを有する
リードアンプ回路と、前記出力端子および前記電源端子
間に接続されライト時に前記リード・ライト切換スイッ
チを介して前記定電流源に接続される直流バイアス回路
とから構成され、ライト時には前記直流バイアス回路で
設定された電圧が、リード時には一対の前記入力端子間
に接続されたヘッドコイルで誘導される微少電圧を前記
リードアンプ回路で増幅した電圧が、それぞれ前記リー
ド・ライト切換信号に応答して前記リード信号出力端子
から選択出力され、前記チップセレクト信号が非選択状
態の時は前記チップセレクトスイッチが解放状態になっ
て前記リードアンプ回路および前記直流バイアス回路か
ら切り離される前記リード信号出力端子をハイインピー
ダンス状態にすることを特徴とする。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例の磁気ディスク装置のリー
ド・ライトアンプ回路を示す回路図である。
ド・ライトアンプ回路を示す回路図である。
第1図において、本実施例は、アンプ回路1と、直流
バイアス回路2と、第1,第2のスイッチ11,12と、チッ
プセレクト入力端子17と、リード信号出力端子19と、第
3,第4のスイッチ13,14と、第1,第2の定電流源15,16
と、リードライト切換信号入力端子18とを備えている。
ここでアンプ回路1は、第1,第2のnpnトランジスタ3,4
と、第1,第2の抵抗8,9と、第3の抵抗10とを有する。
直流バイアス回路2は、第3,第4のトランジスタ5,6
と、直流電圧源7とを有する。
バイアス回路2と、第1,第2のスイッチ11,12と、チッ
プセレクト入力端子17と、リード信号出力端子19と、第
3,第4のスイッチ13,14と、第1,第2の定電流源15,16
と、リードライト切換信号入力端子18とを備えている。
ここでアンプ回路1は、第1,第2のnpnトランジスタ3,4
と、第1,第2の抵抗8,9と、第3の抵抗10とを有する。
直流バイアス回路2は、第3,第4のトランジスタ5,6
と、直流電圧源7とを有する。
チップセレクト入力端子17からの入力信号により、リ
ードまたはライト時に第1のスイッチ11,第2のスイッ
チ12はオンし、それ以外の時にはオフする。リード・ラ
イト切換信号入力端子18からの入力信号により、リード
時には第3のスイッチ13,第4のスイッチ14はアンプ回
路1側へオンし、ライト時には直流バイアス回路2側へ
オンする。
ードまたはライト時に第1のスイッチ11,第2のスイッ
チ12はオンし、それ以外の時にはオフする。リード・ラ
イト切換信号入力端子18からの入力信号により、リード
時には第3のスイッチ13,第4のスイッチ14はアンプ回
路1側へオンし、ライト時には直流バイアス回路2側へ
オンする。
リード時ヘッドコイル20で誘導された微少電圧は、ア
ンプ回路1で増幅され、リード信号出力端子19より出力
される。ライト時直流バイアス回路2で設定された出圧
が、リード信号出力端子19より出力される。
ンプ回路1で増幅され、リード信号出力端子19より出力
される。ライト時直流バイアス回路2で設定された出圧
が、リード信号出力端子19より出力される。
チップが選択されていない時、リード信号出力端子19
の出力は、ハイ・インピーダンスとなる。
の出力は、ハイ・インピーダンスとなる。
以上説明したように、本発明は、チップが選択されて
いない時のみリード信号出力をハイ・インピーダンスに
し、リードまたはライト時はリード信号出力が一定直流
電圧でバイアスされるため、リード・ライトアンプを2
個以上接続することが可能になり、ライト状態からリー
ド状態へ切換えた時のバイアス変動を小さくすることが
でき、次段のAGCの整定時間を短かくできるという効果
を有する。
いない時のみリード信号出力をハイ・インピーダンスに
し、リードまたはライト時はリード信号出力が一定直流
電圧でバイアスされるため、リード・ライトアンプを2
個以上接続することが可能になり、ライト状態からリー
ド状態へ切換えた時のバイアス変動を小さくすることが
でき、次段のAGCの整定時間を短かくできるという効果
を有する。
【図面の簡単な説明】 第1図は本発明の一実施例の磁気ディスク装置のリード
・ライトアンプ回路を示す回路図、第2図はリード・ラ
イトアンプを3個使用した場合の回路図、第3図はリー
ド・ライトアンプと次段ICとの接続を示した回路図であ
る。 1……アンプ回路、2……直流バイアス回路、3……第
1のトランジスタ、4……第2のトランジスタ、5……
第3のトランジスタ、6……第4のトランジスタ、7…
…直流電圧源、8……第1の抵抗、9……第2の抵抗、
10……第3の抵抗、11……第1のスイッチ、12……第2
のスイッチ、13……第3のスイッチ、14……第4のスイ
ッチ、15……第1の定電流源、16……第2の定電流源、
17……チップセレクト入力端子、18……リード・ライト
切換信号入力端子、19……リード信号出力端子、20……
ヘッドコイル、21……リード・ライト切換信号入力端
子、22……第1のチップセレクト入力端子、23……リー
ド信号出力端子、24……第2のチップセレクト入力端
子、25……ライトデータ入力端子、26……第3のチップ
セレクト入力端子、27……第1のリード・ライトアン
プ、28……第2のリード・ライトアンプ、29……第3の
リド・ライトアンプ、30……第1のヘッドコイル、31…
…第2のヘッドコイル、32……第3のヘッドコイル、33
……ヘッドコイル、34……リードアンプ、35……AGCア
ンプ、36……第1のコンデンサ、37……第2のコンデン
サ、38……入力抵抗、39……AGCアンプ出力。
・ライトアンプ回路を示す回路図、第2図はリード・ラ
イトアンプを3個使用した場合の回路図、第3図はリー
ド・ライトアンプと次段ICとの接続を示した回路図であ
る。 1……アンプ回路、2……直流バイアス回路、3……第
1のトランジスタ、4……第2のトランジスタ、5……
第3のトランジスタ、6……第4のトランジスタ、7…
…直流電圧源、8……第1の抵抗、9……第2の抵抗、
10……第3の抵抗、11……第1のスイッチ、12……第2
のスイッチ、13……第3のスイッチ、14……第4のスイ
ッチ、15……第1の定電流源、16……第2の定電流源、
17……チップセレクト入力端子、18……リード・ライト
切換信号入力端子、19……リード信号出力端子、20……
ヘッドコイル、21……リード・ライト切換信号入力端
子、22……第1のチップセレクト入力端子、23……リー
ド信号出力端子、24……第2のチップセレクト入力端
子、25……ライトデータ入力端子、26……第3のチップ
セレクト入力端子、27……第1のリード・ライトアン
プ、28……第2のリード・ライトアンプ、29……第3の
リド・ライトアンプ、30……第1のヘッドコイル、31…
…第2のヘッドコイル、32……第3のヘッドコイル、33
……ヘッドコイル、34……リードアンプ、35……AGCア
ンプ、36……第1のコンデンサ、37……第2のコンデン
サ、38……入力抵抗、39……AGCアンプ出力。
Claims (1)
- 【請求項1】磁気ディスク装置のリード・ライトアンプ
回路において、リード・ライト切換信号に応答して選択
動作をする1対のリード・ライト切換スイッチおよびチ
ップセレクト信号に応答してオンオフ動作をする1対の
チップセレクトスイッチと、一端を接地電位に他端を前
記リード・ライト切換スイッチの選択端子に接続する1
対の定電流源と、前記チップセレクトスイッチの一端に
接続するリード信号出力端子と、それぞれ1対の端子か
らなる、入力端子と出力端子とリード時に前記リード・
ライト切換スイッチを介して前記定電流源に接続される
電源端子とを有するリードアンプ回路と、前記出力端子
および前記電源端子間に接続されライト時に前記リード
・ライト切換スイッチを介して前記定電流源に接続され
る直流バイアス回路とから構成され、ライト時には前記
直流バイアス回路で設定された電圧が、リード時には一
対の前記入力端子間に接続されたヘッドコイルで誘導さ
れる微少電圧を前記リードアンプ回路で増幅した電圧
が、それぞれ前記リード・ライト切換信号に応答して前
記リード信号出力端子から選択出力され、前記チップセ
レクト信号が非選択状態の時は前記チップセレクトスイ
ッチが解放状態になって前記リードアンプ回路および前
記直流バイアス回路から切り離される前記リード信号出
力端子をハイインピーダンス状態にすることを特徴とす
る磁気デイスク装置のリード・ライトアンプ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2306560A JP2595806B2 (ja) | 1990-11-13 | 1990-11-13 | 磁気ディスク装置のリード・ライトアンプ回路 |
US07/790,996 US5327297A (en) | 1990-11-13 | 1991-11-12 | Read/write amplifier circuit for magnetic disk unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2306560A JP2595806B2 (ja) | 1990-11-13 | 1990-11-13 | 磁気ディスク装置のリード・ライトアンプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04177604A JPH04177604A (ja) | 1992-06-24 |
JP2595806B2 true JP2595806B2 (ja) | 1997-04-02 |
Family
ID=17958524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2306560A Expired - Fee Related JP2595806B2 (ja) | 1990-11-13 | 1990-11-13 | 磁気ディスク装置のリード・ライトアンプ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5327297A (ja) |
JP (1) | JP2595806B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5455816A (en) * | 1992-05-18 | 1995-10-03 | At&T Global Information Solutions Company | MOS amplifier with gain control |
US5545200A (en) * | 1993-07-20 | 1996-08-13 | Medtronic Cardiorhythm | Steerable electrophysiology catheter |
KR970011126B1 (ko) * | 1993-09-23 | 1997-07-07 | 대우전자 주식회사 | 음성 기록재생장치 |
JP3659988B2 (ja) * | 1994-07-14 | 2005-06-15 | シャープ株式会社 | 光磁気記録装置 |
US6172548B1 (en) * | 1994-12-30 | 2001-01-09 | Stmicroelectronics, Inc. | Input stage with reduced transient time for use in multiplexing transducers that require a switched DC bias |
US5914630A (en) * | 1996-05-10 | 1999-06-22 | Vtc Inc. | MR head preamplifier with output signal amplitude which is independent of head resistance |
US6847500B2 (en) * | 2001-09-06 | 2005-01-25 | Hitachi Global Storage Technologies Netherlands B.V. | Methods and apparatus for gradually decreasing supply current demand in arm electronics for write-to-read transitions |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6142705A (ja) * | 1984-08-07 | 1986-03-01 | Rohm Co Ltd | フロツピデイスクの読出し書込み回路 |
JPS61261804A (ja) * | 1985-05-15 | 1986-11-19 | Fuji Electric Co Ltd | リ−ド・ライト増幅器 |
JPH0731774B2 (ja) * | 1986-05-21 | 1995-04-10 | 株式会社日立製作所 | 磁気ヘツド用回路 |
US5132852A (en) * | 1990-06-28 | 1992-07-21 | Vtc Bipolar Corporation | Read/write preamplifier with head isolation |
-
1990
- 1990-11-13 JP JP2306560A patent/JP2595806B2/ja not_active Expired - Fee Related
-
1991
- 1991-11-12 US US07/790,996 patent/US5327297A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04177604A (ja) | 1992-06-24 |
US5327297A (en) | 1994-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2749729B2 (ja) | 磁気記録再生回路 | |
EP0664604A2 (en) | Transimpedance amplifier | |
JPH06274805A (ja) | リード/ライト集積回路 | |
US5534818A (en) | Preamplifier noise filtering circuit | |
US5841321A (en) | Amplifying circuit using offset value variable circuit | |
JP2595806B2 (ja) | 磁気ディスク装置のリード・ライトアンプ回路 | |
US6947238B2 (en) | Bias circuit for magneto-resistive head | |
US5834952A (en) | Open-loop current mode biasing scheme for MR head | |
US6172548B1 (en) | Input stage with reduced transient time for use in multiplexing transducers that require a switched DC bias | |
JP2861325B2 (ja) | 所定の入力インピーダンス及び種々の相互コンダクタンスを有する電圧電流増幅回路 | |
US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
US5995311A (en) | Head switch sequence to protect magneto-resistive (MR) head | |
US6594097B1 (en) | Reproduction amplifier circuit of hard disk drive | |
KR100192597B1 (ko) | 하드디스크 드라이버 장치의 증폭회로 | |
JPH1027307A (ja) | 前置増幅器及びその切換装置 | |
JP3099837B2 (ja) | 磁気抵抗素子信号切換増幅回路およびそれを用いた磁気記憶装置 | |
JP2534791B2 (ja) | 磁気ヘッド用増幅回路 | |
JP2969146B2 (ja) | 磁気抵抗素子の出力検出回路 | |
JP2769048B2 (ja) | リードライトアンプ | |
JPH07169003A (ja) | 磁気抵抗効果型ヘッド用信号再生回路 | |
KR910002993Y1 (ko) | 전개효과 트랜지스터를 이용한 플로피 디스크 드라이버의 신호 재생 회로 | |
JPH04307403A (ja) | フレキシブルディスク装置のリード/ライト回路 | |
JP2000268302A (ja) | 磁気ディスクメモリ装置 | |
JP2000293804A (ja) | 磁気ディスクメモリ装置 | |
JPS60147906A (ja) | 磁気記録再生装置の信号書込み回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |