KR100192597B1 - 하드디스크 드라이버 장치의 증폭회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

본 발명은 하드디스크 드라이버 장치의 증폭회로에 관한 기술분야이다.

2. 발명이 해결하려고 하는 기술적 과제

본 발명은 라이트 모드에서 리이드 모드로의 전환속도를 향상시키기 위하여 별도의 더미 헤드를 두어 선택하므로써 속도향상 및 헤드의 라이프 타임을 연장시킬 수 있는 하드디스크 드라이버 장치의 증폭회로를 제공한다.

3. 발명의 해결방법의 요지

본 발명은 디스크상에 저장된 정보를 자기저항헤드를 통해 검출 및 증폭하고 채널로 인가되는 디코딩 정보를 유도성 헤드를 통해 상기 디스크상에 기록하기 위한 하드디스크 드라이버용 증폭회로에 있어서, 상기 자기저항헤드의 양단에 연결되며, 인가되는 바이아싱 신호에 따라 유도된 상기 디스크상의 정보를 상기 헤드의 양단을 통해 검출 및 증폭하는 제1증폭부와, 상기 제1증폭부에 연결되어, 상기 제1증폭부의 출력을 증폭하여 상기 채널의 출력단에 제공하는 제2증폭부와, 리이드 모드에서 빠른 동작속도를 제공하기 위해 상기 제2증폭부의 출력을 상기 제1증폭부의 입력에 동작적으로 궤환시키는 제1궤환부와, 상기 헤드의 전기적 손상을 방지하기 위해 상기 헤드의 양단의 신호레벨을 미리 설정된 레벨과 비교하여 동일할시 이를 중심전압으로 하여 상기 헤드의 양단에 제공하는 동시에 상기 디스크의 구동 신호로서 출력하는 제2궤환부와, 상기 바이아싱 신호를 전류원들로서 미리 설정된 비율로 제공하는 바이아스 조정부를 가짐을 특징으로 한다.

4. 발명의 중요한 용도

본 발명은 하드디스크 드라이버 장치에 적합하게 사용된다.

Description

하드디스크 드라이버 장치의 증폭회로

제1도는 본 발명의 따른 자기저항 프리앰프(MR Preamp)의 입출력 시스템의 구성도.

제2도는 본 발명의 따른 리이드앰프의 구성블럭도.

제3도는 본 발명의 따른 1채널 리이드앰프의 상세회로도.

제4도는 본 발명의 따른 다른 1채널 리이드앰프의 구성도.

제5도는 제3도의 실시 구체도.

제6도는 제4도의 실시 구체도.

제7도는 본 발명에 따른 멀티-채널 구성시 채널 셀렉트, 모드 셀렉트와 채널간, 모드간의 속도향상을 위한 제어 회로의 구성도.

제8도는 본 발명에 따른 제4도의 입력회로를 사용한 멀티-채널 리이드앰프의 구성블럭도.

제9도는 본 발명에 따른 제4도의 입력회로를 사용한 멀티-채널 리이드앰프의 다른 구성블럭도.

본 발명은 하드디스크 드라이버장치에 관한 것으로, 특히 하드디스크로부터 제공되는 신호를 증폭하는 증폭회로에 관한 것이다.

일반적으로, 하드디스크 드라이버 장치는 기록매체로서 하드디스크를 사용하며 하드디스크로부터 기록된 데이터를 리이드(Read)하거나 저장할 데이터를 수신하여 상기 하드디스크상에 라이트(Write)하는 기능을 담당하는 장치로 알려져 있다. 이러한 하드디스크 드라이버내의 전자적 회로는 크게 두 부분으로 나누어져 있는데, 하나는 리이드 모드시에 상기 하드디스크로부터 미세한 신호를 증폭하여 펄스 검출기로 전송하는 리이드 앰프 회로 블록이고, 다른 하나는 라이트 모드시에 펄스 검출기에서 제공하는 라이트용 신호를 수신하여 상기 디스크상에 기록하기 위한 전류로 만드는 라이트 드라이버 회로 블록이다.

최근에, 하드디스크 시스템(Hard Disk System)이 점점 소형화, 박형화됨에 따라 모든 노력이 디스크의 데이터-밀도를 높이려는 기술개발에 집중되어 오고 있으며 하드디스크 시스템의 성능을 좌우하는 자기저항헤드(Magneto-Resistive head: 이하 MR), 자기저항 프리앰프(MR preamp), PRML R/W 채널(Read/Write Channel)로의 기술추이 변화의 속도는 한층 가속될 전망이다. 특히, 시스템의 안정화를 위한 헤드와 프리앰프를 포함한 하드디스크 드라이버(Hard Disk Driver:HDD)의 프론트-엔드(Front-end) 구성 기술은 기록 밀도의 향상을 위한 기술발전의 중요한 목표중 하나이다.

헌재 종래 기술에 이용되고 있는 메탈인갭(Metal-In-Gap:MIG)헤드와 박막(Thin-Flim:TF)헤드는 모두 유도형 헤드로써 기록과 재생시 동시에 적용됨에 따라 선택적 이점[Trade-off(리이드/라이트시)] 관계, 재생출력이 입력 디스크(In-Disk), 출력 디스크(Out-disk)의 선속도에 따라 달라지는 장애를 극복하기 위하여 등장한 것이 자기저항헤드이다.

상기 MR 헤드는 기록(Write)은 종래의 유도형 방식을 사용하고, 재생시에는 상기 MR 방식을 사용하는 복합헤드이다. 자기저항 헤드는 유도형 헤드에 비하여 동일 플라잉 하이트(Flying Height)에서 출력 신호 레벨이 수배이상 크며, 리이드 모드(Read Mode)에 자기저항헤드, 라이트 모드에 박막 헤드 사용으로 구분되어 있어, 라이트를 위한 코일(Coil) 회전수를 최적화할 수 있어, 동일 면적에서 50%이상 기록밀도 향상을 기대할수 있으며, 헤드의 출력이 디스크의 스핀율(Spin rate)과 무관함에 따라 디스크 및 하드디스크드라이버 시스템(HDD System) 소형화에도 적합하다는 장점을 가지고 있다. 그러나 상기 자기저항 헤드에 직류전원(DC) 바이아스 드라이버(bias drive)로 인한 디스크의 표면과의 전위차 발생, 감지 출력의 펄스 비대칭(Pulse Asymmetry)잠재, 자기저항헤드의 열적 전이(thermal transient)에 의해 출력 에러(Error), 헤드의 질량 산물 수율(mass product yield)저조, 시스템에 자기저항요소에 의한 노이즈(Noise)추가 등 극복해야될 문제점이 있다.

자기저항 프리앰프는 디스크에 저장된 정보를 자기저항헤드를 통하여 감지한 뒤 증폭(amplify)하고 리이드/라이트(R/W) 채널에서 디코딩(decoding)된 정보를 박막 헤드를 통하여 기록하는 역할을 수행한다. 자기저항 프리앰프의 구성에는 자기저항요소에 바이아싱 또는 센싱 방법에 따라 전압바이아싱-전류센싱(Voltage Biasing-Current Sensing), 전압바이아싱-전압센싱(Voltage Biasing-Volatage Sensing), 전류바이아싱-전류센싱(Current Biasing-Current Sensing), 전류바이아싱-전압센싱(Current Biasing-Voltage Sensing)의 4가지 방법과 입력-단계 구성방법에 따라 싱글-엔디드(Single-ended), 차동(Differential) 2가지 방법으로 나눌수 있다.

동일 바이아싱 방법에서, 전압센싱 구성은 고입력 임피던스(High input impedance)(RinRh)를 가지므로 Rh, Ch, Lh와 함께 2차 응답으로 공진주파수에서의 오버슈트(overshoot), 링깅(ringing) 현상을 잠재하게 되며, 전류 센싱 구성은 저입력 임피던스(RinRh)로 인한 입력 캐패시턴스(input Capacitance)가 무시됨에 따라 2차 응답특성이 잠재하고 있지않아 안정된 입력 단계 구성이 가능하다. 따라서 전류 센싱 구성이 전압센싱 구성방법보다 입력 캐패시턴스의 큰값에도 여유를 가질수 있게 된다. 하지만 전류 센싱 구성의 경우 고주파수 특성을 위한 공전 입력 인덕턴스를 줄이기 위한 노력이 따라야 하는 문제점이 있다.

따라서, 본 발명의 목적은 라이트 모드에서 리이드 모드로의 전환속도를 향상시키기 위하여 별도의 더미 헤드를 두어 선택하므로써 속도향상 및 헤드의 라이프 타임을 연장시킬 수 있는 하드디스크 드라이버의 증폭회로를 제공함에 있다.

본 발명의 다른 목적은 바이아스 회로의 동작을 정상화한 뒤 리이드 모드로 전환하므로써 라이트 모드에서 리이드 모드로의 스위칭시 바이아스 회로를 안정화하는데 소요되는 시간을 세이브(Save)하여 속도향상을 가져올수 있는 하드디스크 드라이버의 증폭회로를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명의 기술적인 사상은 디스크상에 저장된 정보를 자기저항헤드를 통해 검출 및 증폭하고 채널로 인가되는 디코딩 정보를 유도성 헤드를 통해 상기 디스크상에 기록하기 위한 하드디스크 드라이버용 증폭회로에 있어서, 상기 자기저항헤드의 양단에 연결되며, 인가되는 바이아싱 신호에 따라 유도된 상기 디스크상의 정보를 상기 헤드의 양단을 통해 검출 및 증폭하는 제1증폭부와, 상기 제1증폭부에 연결되어, 상기 제1증폭부의 출력을 증폭하여 상기 채널의 출력단에 제공하는 제2증폭부와, 리이드 모드에서 빠른 동작속도를 제공하기 위해 상기 제2증폭부의 출력을 상기 제1증폭부의 입력에 동작적으로 궤환시키는 제1궤환부와, 상기 헤드의 전기적 손상을 방지하기 위해 상기 헤드의 양단의 신호레벨을 미리 설정된 레벨과 비교하여 동일할시 이를 중심전압으로 하는 상기 헤드의 양단에 제공하는 동시에 상기 디스크의 구동 신호로서 출력하는 제2궤환부와, 상기 바이아싱 신호를 전류원들로서 미리 설정된 비율로 제공하는 바이아스 조정부를 가짐을 특징으로 한다.

본 발명의 실시예를 설명하기 이전에 본 발명을 간략히 설명하면, 전류 바이어스 전류 센싱 방법, 차동 입력, 듀얼 파워(dual power) 구성의 하드디스크 드라이버 장치의 증폭회로 예를들면 자기저항 프리앰프를 설명한 것으로, 자기저항헤드 바이아싱 회로, 낮은 노이즈, 고주파수 대역폭을 갖는 리이드앰프와 헤드와 디스크 단락 보호회로, 리이드에서 라이트로 다시 리이드모드로의 전환과 채널간 변화의 속도향상 회로등을 포함하고 있으며 특히, 리이드앰프의 정적상태[디스크의 제로 필드(zero Field)상태]에서의 채널간의 자기저항헤드 저항값 변화 또는 헤드 공급업체마다 다른 저항값 변화(15~50Ω)가 예상되는 자기저항헤드 적용에 따른 리이드앰프의 출력에서 발생되는 직류 출력 오프셋(offset) 에러를 최소화 해줄 수 있는 회로를 추가하여 헤드의 바이아스 전류 제어시 동일비율로 제어되도록 구성된 시스템과 제1, 제2궤환(Feedback)회로 예를들면 제1, 제2궤환부와 연동하도록 구성되었으며, 헤드와 디스크 단락시 과도전류에 의한 헤드의 파괴를 방지하기 위하여, 자기저항헤드 중심 전압(Vcenter)을 기준전압 Vref 예를들면 접지전압 GND로 하기 위한 제1, 제2궤환회로와 연동할 수 있는 시스템을 추가하였다. 이 시스템 역시 헤드의 바이아스 전류 제어시 동일 비율로 제어되도록 구성하였다. 이러한 구성은 Vcenter - Vref = 0로 하기 위한 방법이며 자기저항 프리앰프 전체의 퍼포먼스(Performance)를 향상시킬수 있다.

이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.

도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.

제1도는 본 발명에 따른 자기저항 프리앰프(MR Preamp)의 입출력 시스템의 구성도이다. 제1도를 참조하면, 하드디스크 50과, 리이드 또는 라이트를 수행하기 위한 R/W 프리앰프 60과, 상기 R/W 프리앰프의 일단에 접속되어 자기저항으로 구성되어 리이드 또는 라이트를 위한 헤드인 자기저항 헤드 즉, MR헤드와, 상기 R/W 프리앰프의 일단에 접속되어 인덕터(Inductor)로 구성되어 리이드 또는 라이트를 위한 유도성 헤드 예를들면 박막헤드(Thin Film Head) TF와, 상기 R/W 프리앰프의 일단에 접속되어 리이드를 위한 제어신호 RDX, RCY에 응답하고 라이트 데이터 WD, WDI를 출력하는 R/W 채널 80과, 상기 R/W 프리앰프 60에 접속되어 채널선택 및 리이드 또는 라이트의 수행과정을 제어하기 위한 제어회로 예를들면 제어부 70으로 구성되어 있다.

제2도는 본 발명에 따른 리이드앰프의 구성블럭도이다. 제2도를 참조하면, 개략적인 블록도로서, 자기저항헤드를 포함하여 하드디스크상의 데이터를 리이드 또는 라이트하기 위한 입력회로부 100과, 상기 입력회로부 100과 라인 L1~L7(여기서 L7은 후술될 제4도의 경우이다.)으로 상호 접속되어 하드디스크상의 데이터를 버퍼 VMF 및 RDX, RDY를 통하여 외부로 출력하기 위한 출력회로부 200과, 상기 출력회로부 200 내부의 전류원 Icon의 바이어스를 적절하게 조정하기 위한 바이어스 조정부 250으로 구성된다. 제2도는 후술될 구체적인 회로도를 이해하는데 있어 전체적인 구성을 알 수 있게 된다.

제3도는 본 발명에 따른 1채널 리이드앰프(전류센싱) 상세회로도이다. 제3도를 참조하면, 상기 제2도의 블록에서 입력회로부 100이 여기에서는 100A에 해당하며 출력회로부 200은 200A, 바이아스 조정부 250은 250에 각각 해당된다. 자기저항헤드 100이 낮은 노이즈로 모델링(modeling)된 입력 트랜지스터 Q1, Q2의 에미터(emitter)의 악화 저항처럼 구성되어 있다. 자기저항헤드의 바이아스 전류는 I_o의가 자기저항 요소에 흐르도록 v_o+ v_o-, gm, Cexo, R3, Q1, Q2로 구성된 제1궤환회로를 통하여 vo·gm를 상기 입력 트랜지스터 Q1, Q2의 베이스(Base)로 Ic1 = Ic2 =로 만족될때까지 궤환이 발생되며, 궤환이 더 이상 일어나지 않을때 정적상태(디스크의 제로(Zero) 필드상태)에서 안정된 바이아스 전류가 자기저항헤드를 바이아싱하게 된다. I₁, R₃, Cexo, I₂의 구성은 정적상태에서의 출력 직류전원(DC) 오프셋 에러를 최소화하기 위하여 구성되었다. 이는 제1궤환회로가 잠재하고 있는 채널간 헤드 저항값 변화에 의한 오프셋 에러 최소화 능력과 I₁, I₂가 자기저항헤드의 바이어스 전류 제어 비율에 비례하여 제어되도록 구성되어, 헤드 저항값(15~50Ω) 변화에 따른 바이아스 전류 변화시 I1, I2을 같은 비율로 변환시켜 오프셋 제로를 위한 제1궤한회로의 최적화상태를 유지할 수 있게된다. 트랜지스커 Q1, Q3(또는 Q2, Q4)로 구성된 CE-CB, 케스코드 앰프(Cascode amplifier)는 밀러(miller) 캐패시턴스에 의한 주파수특성 열화를 방지하기 위한 것이며 이득(Gain)을 결정하는 로드(load)저항 R1, R2는 낮은 오프셋 리이드 앰프를 위한 공정 오차허용도(process tolerance)나 외부 환경(environment) 변화에 따른 낮은 드리프트 저항으로 구성한다. 상기 출력 v_o+ v_o-, gm, Cexo, R3, Q1, Q2로 구성된 제1궤환회로는 시스템의 정적상태에서의 출력 DC 오프셋 에러를 최소화[즉, 트랜지스터 Q1, Q2의 켈렉터(Collcetor) 전류가 동일]하기 위한 것으로 출력 Q1, Q2의 베이스로 궤환되는 양은의 이득(Gain) 특성을 가진다. 여기서 P_o은 시스템의 고패스 주파수 특성을 갖게하는 3데시벨(dB)의 주파수를 결정하는 요인(factor)이며 보통 300KHz 이하로 설정된다. 상기 제1궤환회로와 연동하는 I₁, I₂패스(Pass) 구성은 출력 오프셋 에러가 제로가 되는 셋업 시간(set-up time)을 줄이는 역할을 수행한다.

저항 R10, R11, SW1, R12, gm1으로 구성된 제2궤환회로는 헤드가 디스크와 단락시 헤드에서 디스크로의 과도전류에 의해 헤드의 파괴를 방지하지 위한 것으로써, 상기 자기저항헤드 중심 전압을 저항 R10, R11(R10, R11Rh). R12을 통하여 감지한 뒤 Vcenter = Vref(GND)가 될 때까지 제2궤환회로의 궤환은 계속되도록 구성되어 있으며, Vcenter 전압이 Vref(GND)가 됐을 때 연산증폭기 3으로 구성된 버퍼 VMF 출력으로 출력시켜, 디스크의 센터로 드라이브하게 되면 헤드와 디스크 단락시 과도전류에 의한 헤드가 손상되는 것을 막을 수 있게된다. 제2궤환회로의 궤환 이득은로 구성되며 P₁은 상호 콘덕턴스(gm1) 4의 내부 캐패시턴스와 상기 Cexo, R3에 의해서 제어될 수 있다. 또한 헤드와 디스크가 어떤 노이즈에 의해서 짧은기간 동안 단락되었을 때 제2궤환회로가 이에 응답하지 않도록 도미넌트 폴(dominant Pole)P1값을 설정한다. 상기 SW1은 멀티-채널(Multi-Channel) 구성시 각 채널 선택을 위한 구성이며 채널 셀렉트 CS(Channel Select)신호에 따라서 각 채널에 대응되는 입력회로가 공통 블록인 리이드 앰프의 출력회로(제8도)에 스위칭(Switching) 되어 상기 리이드 앰프의 기능을 수행하게 된다.

전류 I₁, I₂는 제1에서와 같이 제2궤환회로에서 중심 전압 Vcenter를 기준전압 Vrrf(GND)로 하기 위한 에러 전압을 최소화하는 역할을 수행하게 된다. 제2궤환회로는 채널간 스위칭 자기저항헤드의 저항값 변화에 의한 오프셋을 최소화할뿐 아니라 제2궤환회로의 상기 전류 I₁, I₂의 연동에 의하여 헤드 업체마다 다른 헤드 저항값 변화에 대해서도 상기 전류 I₁, I₂가 자기저항헤드 바이아스 전류 변화에 비례되어 제어되도록 구성하므로써, 중심 전압 Vcenter를 기준전압 Vref(GND)로 가져갈 수 있도록 구성되어 있다. 또한 자기저항헤드의 바이아스 전류 제어는 RC와 전류 콘버터의 전압로 구성된 출력 Icon.에 의하여 전류 I_o, I₁, I₂가 동시에 제어되도록 구성되어 있다.

이상과 같은 리이드 앰프의 구성에서 중간대역폭(수백KHz ~ 120MHz)에서의 전송기능(Transfer function)은 다음과 같다.

정적상태에서 디스크의 자속(magnetic flux)의 변화는 헤드의 저항값 변화(dRh)로 나타나며 고주파수 특성을 위한 주파수 등화(Frequency equalizing)과 증폭된 신호가 Rpa, R_DY출력된다.

제4도는 본 발명에 따른 다른 1채널 리이드앰프(전압센싱)의 구성도이다. 제4도를 참조하면, 상기 제2도의 블록에서 입력회로부 100이 여기에서는 100B에 해당하며 출력회로부 200은 200B, 바이아스 조정부 250은 250에 각각 해당된다. 따라서, 제3도의 구성과 유사하나 크게 다른 점은 자기저항헤드 100과 연결된 부분이 트랜지스터 Q1, Q2의 베이스와 연결되어서 전압센싱을 한다는 점이다. 즉, 자기저항헤드의 바이아스 전류는 I₂에 의해서 구동되며 바이아스 조정부 250의 RC제어에 의한 I₂(I₁₌I₂)의 조정으로 자기저항헤드의 바이아스 조건은 변하게 된다. R1, R2, gm0, Cext1, Q11등으로 구성되는 제1궤환회로는 시스템이 정적상태에서 트랜지스터 Q1, Q2에 흐르는 컬렉터 전류를 동일하게 하여 출력 직류 오프셋을 0으로 하기 위한 것이며, 채널간 자기저항헤드의 저항값 변화에 의하여 발생되는 오프셋 에러에 대한 응답도 포함된다. 또한, 헤드 공급업체 마다 다른 저항값(15~50Ω) 변화에 따른 출력 직류 오프셋을 최소화하기 위하여 전류 I₀, I₁, I₂의 전류가 RC에 의한 헤드 바이아스 전류와 동일 비율로 제어되도록 구성한다. 이것은 바이아스 전류 변화에 의한 트랜지스터 Q1, Q2의 베이스 전압의 변화에 제1궤환회로의 동작 조건을 최적의 상태로 유지시켜 출력 오프셋을 최소화하게 된다. 중간 대역폭에서의 전달 함수는

로 된다.

제5도는 제3도의 실시 구체도이다. 제5도를 참조하면, 상기 제3도의 구성중 바이아스 조정부 250이 구체적으로 도시되어 있고(이곳은 공지사항이므로 설명을 생략하겠다). 피모오스 트랜지스터 MP1은 제3도의 전류원 I1에 해당되며, 바이폴라 프랜지스터 Q8 및 Q5 각각은 각각 제3도의 전류원 I₀, I₂에 해당된다.

제6도는 제4도의 실시 구체도이다. 제6도를 참조하면, 상기 제4도의 구성중 바이아스 조정부 250이 구체적으로 도시되어 있고, 피모오스 프랜지스터 MP1은 제4도의 전류원 I1에 해당되며, 바이폴라 프랜지스터 Q5 및 Q8 각각은 제3도의 전류원 I₂, I₀에 해당된다.

재7도는 본 발명에 따른 멀티-채널 구성시 채널 셀렉트, 모드 셀렉트와 채널간, 모드간의 속도향상을 위한 제어 회로의 구성도이다. 제6조를 참조하면, 표 1은 전원 세이빙(Power Saving)을 위한 아이들 모드 동작을 나타내는 표이다. 이것은 제1기능을 나타낸다.

상기 아이들 모드(Idle Mode) 동작의 필요 시스템에서, 아이들 모드에서 리이드 모드(Read Mode) 전환시 속도향상을 위한 아이들 모드에서 더미(DUMY)=논리하이 동작으로 리이드 동작전 더미 헤드(dumy Head)가 선택되어 바이아스 안정화 시킨후 리이드 동작으로 스위칭하므로써 아이들 모드에서 리이드 모드로의 스위칭 속도를 향상시켰다. 또한 라이트 모드시 자기저항헤드에 바이아스 공급에 따른 헤드의 라이프 타임(life time) 감소를 방지하기 위하여 라이트 동작 모드에서는 리이드의 모든 헤드에 바이아스 공급을 중단하고, 라이트 모드에서 리이드 모드로의 전환속도를 향상시키기 위하여 별도의 더미 헤드를 두어 선택하므로써 속도향상 및 헤드의 라이프 타임을 연장시킬 수 있게 되는 효과가 있다.

표 2는 리이드 모드에서 라이트 동작으로의 전환시 패스트 출력을 내보내는 출력핀의 상태를 나타내는 표이다. 이것은 제2기능을 나타낸다.

상기 표 2는 라이트 동작중 리이드로 전환시 미리 패스트(Fast)에 논리 하이(High)를 내보내 바이아스 회로의 동작을 정상화한 뒤 리이드 모드로 전환하므로써 라이트 모드에서 리이드 모드로의 스위칭시 바이아스 회로를 안정화하는데 소요되는 시간을 세이브(Save)하여 속도향상을 가져올 수 있는 효과가 있다.

표로는 나타내지 않았지만, 제3기능은 출력핀(WCSn, RCSn), 헤드 선택기능으로 6개의 채널인 경우 3개의 입력 제어핀(input control PIN)(HSn)으로 3개에서 6개의 디코더(Decoder)구성에 의한 채널 선택 기능을 가진다.

제4기능은 출력핀(SW_01), 프리앰프의 리이드 출력을 R/W 채널로 커플링 캐패시턴스(Coupling capacitance)를 통하여 드라이빙하도록 구성되며, 이는 라이트 모드에서 리이드 모드로의 스위칭시 캐패시턴스에 전하시간(Charge time)을 줄이기 위하여 라이트 모드 동작시 리이드 앰프의 출력을 고 임피던스 상태로 전환해두면 라이트 모드에서 리이드 모드로의 전환 시간을 줄일 수 있는 효과가 있다.

제8도는 본 발명에 따른 제4도의 입력회로를 사용한 멀티-채널 리이드앰프의 구성블럭도이다. 제8도를 참조하면, 노드 N1 및 N2에 각각 접속된 라이드앰프 예를들면 입력회로부 20, 30, 40과, 상기 리이드 앰프 20, 30, 40에 공통으로 접속된 출력회로부 50, 13과, 상기 라이드앰프 20, 30, 40에 공통으로 접속되며 상기 출력회로부 50과 양단이 상호 접속된 더미헤드 10과, 상기 리이드앰프 20, 30, 40 및 더미헤드 10, 출력회로부 50, 13과 접속되어 동작을 제어하기 위한 제어부 70과, 상기 제어부 70과 접속되어 라이트시 상기 박막 헤드 TF0~TFn으로 하드디스크의 데이터를 라이트하기 위한 라이트 블록 90으로 구성되어 있다. 따라서, 여기서는 한 개의 채널 라이드앰프들을 하나의 출력회로부와 공통접속하여 멀티-채널로 이용할 수 있는 효과를 가진다 할 수 있다.

제9도는 제4도의 입력회로를 사용한 멀티-채널 리이드앰프의 다른 구성블럭도이다. 제9도를 참조하면, 제8도와 거의 유사하나 다른 점은 더미 헤드 10과, 리이드앰프 20, 30, 40간의 라인상에 커패시턴스 Cext0가 추가되었다는 점이다. 효과면에서 보면 멀티-채널로 이용한다는 것이 상기 제8도와 같다.

상기한 본 발명에 따르면, 아이들 모드에서 리이드 모드 전환시 속도 향상을 위한 아이들 모드에서 더미로 논리하이가 되어 그 동작으로 리이드 동작전 더미 헤드가 선택되어 바이아스 안정화 시킨후 리이드 동작으로 스위칭하므로써 아이들 모드에서 리이드 모드로의 스위칭 속도를 향상시켰다. 또한 라이트 모드시 자기저항헤드에 바이아스 공급에 따른 헤드의 라이프 타임의 감소를 방지하기 위하여 라이트 동작 모드에서는 리이드의 모든 헤드의 바이아스 공급을 중단하고, 라이트 모드에서 리이드 모드로의 전환속도를 향상시키기 위하여 별도의 더미 헤드를 두어 선택하므로써 속도향상 및 헤드의 라이프 타임을 연상시킬 수 있게 하는 효과가 있다.

상기한 본 발명은 도면을 중심으로 예를 들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여려가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (15)

1. 디스크상에 저장된 정보를 자기저항헤드를 통해 검출 및 증폭하고 채널로 인가되는 디코딩 정보를 유도성 헤드를 통해 상기 디스크상에 기록하기 위한 하드디스크 드라이버용 증폭회로에 있어서, 상기 자기저항헤드의 양단에 연결되어, 인가되는 바이아싱 신호에 따라 유도된 상기 디스크상의 정보를 상기 헤드의 양단을 통해 검출 및 증폭되는 제1증폭부와, 상기 제1증폭부에 연결되어, 상기 제1증폭부의 출력을 증폭하여 상기 채널의 출력단에 제공하는 제2증폭부와, 리이드 모드에서 빠른 동작속도를 제공하기 위해 상기 제2증폭부의 출력을 상기 제1증폭부의 입력에 동작적으로 궤환시키는 제1궤환부와, 상기 헤드의 전기적 손상을 방지하기 위해 상기 헤드의 양단의 신호레벨을 미리 설정된 레벨과 비교하여 동일할시 이를 중심전압으로 하여 상기 헤드의 양단에 제공하는 동시에 상기 디스크의 구동 신호로서 출력하는 제2궤환부와, 상기 바이아싱 신호를 전류원들로서 미리 설정된 비율로 제공하는 바이아스 조정부를 가짐을 특징으로 하는 증폭회로.
2. 제1항에 있어서, 상기 제1증폭부는 제1타입의 트랜지스터들로 구성되어 상기 헤드의 양단에 디벨로프된 전류차를 비교하는 전류 증폭기임을 특징으로 하는 증폭회로.
3. 제1항에 있어서, 상기 제1증폭부는 제1타입의 트랜지스터들로 구성되어 상기 헤드의 양단에 디벨로프된 전압차를 비교하는 전압 증폭기임을 특징으로 하는 증폭회로.
4. 제1항에 있어서, 상기 제2증폭부는 베이스 단자들이 설정전압을 공통으로 수신하고, 에미터 단자들이 상기 제1증폭부에 연결되고, 콜렉터 단자들이 상기 채널의 제1, 2 출력단들과 연결되어 있는 제1타입의 바이폴라 트랜지스터로 구성됨을 특징으로 하는 증폭회로.
5. 제2항에 있어서, 상기 제1타입의 트랜지스터들이 상기 자기저항헤드의 양단에 에미터로 접속되어 구성됨을 특징으로 하는 증폭회로.
6. 제2항에 있어서, 상기 제1증폭부의 상기 제1타입의 트랜지스터들이 상기 자기저항헤드의 양단에 베이스로 접속되어 구성됨을 특징으로 하는 증폭회로.
7. 디스크상에 저장된 정보를 자기저항헤드를 통해 검출 및 증폭하고 채널로 인가되는 디코딩 정보를 유도성 헤드를 통해 상기 디스크상에 기록하기 위한 하드디스크 드라이버용 증폭회로에 있어서, 컬럼선택신호 및 인가되는 바이아싱 신호에 응답하여 선택된 채널로 상기 자기저항헤드의 상기 디스크로부터의 독출되거나 기록할 상기 정보를 전송하기 위한 입력회로부와, 상기 입력회로부의 출력에 응답하여 전압 증폭하여 선택된 상기 채널로 상기 출력을 리이드시 전송하거나 라이트시 소정의 상기 디코딩 정보를 전송받기 위한 출력회로부와, 상기 출력회로부에 접속되어 상기 출력회로부내의 전류원의 상기 바이아스 신호를 조정하기 위한 바이아스 조정부를 구비함을 특징으로 하는 증폭회로.
8. 제7항에 있어서, 상기 입력회로부가, 회로내에 전원전압을 인가하기 위한 전원부와, 상기 자기저항헤드의 양단에 접속되어 상기 자기저항헤드를 구동하여 증폭하기 위한 증폭수단과, 상기 자기저항헤드의 출력을 상기 컬럼선택신호에 의해 제어되어 전압차를 감지하여 상기 출력회로부로 전송하기 위한 전송수단으로 구성됨을 특징으로 하는 증폭회로.
9. 제8항에 있어서, 상기 증폭수단이 바이폴라 트랜지스터로 구성됨을 특징으로 하는 증폭회로.
10. 제8항에 있어서, 상기 전송수단이 전압차를 감지하기 위한 저항들과, 상기 컬럼선택신호에 의해 엔형 및 피형 모오스단을 제어되어 상기 저항들을 통한 전압 신호를 선택적으로 전송하기 위한 전송게이트로 구성됨을 특징으로 하는 증폭회로.
11. 제7항 또는 제8항에 있어서, 상기 출력회로부가, 상기 전원부로부터의 인가전압을 전류로 변환하여 공급하는 전류원부와, 상기 전류원으로부터의 전류신호를 제1 및 제2 바이폴라 트랜지스터와 저항 및 캐패시터로서 두 개의 출력단으로 궤환시킴으로써 출력오프셋 에러를 최소화하여 출력하기 위한 전압 증폭기와, 상기 입력회로부의 전송수단에 접속되며 이의 출력에 응답하여 소정의 증폭값을 출력하는 제1 연산증폭기와, 상기 제1 연산증폭기의 입력단 및 상기 전송수단의 출력단에 접속되어 미리 설정된 레벨과 비교하여 동일할시 중심전압으로 버퍼로 출력하기 위한 제2 연산증폭기와, 상기 전압 증폭기의 출력단에 입력단이 접속되어 소정의 전압 제어로서 상기 리이드된 상기 디스크의 데이터를 증폭하여 출력하기 위한 제3 연산증폭기와, 상기 전류원부로 상기 전압 증폭기의 출력단의 출력전압에 응답하여 소정 레벨의 증폭된 전압을 출력하기 위한 제4 연산증폭기로 구성됨을 특징으로 하는 증폭회로.
12. 디스크상에 저장된 정보를 자기저항헤드를 통해 검출 및 증폭하고 채널로 인가되는 디코딩 정보를 유도성 헤드를 통해 상기 디스크상에 기록하기 위한 하드디스크 드라이버용 증폭회로에 있어서, 컬럼선택신호 및 인가되는 바이아싱 신호에 응답하여 선택된 채널로 상기 자기저항헤드의 상기 디스크로부터의 독출되거나 기록할 상기 정보를 전송하기 위한 입력회로부와, 상기 입력회로부의 출력에 응답하여 전압 증폭하여 선택된 상기 채널로 상기 출력을 리이드시 전송하거나 라이트시 소정의 상기 디코딩 정보를 전송받기 위한 출력회로부와, 상기 출력회로부에 접속되어 상기 출력회로부내의 전류원의 상기 바이아스 신호를 조정하기 위한 바이아스 조정부와, 상기 입력회로부와 출력회로부에 각각 접속되어 아이들 모드에서 리이드 모드로의 전환시에 선택되어 상기 바이어스 신호를 공급하여 안정화시키고 라이트 모드시에는 상기 바이아스 신호를 공급을 중단시켜 상기 리이드 모드로의 전환시 스위칭속도를 향상시키기 위한 더미 헤드부를 구비함을 특징으로 하는 증폭회로.
13. 제12항에 있어서, 상기 입력회로부가 상기 더미 헤드부에 공통접속되어 다수개로 구성됨을 특징으로 하는 증폭회로.
14. 제12항 내지 제13항에 있어서, 상기 출력회로부가 상기 다수개의 입력 회로부 및 더미 헤드부 각각에 공통접속되어 한 개로 구성됨을 특징으로 하는 증폭회로.
15. 제12항에 있어서, 상기 다수개의 입력회로부와 더미 헤드부 및 출력회로부에 각각 접속되어 라이트 모드 및 리이드 모드시의 출력신호들에 응답하여 제어신호를 발생하여 제어하기 위한 제어부를 더 구비함을 특징으로 하는 증폭회로.