JPH08255302A - 磁気ヘッド用リードアンプ回路および磁気ヘッド制御回路 - Google Patents
磁気ヘッド用リードアンプ回路および磁気ヘッド制御回路Info
- Publication number
- JPH08255302A JPH08255302A JP5935195A JP5935195A JPH08255302A JP H08255302 A JPH08255302 A JP H08255302A JP 5935195 A JP5935195 A JP 5935195A JP 5935195 A JP5935195 A JP 5935195A JP H08255302 A JPH08255302 A JP H08255302A
- Authority
- JP
- Japan
- Prior art keywords
- head
- magnetic head
- circuit
- resistance
- abnormality detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【構成】 ＭＲヘッドに直流的なバイアス電圧を与える
フィードバックアンプと上記ＭＲヘッドの両端の電位差
を増幅するアンプとを有する電圧バイアス電圧センス方
式のＭＲヘッド用リードアンプ回路において、ＭＲヘッ
ドと直列に正常時のＭＲヘッドの有する抵抗値と同一の
抵抗値を有するダミー抵抗を挿入してＭＲヘッドに流れ
る電流と同じ電流を流すようにしておくとともに、この
ダミー抵抗の両端の電圧をオフセット抵抗を有する差動
増幅回路からなるヘッド異常検出回路に入力して、上記
ダミー抵抗とオフセット抵抗の抵抗比を適当な値に設定
することにより、ＭＲヘッドの抵抗値が適正な範囲から
外れたときに上記ヘッド異常検出回路の出力が変化する
ように構成した。 【効果】 電圧バイアス電圧センス方式のＭＲヘッド用
リードアンプ回路において、ヘッド異常を有効に検出で
きるとともに、ＭＲヘッドが摩耗して抵抗値が変化した
場合にその寿命を検出することができ、システムの信頼
性を向上させることができる。
フィードバックアンプと上記ＭＲヘッドの両端の電位差
を増幅するアンプとを有する電圧バイアス電圧センス方
式のＭＲヘッド用リードアンプ回路において、ＭＲヘッ
ドと直列に正常時のＭＲヘッドの有する抵抗値と同一の
抵抗値を有するダミー抵抗を挿入してＭＲヘッドに流れ
る電流と同じ電流を流すようにしておくとともに、この
ダミー抵抗の両端の電圧をオフセット抵抗を有する差動
増幅回路からなるヘッド異常検出回路に入力して、上記
ダミー抵抗とオフセット抵抗の抵抗比を適当な値に設定
することにより、ＭＲヘッドの抵抗値が適正な範囲から
外れたときに上記ヘッド異常検出回路の出力が変化する
ように構成した。 【効果】 電圧バイアス電圧センス方式のＭＲヘッド用
リードアンプ回路において、ヘッド異常を有効に検出で
きるとともに、ＭＲヘッドが摩耗して抵抗値が変化した
場合にその寿命を検出することができ、システムの信頼
性を向上させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、磁気ヘッドのデータ読
出し回路さらにはＭＲヘッド用のリードアンプ回路にお
けるヘッド異常検出回路に適用して有効な技術に関し、
例えば磁気ディスクドライブ装置のヘッド部に設けられ
るリード・ライトＩＣに利用して有効な技術に関する。
出し回路さらにはＭＲヘッド用のリードアンプ回路にお
けるヘッド異常検出回路に適用して有効な技術に関し、
例えば磁気ディスクドライブ装置のヘッド部に設けられ
るリード・ライトＩＣに利用して有効な技術に関する。
【０００２】
【従来の技術】従来、磁気ディスクドライブ装置に使用
されるＭＲヘッド（磁気抵抗素子を使用したヘッド）に
接続されて、データの読み出しを行なうためのリードア
ンプ回路として、電流バイアス電流センス方式のリード
アンプ回路や電圧バイアス電圧センス方式のリードアン
プ回路等の各種方式のリードアンプ回路が知られてい
る。ところで、電流バイアス電流センス方式のリードア
ンプ回路においては、ヘッド異常検出に関する技術が提
案されている（ＩＳＳＣＣ９３／ＳＥＳＳＩＯＮ１３／
ＨＡＲＤ ＤＩＳＫ ＡＮＤ ＴＡＰＥ／ＤＲＩＶＥＳ
／ＰＡＰＥＲ ＦＡ１３．４）。
されるＭＲヘッド（磁気抵抗素子を使用したヘッド）に
接続されて、データの読み出しを行なうためのリードア
ンプ回路として、電流バイアス電流センス方式のリード
アンプ回路や電圧バイアス電圧センス方式のリードアン
プ回路等の各種方式のリードアンプ回路が知られてい
る。ところで、電流バイアス電流センス方式のリードア
ンプ回路においては、ヘッド異常検出に関する技術が提
案されている（ＩＳＳＣＣ９３／ＳＥＳＳＩＯＮ１３／
ＨＡＲＤ ＤＩＳＫ ＡＮＤ ＴＡＰＥ／ＤＲＩＶＥＳ
／ＰＡＰＥＲ ＦＡ１３．４）。
【０００３】
【発明が解決しようとする課題】従来、電流バイアス電
流センス方式のリードアンプ回路ではヘッド異常を検出
する技術があるが、電圧バイアス電圧センス方式のリー
ドアンプ回路ではヘッド異常を検出する技術が提案され
ていないため、ヘッド異常を有効に検出することができ
ず、使用中にヘッドに異常が発生したような場合に読み
出しミスが起こりシステムの信頼性が低下するという問
題点があることが明らかになった。
流センス方式のリードアンプ回路ではヘッド異常を検出
する技術があるが、電圧バイアス電圧センス方式のリー
ドアンプ回路ではヘッド異常を検出する技術が提案され
ていないため、ヘッド異常を有効に検出することができ
ず、使用中にヘッドに異常が発生したような場合に読み
出しミスが起こりシステムの信頼性が低下するという問
題点があることが明らかになった。
【０００４】この発明の目的は、電圧バイアス電圧セン
ス方式のＭＲヘッド用リードアンプ回路においてヘッド
異常を有効に検出できるような技術を提供することにあ
る。
ス方式のＭＲヘッド用リードアンプ回路においてヘッド
異常を有効に検出できるような技術を提供することにあ
る。
【０００５】この発明の他の目的は、ＭＲヘッドが摩耗
して抵抗値が変化した場合にその寿命を検出することが
できるような電圧バイアス電圧センス方式のＭＲヘッド
用リードアンプ回路を提供することにある。
して抵抗値が変化した場合にその寿命を検出することが
できるような電圧バイアス電圧センス方式のＭＲヘッド
用リードアンプ回路を提供することにある。
【０００６】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【０００８】すなわち、本発明は、ＭＲヘッドに直流的
なバイアス電圧を与えるフィードバックアンプと上記Ｍ
Ｒヘッドの両端の電位差を増幅するアンプとを有する電
圧バイアス電圧センス方式のＭＲヘッド用リードアンプ
回路において、ＭＲヘッドと直列に正常時のＭＲヘッド
の有する抵抗値と同一の抵抗値を有するダミー抵抗を挿
入してＭＲヘッドに流れる電流と同じ電流を流すように
しておくとともに、このダミー抵抗の両端の電圧をオフ
セット抵抗を有する差動増幅回路からなるヘッド異常検
出回路に入力して、上記ダミー抵抗とオフセット抵抗の
抵抗比を適当な値に設定することにより、ＭＲヘッドの
抵抗値が適正な範囲から外れたときに上記ヘッド異常検
出回路の出力が変化するように構成したものである。
なバイアス電圧を与えるフィードバックアンプと上記Ｍ
Ｒヘッドの両端の電位差を増幅するアンプとを有する電
圧バイアス電圧センス方式のＭＲヘッド用リードアンプ
回路において、ＭＲヘッドと直列に正常時のＭＲヘッド
の有する抵抗値と同一の抵抗値を有するダミー抵抗を挿
入してＭＲヘッドに流れる電流と同じ電流を流すように
しておくとともに、このダミー抵抗の両端の電圧をオフ
セット抵抗を有する差動増幅回路からなるヘッド異常検
出回路に入力して、上記ダミー抵抗とオフセット抵抗の
抵抗比を適当な値に設定することにより、ＭＲヘッドの
抵抗値が適正な範囲から外れたときに上記ヘッド異常検
出回路の出力が変化するように構成したものである。
【０００９】上記アンプのバイアス電流と上記ヘッド異
常検出回路のバイアス電流を同一にした場合、上記ダミ
ー抵抗とオフセット抵抗の抵抗比を「１」以上の適当な
値に設定することによりＭＲヘッドのオープン異常を、
またダミー抵抗とオフセット抵抗の抵抗比を「１」以下
の適当な値に設定することによりＭＲヘッドのショート
異常を検出することができる。
常検出回路のバイアス電流を同一にした場合、上記ダミ
ー抵抗とオフセット抵抗の抵抗比を「１」以上の適当な
値に設定することによりＭＲヘッドのオープン異常を、
またダミー抵抗とオフセット抵抗の抵抗比を「１」以下
の適当な値に設定することによりＭＲヘッドのショート
異常を検出することができる。
【００１０】また、望ましくは、ヘッド異常検出回路の
バイアス電流は上記アンプのバイアス電流の１／ｋとな
るようにする。
バイアス電流は上記アンプのバイアス電流の１／ｋとな
るようにする。
【００１１】
【作用】上記した手段によれば、ＭＲヘッドが正常なと
きはダミー抵抗の両端にはヘッドの両端の電圧と同一の
電圧が現れるが、ヘッドの抵抗値が変化するとダミー抵
抗の両端に現れる電圧が変化するため、これを差動増幅
回路で監視することでヘッドの異常を検出することがで
きる。
きはダミー抵抗の両端にはヘッドの両端の電圧と同一の
電圧が現れるが、ヘッドの抵抗値が変化するとダミー抵
抗の両端に現れる電圧が変化するため、これを差動増幅
回路で監視することでヘッドの異常を検出することがで
きる。
【００１２】しかも、差動増幅回路にオフセット抵抗を
設けることにより、その抵抗値をダミー抵抗の抵抗値と
の比で決定するだけで、どの程度ＭＲヘッドの抵抗値が
変化したときに異常と判定するか、その基準（許容値）
を容易に設定することができる。
設けることにより、その抵抗値をダミー抵抗の抵抗値と
の比で決定するだけで、どの程度ＭＲヘッドの抵抗値が
変化したときに異常と判定するか、その基準（許容値）
を容易に設定することができる。
【００１３】さらに、ヘッド異常検出回路のバイアス電
流をアンプのバイアス電流の１／ｋとすることにより、
回路全体の消費電力を減らすことができるとともに、バ
イアス電流を同一として設計したオフセット抵抗の抵抗
値をｋ倍にするだけで、ＭＲヘッドの抵抗値が所望の許
容範囲から外れたときにヘッド異常と判定する回路を容
易に設計することができる。
流をアンプのバイアス電流の１／ｋとすることにより、
回路全体の消費電力を減らすことができるとともに、バ
イアス電流を同一として設計したオフセット抵抗の抵抗
値をｋ倍にするだけで、ＭＲヘッドの抵抗値が所望の許
容範囲から外れたときにヘッド異常と判定する回路を容
易に設計することができる。
【００１４】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。
て説明する。
【００１５】図１に本発明に係るリードアンプ回路の一
実施例が示されている。特に限定されないが、この実施
例のリードアンプ回路は書き込み用のライトアンプ回路
とともに、一つの半導体チップ上に半導体集積回路（Ｉ
Ｃ）として形成され、各回路は外部からの制御信号（例
えばリード／ライト制御信号）に基づいて選択的に動作
されるようになっている。
実施例が示されている。特に限定されないが、この実施
例のリードアンプ回路は書き込み用のライトアンプ回路
とともに、一つの半導体チップ上に半導体集積回路（Ｉ
Ｃ）として形成され、各回路は外部からの制御信号（例
えばリード／ライト制御信号）に基づいて選択的に動作
されるようになっている。
【００１６】図１のリードアンプ回路は、磁気ディスク
に記録された磁気情報に応じて抵抗値が変化するＭＲヘ
ッドに対してバイアス電圧を与えるフィードバックアン
プＡＭＰｆの出力端子と接地点ＧＮＤとの間に、抵抗Ｒ
とＭＲヘッドＨＥＡＤと抵抗Ｒ’が直列に接続されてい
るとともに、これらの抵抗列と並列に容量素子Ｃが接続
されている。また、上記ＭＲヘッドＨＥＡＤの両端の電
位を増幅する初段アンプＡＭＰが設けられ、該初段アン
プＡＭＰの差動出力が上記フィードバックアンプＡＭＰ
ｆに供給され、ＭＲヘッドＨＥＡＤに一定のバイアス電
圧が印加されるように構成されている。なお、上記ＭＲ
ヘッドＨＥＡＤおよび容量素子Ｃは、ディスクリート部
品として、リードアンプ回路が内蔵されたＩＣに外付け
される。
に記録された磁気情報に応じて抵抗値が変化するＭＲヘ
ッドに対してバイアス電圧を与えるフィードバックアン
プＡＭＰｆの出力端子と接地点ＧＮＤとの間に、抵抗Ｒ
とＭＲヘッドＨＥＡＤと抵抗Ｒ’が直列に接続されてい
るとともに、これらの抵抗列と並列に容量素子Ｃが接続
されている。また、上記ＭＲヘッドＨＥＡＤの両端の電
位を増幅する初段アンプＡＭＰが設けられ、該初段アン
プＡＭＰの差動出力が上記フィードバックアンプＡＭＰ
ｆに供給され、ＭＲヘッドＨＥＡＤに一定のバイアス電
圧が印加されるように構成されている。なお、上記ＭＲ
ヘッドＨＥＡＤおよび容量素子Ｃは、ディスクリート部
品として、リードアンプ回路が内蔵されたＩＣに外付け
される。
【００１７】上記初段アンプＡＭＰは、エミッタが共通
に接続された一対の差動トランジスタＱ１，Ｑ２と、そ
のコレクタと電源電圧Ｖｃｃとの間に接続された負荷抵
抗Ｒ１，Ｒ２と、共通エミッタと接地点ＧＮＤとの間に
接続された定電流源Ｉ１とにより構成されているととも
に、一方の差動トランジスタＱ１のエミッタにはオフセ
ットキャンセル用の抵抗Ｒoffが接続され、差動トラン
ジスタＱ１，Ｑ２のコレクタ電圧が読出し電圧として出
力端子ＯＵＴ１，ＯＵＴ２へ差動で出力されるように構
成されている。ここで、電源電圧Ｖｃｃは例えば＋５Ｖ
のような電圧にされる。フィードバックアンプＡＭＰｆ
は、例えば一対の差動トランジスタと定電流源とカレン
トミラー接続されたｐｎｐアクティブ負荷トランジスタ
とからなるような差動増幅回路で構成される。
に接続された一対の差動トランジスタＱ１，Ｑ２と、そ
のコレクタと電源電圧Ｖｃｃとの間に接続された負荷抵
抗Ｒ１，Ｒ２と、共通エミッタと接地点ＧＮＤとの間に
接続された定電流源Ｉ１とにより構成されているととも
に、一方の差動トランジスタＱ１のエミッタにはオフセ
ットキャンセル用の抵抗Ｒoffが接続され、差動トラン
ジスタＱ１，Ｑ２のコレクタ電圧が読出し電圧として出
力端子ＯＵＴ１，ＯＵＴ２へ差動で出力されるように構
成されている。ここで、電源電圧Ｖｃｃは例えば＋５Ｖ
のような電圧にされる。フィードバックアンプＡＭＰｆ
は、例えば一対の差動トランジスタと定電流源とカレン
トミラー接続されたｐｎｐアクティブ負荷トランジスタ
とからなるような差動増幅回路で構成される。
【００１８】この実施例のリードアンプ回路おいては、
フィードバックアンプＡＭＰｆおよび容量ＣによってＭ
Ｒヘッドに印加される電圧が直流的に一定にされるた
め、データの読出しを行なわないアイドル状態では初段
アンプＡＭＰの差動出力レベルが一致した状態となる。
その後、読出しを開始すると、磁界が変化するためＭＲ
ヘッドの抵抗値が変化し、その抵抗値変化はヘッドの両
端の電位差の変化に変換され、これが初段アンプＡＭＰ
によって増幅されて出力端子ＯＵＴ１，ＯＵＴ２へ出力
される。
フィードバックアンプＡＭＰｆおよび容量ＣによってＭ
Ｒヘッドに印加される電圧が直流的に一定にされるた
め、データの読出しを行なわないアイドル状態では初段
アンプＡＭＰの差動出力レベルが一致した状態となる。
その後、読出しを開始すると、磁界が変化するためＭＲ
ヘッドの抵抗値が変化し、その抵抗値変化はヘッドの両
端の電位差の変化に変換され、これが初段アンプＡＭＰ
によって増幅されて出力端子ＯＵＴ１，ＯＵＴ２へ出力
される。
【００１９】さらに、この実施例では、上記ＭＲヘッド
ＨＥＡＤと直列にダミー抵抗ＲMR’が接続され、該ダミ
ー抵抗ＲMR’の両端には差動増幅回路からなるヘッドオ
ープン異常検出回路ＯＰＤが接続されている。このヘッ
ドオープン異常検出回路ＯＰＤは、エミッタが共通に接
続された一対の差動トランジスタＱ３，Ｑ４と、そのコ
レクタと電源電圧Ｖｃｃとの間に接続された負荷抵抗Ｒ
３，Ｒ４と、共通エミッタと接地点ＧＮＤとの間に接続
された定電流源Ｉ２とにより構成されているとともに、
一方の差動トランジスタＱ２のエミッタにはオープン異
常検出用のオフセット抵抗Ｒｏが接続されている。
ＨＥＡＤと直列にダミー抵抗ＲMR’が接続され、該ダミ
ー抵抗ＲMR’の両端には差動増幅回路からなるヘッドオ
ープン異常検出回路ＯＰＤが接続されている。このヘッ
ドオープン異常検出回路ＯＰＤは、エミッタが共通に接
続された一対の差動トランジスタＱ３，Ｑ４と、そのコ
レクタと電源電圧Ｖｃｃとの間に接続された負荷抵抗Ｒ
３，Ｒ４と、共通エミッタと接地点ＧＮＤとの間に接続
された定電流源Ｉ２とにより構成されているとともに、
一方の差動トランジスタＱ２のエミッタにはオープン異
常検出用のオフセット抵抗Ｒｏが接続されている。
【００２０】上記構成によれば、ＭＲヘッドが正常なと
きはダミー抵抗の両端にはヘッドの両端の電圧と同一の
電圧が現れるが、ヘッドの抵抗値が変化するとダミー抵
抗の両端に現れる電圧が変化するため、これを差動増幅
回路からなるオープン異常検出回路ＯＰＤで監視するこ
とでヘッドの異常を検出することができる。具体的に
は、ＭＲヘッドが正常な時はヘッドオープン異常検出回
路ＯＰＤのトランジスタＱ３がオン、Ｑ４がオフとなり
出力Ｖｏはハイレベルであるが、ＭＲヘッドが切断もし
くは摩耗して抵抗値が増加するとヘッドに流れる電流が
少なくなってダミー抵抗の両端の電圧が小さくなり、ト
ランジスタＱ３がオフ、Ｑ４がオンとなり、出力Ｖｏは
ロウレベルに変化する。上記オフセット抵抗Ｒｏとダミ
ー抵抗ＲMR’の抵抗比を適当に設定することにより、Ｍ
Ｒヘッドの抵抗値が許容値を越えたときにオープン異常
検出回路ＯＰＤの出力Ｖｏがハイレベルからロウレベル
に変化し、異常発生を検出できるように構成される。
きはダミー抵抗の両端にはヘッドの両端の電圧と同一の
電圧が現れるが、ヘッドの抵抗値が変化するとダミー抵
抗の両端に現れる電圧が変化するため、これを差動増幅
回路からなるオープン異常検出回路ＯＰＤで監視するこ
とでヘッドの異常を検出することができる。具体的に
は、ＭＲヘッドが正常な時はヘッドオープン異常検出回
路ＯＰＤのトランジスタＱ３がオン、Ｑ４がオフとなり
出力Ｖｏはハイレベルであるが、ＭＲヘッドが切断もし
くは摩耗して抵抗値が増加するとヘッドに流れる電流が
少なくなってダミー抵抗の両端の電圧が小さくなり、ト
ランジスタＱ３がオフ、Ｑ４がオンとなり、出力Ｖｏは
ロウレベルに変化する。上記オフセット抵抗Ｒｏとダミ
ー抵抗ＲMR’の抵抗比を適当に設定することにより、Ｍ
Ｒヘッドの抵抗値が許容値を越えたときにオープン異常
検出回路ＯＰＤの出力Ｖｏがハイレベルからロウレベル
に変化し、異常発生を検出できるように構成される。
【００２１】この実施例のリードアンプ回路では、上記
オフセット抵抗Ｒｏの抵抗値の設定を容易にするため、
特に制限されないが、上記定電流源Ｉ２の流す電流は、
初段アンプＡＭＰの定電流源Ｉ１の流す電流と同一とな
るように設計されているとともに、ダミー抵抗ＲMR’
は、正常時のＭＲヘッドの有する抵抗値ＲMRと同一の抵
抗値となるように設定される。このようにした場合、Ｍ
Ｒヘッドの抵抗値ＲMRがｎ倍（ｎ＞１）になったときに
ＭＲヘッドをオープン異常と判定したければ、Ｒｏ＝Ｒ
MR／ｎとなるようにオフセット抵抗Ｒｏの抵抗値を決定
してやれば良い。これによって、単純なオープン異常の
みならず、使用中にＭＲヘッドが摩耗してその抵抗値が
ある許容範囲よりも大きくなったときに異常検出信号を
出力させて、ヘッドが寿命に達したことを外部に知らせ
るようにすることができる。
オフセット抵抗Ｒｏの抵抗値の設定を容易にするため、
特に制限されないが、上記定電流源Ｉ２の流す電流は、
初段アンプＡＭＰの定電流源Ｉ１の流す電流と同一とな
るように設計されているとともに、ダミー抵抗ＲMR’
は、正常時のＭＲヘッドの有する抵抗値ＲMRと同一の抵
抗値となるように設定される。このようにした場合、Ｍ
Ｒヘッドの抵抗値ＲMRがｎ倍（ｎ＞１）になったときに
ＭＲヘッドをオープン異常と判定したければ、Ｒｏ＝Ｒ
MR／ｎとなるようにオフセット抵抗Ｒｏの抵抗値を決定
してやれば良い。これによって、単純なオープン異常の
みならず、使用中にＭＲヘッドが摩耗してその抵抗値が
ある許容範囲よりも大きくなったときに異常検出信号を
出力させて、ヘッドが寿命に達したことを外部に知らせ
るようにすることができる。
【００２２】図２に本発明に係るリードアンプ回路の第
２の実施例が示されている。この実施例のリードアンプ
回路は、図１の実施例におけるヘッドオープン異常検出
回路ＯＰＤの他に、ヘッドショート異常検出回路ＳＴＤ
を設けたものである。
２の実施例が示されている。この実施例のリードアンプ
回路は、図１の実施例におけるヘッドオープン異常検出
回路ＯＰＤの他に、ヘッドショート異常検出回路ＳＴＤ
を設けたものである。
【００２３】このヘッドショート異常検出回路ＳＴＤは
上記ヘッドオープン異常検出回路ＯＰＤとほぼ同一の構
成であり、差動トランジスタＱ５，Ｑ６とそのコレクタ
負荷抵抗Ｒ５，Ｒ６と定電流源Ｉ３とＱ５のエミッタ側
に接続されたオフセット抵抗Ｒｓとからなる差動増幅回
路により構成され、ダミー抵抗ＲMRの両端の電位が差動
トランジスタＱ５，Ｑ６のベースに入力されている。上
記定電流源Ｉ３の電流は定電流源Ｉ１，Ｉ２の電流と同
一である。
上記ヘッドオープン異常検出回路ＯＰＤとほぼ同一の構
成であり、差動トランジスタＱ５，Ｑ６とそのコレクタ
負荷抵抗Ｒ５，Ｒ６と定電流源Ｉ３とＱ５のエミッタ側
に接続されたオフセット抵抗Ｒｓとからなる差動増幅回
路により構成され、ダミー抵抗ＲMRの両端の電位が差動
トランジスタＱ５，Ｑ６のベースに入力されている。上
記定電流源Ｉ３の電流は定電流源Ｉ１，Ｉ２の電流と同
一である。
【００２４】このヘッドショート異常検出回路ＳＴＤに
おいては、ＭＲヘッドの抵抗値ＲMRが１／ｎ（ｎ＞１）
になったときにＭＲヘッドをショート異常と判定したけ
れば、Ｒｏ＝ｎ・ＲMRとなるように、あるいはＭＲヘッ
ドの抵抗値ＲMRがｍ割（ｍ＜１０）に減少したときにＭ
Ｒヘッドをショート異常と判定したければ、Ｒｏ＝１０
ＲMR／ｍとなるように、オフセット抵抗Ｒｓの抵抗値を
決定してやれば良い。
おいては、ＭＲヘッドの抵抗値ＲMRが１／ｎ（ｎ＞１）
になったときにＭＲヘッドをショート異常と判定したけ
れば、Ｒｏ＝ｎ・ＲMRとなるように、あるいはＭＲヘッ
ドの抵抗値ＲMRがｍ割（ｍ＜１０）に減少したときにＭ
Ｒヘッドをショート異常と判定したければ、Ｒｏ＝１０
ＲMR／ｍとなるように、オフセット抵抗Ｒｓの抵抗値を
決定してやれば良い。
【００２５】なお、この実施例のリードアンプ回路にお
いては、ＭＲヘッドの抵抗値が許容値以下になったとき
にショート異常検出回路ＳＴＤの出力Ｖｓがロウレベル
からハイレベルに変化するようにトランジスタＱ６のコ
レクタ側から出力が取り出されるようにされている。
いては、ＭＲヘッドの抵抗値が許容値以下になったとき
にショート異常検出回路ＳＴＤの出力Ｖｓがロウレベル
からハイレベルに変化するようにトランジスタＱ６のコ
レクタ側から出力が取り出されるようにされている。
【００２６】同様に、ＭＲヘッドの抵抗値が許容値以上
になったときにオープン異常検出回路ＯＰＤの出力Ｖｏ
がロウレベルからハイレベルに変化するようにトランジ
スタＱ３のコレクタ側から出力が取り出されるようにさ
れている。そして、上記ショート異常発生を知らせる出
力Ｖｓは、ヘッドオープン異常検出回路ＯＰＤの出力Ｖ
ｏと共に、例えばＮＯＲゲートのような論理ゲート回路
ＮＧＴを構成する差動トランジスタＱ７，Ｑ８のベース
に入力されてＱ９のベースに印加されている参照電圧Ｖ
ｒｅｆと比較され、ヘッドオープンまたはヘッドショー
トのいずれかの異常が発生するとＮＯＲゲートＮＧＴの
出力Ｖｔがロウレベルに変化して異常発生を外部へ知ら
せることができるように構成されている。
になったときにオープン異常検出回路ＯＰＤの出力Ｖｏ
がロウレベルからハイレベルに変化するようにトランジ
スタＱ３のコレクタ側から出力が取り出されるようにさ
れている。そして、上記ショート異常発生を知らせる出
力Ｖｓは、ヘッドオープン異常検出回路ＯＰＤの出力Ｖ
ｏと共に、例えばＮＯＲゲートのような論理ゲート回路
ＮＧＴを構成する差動トランジスタＱ７，Ｑ８のベース
に入力されてＱ９のベースに印加されている参照電圧Ｖ
ｒｅｆと比較され、ヘッドオープンまたはヘッドショー
トのいずれかの異常が発生するとＮＯＲゲートＮＧＴの
出力Ｖｔがロウレベルに変化して異常発生を外部へ知ら
せることができるように構成されている。
【００２７】なお、上記実施例においては、いずれもヘ
ッド異常検出回路の定電流源Ｉ２（Ｉ２，Ｉ３）の電流
は初段アンプＡＭＰの定電流源Ｉ１の電流と同一である
としたが、ヘッド異常検出回路の定電流源Ｉ２（Ｉ２，
Ｉ３）の電流を初段アンプＡＭＰの定電流源Ｉ１の電流
の１／ｋ（ｋは正の整数）とし、かつオフセット抵抗Ｒ
ｏ（Ｒｏ，Ｒｓ）をｋ倍にしても同様な機能が実現され
る。これによって、リードアンプ回路全体の消費電力を
減らすことができる。
ッド異常検出回路の定電流源Ｉ２（Ｉ２，Ｉ３）の電流
は初段アンプＡＭＰの定電流源Ｉ１の電流と同一である
としたが、ヘッド異常検出回路の定電流源Ｉ２（Ｉ２，
Ｉ３）の電流を初段アンプＡＭＰの定電流源Ｉ１の電流
の１／ｋ（ｋは正の整数）とし、かつオフセット抵抗Ｒ
ｏ（Ｒｏ，Ｒｓ）をｋ倍にしても同様な機能が実現され
る。これによって、リードアンプ回路全体の消費電力を
減らすことができる。
【００２８】以上説明したように、上記実施例は、ＭＲ
ヘッドに直流的なバイアス電圧を与えるフィードバック
アンプと上記ＭＲヘッドの両端の電位差を増幅するアン
プとを有する電圧バイアス電圧センス方式のＭＲヘッド
用リードアンプ回路において、ＭＲヘッドと直列に正常
時のＭＲヘッドの有する抵抗値と同一の抵抗値を有する
ダミー抵抗を挿入してＭＲヘッドに流れる電流と同じ電
流を流すようにしておくとともに、このダミー抵抗の両
端の電圧をオフセット抵抗を有する差動増幅回路からな
るヘッド異常検出回路に入力して、上記ダミー抵抗とオ
フセット抵抗の抵抗比を適当な値に設定することによ
り、ＭＲヘッドの抵抗値が適正な範囲から外れたときに
上記ヘッド異常検出回路の出力が変化するように構成し
たので、ＭＲヘッドが正常なときはダミー抵抗の両端に
はヘッドの両端の電圧と同一の電圧が現れるが、ヘッド
の抵抗値が変化するとダミー抵抗の両端に現れる電圧が
変化するため、これを差動増幅回路で監視することでヘ
ッドの異常を検出することができる。しかも、差動増幅
回路にオフセット抵抗を設けることにより、その抵抗値
をダミー抵抗の抵抗値との比で決定するだけで、どの程
度ＭＲヘッドの抵抗値が変化したときに異常と判定する
かその基準（許容値）を容易に設定することができると
いう効果がある。
ヘッドに直流的なバイアス電圧を与えるフィードバック
アンプと上記ＭＲヘッドの両端の電位差を増幅するアン
プとを有する電圧バイアス電圧センス方式のＭＲヘッド
用リードアンプ回路において、ＭＲヘッドと直列に正常
時のＭＲヘッドの有する抵抗値と同一の抵抗値を有する
ダミー抵抗を挿入してＭＲヘッドに流れる電流と同じ電
流を流すようにしておくとともに、このダミー抵抗の両
端の電圧をオフセット抵抗を有する差動増幅回路からな
るヘッド異常検出回路に入力して、上記ダミー抵抗とオ
フセット抵抗の抵抗比を適当な値に設定することによ
り、ＭＲヘッドの抵抗値が適正な範囲から外れたときに
上記ヘッド異常検出回路の出力が変化するように構成し
たので、ＭＲヘッドが正常なときはダミー抵抗の両端に
はヘッドの両端の電圧と同一の電圧が現れるが、ヘッド
の抵抗値が変化するとダミー抵抗の両端に現れる電圧が
変化するため、これを差動増幅回路で監視することでヘ
ッドの異常を検出することができる。しかも、差動増幅
回路にオフセット抵抗を設けることにより、その抵抗値
をダミー抵抗の抵抗値との比で決定するだけで、どの程
度ＭＲヘッドの抵抗値が変化したときに異常と判定する
かその基準（許容値）を容易に設定することができると
いう効果がある。
【００２９】また、第２の実施例では ＭＲヘッドの抵
抗値が許容値よりも大きくなったことを検出するヘッド
オープン異常検出回路と、ＭＲヘッドの抵抗値が許容値
よりも小さくなったことを検出するヘッドショート異常
検出回路とを設けたので、ヘッドオープン異常とヘッド
ショート異常の両方の異常を検出することができるとい
う効果がある。
抗値が許容値よりも大きくなったことを検出するヘッド
オープン異常検出回路と、ＭＲヘッドの抵抗値が許容値
よりも小さくなったことを検出するヘッドショート異常
検出回路とを設けたので、ヘッドオープン異常とヘッド
ショート異常の両方の異常を検出することができるとい
う効果がある。
【００３０】さらに、ヘッド異常検出回路のバイアス電
流をアンプのバイアス電流の１／ｋとすることにより、
回路全体の消費電力を減らすことができるとともに、バ
イアス電流を同一として設計したオフセット抵抗の抵抗
値をｋ倍にするだけで、ＭＲヘッドの抵抗値が所望の許
容範囲から外れたときにヘッド異常と判定する回路を容
易に設計することができるという効果がある。
流をアンプのバイアス電流の１／ｋとすることにより、
回路全体の消費電力を減らすことができるとともに、バ
イアス電流を同一として設計したオフセット抵抗の抵抗
値をｋ倍にするだけで、ＭＲヘッドの抵抗値が所望の許
容範囲から外れたときにヘッド異常と判定する回路を容
易に設計することができるという効果がある。
【００３１】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００３２】また、以上の説明では主として本発明者に
よってなされた発明をその背景となった利用分野である
磁気ディスクドライバ装置に使用されるリードアンプ回
路に適用した場合について説明したが、本発明はそれに
限定されるものでなく、ＭＲヘッドを使用しフィードバ
ックアンプを有する電圧バイアス電圧センス方式のリー
ドアンプ回路を備えた磁気記憶装置一般に利用すること
ができる。
よってなされた発明をその背景となった利用分野である
磁気ディスクドライバ装置に使用されるリードアンプ回
路に適用した場合について説明したが、本発明はそれに
限定されるものでなく、ＭＲヘッドを使用しフィードバ
ックアンプを有する電圧バイアス電圧センス方式のリー
ドアンプ回路を備えた磁気記憶装置一般に利用すること
ができる。
【００３３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【００３４】すなわち、電圧バイアス電圧センス方式の
ＭＲヘッド用リードアンプ回路において、ヘッド異常を
有効に検出できるとともに、ＭＲヘッドが摩耗して抵抗
値が変化した場合にその寿命を検出することができ、シ
ステムの信頼性が大幅に向上する。
ＭＲヘッド用リードアンプ回路において、ヘッド異常を
有効に検出できるとともに、ＭＲヘッドが摩耗して抵抗
値が変化した場合にその寿命を検出することができ、シ
ステムの信頼性が大幅に向上する。
【図１】本発明に係るリードアンプ回路の第１実施例を
示す回路図である。
示す回路図である。
【図２】本発明に係るリードアンプ回路の第２実施例を
示す回路図である。
示す回路図である。
ＨＥＡＤ ＭＲヘッド Ｉ１，Ｉ２，Ｉ３ 定電流源 ＡＭＰ 初段アンプ ＡＭＰｆ フィードバックアンプ ＯＰＤ ヘッドオープン異常検出回路 ＳＴＤ ヘッドショート異常検出回路 ＮＧＴ ＮＯＲゲート回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 弘毅 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内
Claims (4)
- 【請求項１】 磁気ヘッドに直流的なバイアス電圧を与
えるフィードバックアンプと上記磁気ヘッドの両端の電
位差を増幅するアンプとを有する磁気ヘッド用リードア
ンプ回路において、上記磁気ヘッドと直列に正常時の磁
気ヘッドの有する抵抗値と同一の抵抗値を有するダミー
抵抗を挿入して磁気ヘッドに流れる電流と同じ電流を流
すようにしておくとともに、上記ダミー抵抗の両端の電
圧をオフセット抵抗を有する差動増幅回路からなるヘッ
ド異常検出回路に入力して、上記ダミー抵抗とオフセッ
ト抵抗の抵抗比を適当な値に設定することにより、磁気
ヘッドの抵抗値が適正な範囲から外れたときに上記ヘッ
ド異常検出回路の出力が変化するように構成したことを
特徴とする磁気ヘッド用リードアンプ回路。 - 【請求項２】 磁気ヘッドの抵抗値が許容値よりも大き
くなったことを検出するヘッドオープン異常検出回路
と、磁気ヘッドの抵抗値が許容値よりも小さくなったこ
とを検出するヘッドショート異常検出回路とを備えたこ
とを特徴とする請求項１に記載の磁気ヘッド用リードア
ンプ回路。 - 【請求項３】 上記ヘッドオープン異常検出回路のバイ
アス電流および上記ヘッドショート異常検出回路のバイ
アス電流は上記アンプのバイアス電流の１／ｋ（ｋは正
の整数）であることを特徴とする請求項１または２に記
載の磁気ヘッド用リードアンプ回路。 - 【請求項４】 請求項１、請求項２または請求項３に記
載の磁気ヘッド用リードアンプ回路と書き込み用磁気ヘ
ッドを駆動するライトアンプ回路とが一つの半導体チッ
プ上に形成され、各回路が外部からの制御信号に基づい
て選択的に動作されるように構成されてなることを特徴
とする磁気ヘッド制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5935195A JPH08255302A (ja) | 1995-03-17 | 1995-03-17 | 磁気ヘッド用リードアンプ回路および磁気ヘッド制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5935195A JPH08255302A (ja) | 1995-03-17 | 1995-03-17 | 磁気ヘッド用リードアンプ回路および磁気ヘッド制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08255302A true JPH08255302A (ja) | 1996-10-01 |
Family
ID=13110783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5935195A Pending JPH08255302A (ja) | 1995-03-17 | 1995-03-17 | 磁気ヘッド用リードアンプ回路および磁気ヘッド制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08255302A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522491B1 (en) | 2000-01-13 | 2003-02-18 | Fujitsu Limited | Magnetoresistive element input circuit |
| US7957083B2 (en) | 2007-07-23 | 2011-06-07 | Hitachi Global Storage Technologies Netherlands B.V. | Method for early detection of magnetic head degradation due to carbon overcoat wear |
-
1995
- 1995-03-17 JP JP5935195A patent/JPH08255302A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522491B1 (en) | 2000-01-13 | 2003-02-18 | Fujitsu Limited | Magnetoresistive element input circuit |
| US7957083B2 (en) | 2007-07-23 | 2011-06-07 | Hitachi Global Storage Technologies Netherlands B.V. | Method for early detection of magnetic head degradation due to carbon overcoat wear |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6134060A (en) | Current bias, current sense for magneto-resistive preamplifier, preamplifying integrated circuit, and related methods | |
| EP0478298A2 (en) | Low-noise preamplifier for magneto-resistive heads | |
| JPH06180803A (ja) | データ記憶装置 | |
| JPH1027308A (ja) | 前置増幅器及び磁気ヘッド装置 | |
| JP2994522B2 (ja) | 磁気抵抗素子用プリアンプ | |
| US20020109548A1 (en) | Power amplifying circuit | |
| US6349007B1 (en) | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier | |
| US6909569B2 (en) | Low impedance semiconductor integrated circuit | |
| JPH08255302A (ja) | 磁気ヘッド用リードアンプ回路および磁気ヘッド制御回路 | |
| JP2007265582A (ja) | 再生回路およびそれを用いた磁気ディスク装置 | |
| US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
| US7339760B2 (en) | Integrated bias and offset recovery amplifier | |
| US6489779B1 (en) | System and method for terminal short detection | |
| JPH04177604A (ja) | 磁気ディスク装置のリード・ライトアンプ回路 | |
| US4792868A (en) | Recording/reproducing device with means for switching inductance of such device for use in a floppy disk apparatus | |
| JPH1131302A (ja) | リードアンプ回路および半導体集積回路 | |
| JPH11203611A (ja) | 増幅回路 | |
| JP3099837B2 (ja) | 磁気抵抗素子信号切換増幅回路およびそれを用いた磁気記憶装置 | |
| JPH07153002A (ja) | 記録再生回路 | |
| JP3868707B2 (ja) | ヘッドバイアス回路及びこれを用いた磁気ディスク装置 | |
| JP3660519B2 (ja) | 磁気ディスクメモリ装置 | |
| JPH0487003A (ja) | 磁気抵抗効果ヘッドの信号検出回路 | |
| US20030193731A1 (en) | Balanced MR head bias technique for magneto-resistive preamplifier operating in a single supply environment | |
| JPS61170909A (ja) | 半導体集積回路 | |
| US6320466B1 (en) | Amplifier circuit |