JP2994522B2 - 磁気抵抗素子用プリアンプ - Google Patents
磁気抵抗素子用プリアンプInfo
- Publication number
- JP2994522B2 JP2994522B2 JP5032284A JP3228493A JP2994522B2 JP 2994522 B2 JP2994522 B2 JP 2994522B2 JP 5032284 A JP5032284 A JP 5032284A JP 3228493 A JP3228493 A JP 3228493A JP 2994522 B2 JP2994522 B2 JP 2994522B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetoresistive element
- resistor
- transistor
- pair
- preamplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/70—Charge amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45458—Indexing scheme relating to differential amplifiers the CSC comprising one or more capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、磁気ヘッド用磁気抵抗
素子で検出した信号を増幅するプリアンプに関する。
素子で検出した信号を増幅するプリアンプに関する。
【０００２】
【従来の技術】ハードディスクの高密度記録化に伴い、
磁気ヘッドの高性能化が進み、磁気ヘッドに磁気抵抗素
子を使用することが有望視されている。磁気抵抗素子で
検出した信号は微弱であるため、低雑音で高利得なプリ
アンプが要求される。
磁気ヘッドの高性能化が進み、磁気ヘッドに磁気抵抗素
子を使用することが有望視されている。磁気抵抗素子で
検出した信号は微弱であるため、低雑音で高利得なプリ
アンプが要求される。
【０００３】図８は、従来の磁気抵抗素子用プリアンプ
を示す。
を示す。
【０００４】磁気抵抗素子１０で検出された信号は、差
動増幅回路２０で増幅される。磁気抵抗素子１０には直
流バイアス電流を流す必要があるので、その一端が定電
流源１１を介してグランド線に接続されている。磁気抵
抗素子１０の他端は、抵抗１２を介して電源配線ＶCCに
接続されている。この抵抗１２は、差動増幅回路２０の
トランジスタ２１のベースにバイアス電圧を印加するた
めのものである。これら抵抗１２と、磁気抵抗素子１０
と、定電流源１１とで、磁気検出回路を構成している。
動増幅回路２０で増幅される。磁気抵抗素子１０には直
流バイアス電流を流す必要があるので、その一端が定電
流源１１を介してグランド線に接続されている。磁気抵
抗素子１０の他端は、抵抗１２を介して電源配線ＶCCに
接続されている。この抵抗１２は、差動増幅回路２０の
トランジスタ２１のベースにバイアス電圧を印加するた
めのものである。これら抵抗１２と、磁気抵抗素子１０
と、定電流源１１とで、磁気検出回路を構成している。
【０００５】差動増幅回路２０は、トランジスタ２１の
コレクタが負荷素子としての抵抗２２を介して電源配線
ＶCCに接続され、トランジスタ２１のベースが磁気抵抗
素子１０の他端に接続され、トランジスタ２１のエミッ
タが定電流源２３を介してグランド線に接続されてい
る。同様に、トランジスタ２４のコレクタが抵抗２５を
介して電源配線ＶCCに接続され、トランジスタ２４のベ
ースが磁気抵抗素子１０の一端に接続され、トランジス
タ２４のエミッタが定電流源２６を介してグランド線に
接続されている。トランジスタ２１のエミッタとトラン
ジスタ２４のエミッタとの間は、コンデンサ２７が接続
されて交流結合されている。トランジスタ２１のコレク
タ及びトランジスタ２４のコレクタから一対の出力電圧
＊ＶO及び出力電圧ＶOが取り出され、これが不図示の差
動増幅回路でさらに増幅される。
コレクタが負荷素子としての抵抗２２を介して電源配線
ＶCCに接続され、トランジスタ２１のベースが磁気抵抗
素子１０の他端に接続され、トランジスタ２１のエミッ
タが定電流源２３を介してグランド線に接続されてい
る。同様に、トランジスタ２４のコレクタが抵抗２５を
介して電源配線ＶCCに接続され、トランジスタ２４のベ
ースが磁気抵抗素子１０の一端に接続され、トランジス
タ２４のエミッタが定電流源２６を介してグランド線に
接続されている。トランジスタ２１のエミッタとトラン
ジスタ２４のエミッタとの間は、コンデンサ２７が接続
されて交流結合されている。トランジスタ２１のコレク
タ及びトランジスタ２４のコレクタから一対の出力電圧
＊ＶO及び出力電圧ＶOが取り出され、これが不図示の差
動増幅回路でさらに増幅される。
【０００６】上記構成において、トランジスタ２１及び
抵抗２２の電流増幅率ｈFEは充分大きく、トランジスタ
２１及び２４のベース電流は定電流源１１の引込み電流
Ｉ1に比し無視することができるので、磁気抵抗素子１
０には一定の電流Ｉ1が流れる。磁気抵抗素子１０を透
過する磁束の変化により、磁気抵抗素子１０の抵抗値が
ΔＲ変化し、これにより、磁気抵抗素子１０の端子間電
圧がΔＶi＝Ｉ3ΔＲだけ変化し、これが差動増幅回路２
０で増幅される。
抵抗２２の電流増幅率ｈFEは充分大きく、トランジスタ
２１及び２４のベース電流は定電流源１１の引込み電流
Ｉ1に比し無視することができるので、磁気抵抗素子１
０には一定の電流Ｉ1が流れる。磁気抵抗素子１０を透
過する磁束の変化により、磁気抵抗素子１０の抵抗値が
ΔＲ変化し、これにより、磁気抵抗素子１０の端子間電
圧がΔＶi＝Ｉ3ΔＲだけ変化し、これが差動増幅回路２
０で増幅される。
【０００７】図８において、磁気抵抗素子１０以外の構
成要素１１〜２６及び上記不図示の差動増幅回路は、半
導体集積回路で構成される。
成要素１１〜２６及び上記不図示の差動増幅回路は、半
導体集積回路で構成される。
【０００８】磁気抵抗素子１０の検出信号が微弱である
ため、外来雑音５０が問題となる。この外来雑音５０
は、寄生容量５１を介して磁気抵抗素子１０の一端に加
えられ、寄生容量５２を介して磁気抵抗素子１０の他端
に加えられる。寄生容量５１と寄生容量５２とは同一値
と考えられ、同相の外来雑音５０がトランジスタ２１及
び２４のベースに加えられる。差動増幅回路２０は、一
対の入力信号の差を増幅するので、同相信号を増幅しな
い。
ため、外来雑音５０が問題となる。この外来雑音５０
は、寄生容量５１を介して磁気抵抗素子１０の一端に加
えられ、寄生容量５２を介して磁気抵抗素子１０の他端
に加えられる。寄生容量５１と寄生容量５２とは同一値
と考えられ、同相の外来雑音５０がトランジスタ２１及
び２４のベースに加えられる。差動増幅回路２０は、一
対の入力信号の差を増幅するので、同相信号を増幅しな
い。
【０００９】
【発明が解決しようとする課題】しかし、磁気抵抗素子
１０の一端と他端の入力インピーダンスが異なるので、
トランジスタ２１のベースに加わる外来雑音とトランジ
スタ２４のベースに加わる外来雑音とが同相とならず、
差動増幅回路２０で増幅されてＳＮ比が低下する。ま
た、定電流源１１の電流入力端がトランジスタ２４のベ
ースに接続されているため、定電流源１１の雑音も差動
増幅回路２０で増幅されて、ＳＮ比が低下する原因とな
る。
１０の一端と他端の入力インピーダンスが異なるので、
トランジスタ２１のベースに加わる外来雑音とトランジ
スタ２４のベースに加わる外来雑音とが同相とならず、
差動増幅回路２０で増幅されてＳＮ比が低下する。ま
た、定電流源１１の電流入力端がトランジスタ２４のベ
ースに接続されているため、定電流源１１の雑音も差動
増幅回路２０で増幅されて、ＳＮ比が低下する原因とな
る。
【００１０】本発明の目的は、このような問題点に鑑
み、ＳＮ比を向上させることができる磁気抵抗素子用プ
リアンプを提供することにある。
み、ＳＮ比を向上させることができる磁気抵抗素子用プ
リアンプを提供することにある。
【００１１】
【課題を解決するための手段及びその作用】本発明に係
る磁気抵抗素子用プリアンプを、実施例図中の対応する
構成要素の符号を引用して説明する。
る磁気抵抗素子用プリアンプを、実施例図中の対応する
構成要素の符号を引用して説明する。
【００１２】第１発明の磁気抵抗素子用プリアンプで
は、例えば図１に示す如く、磁気抵抗素子１０の一端が
第１抵抗１２を介して電源配線ＶCCに接続され、磁気抵
抗素子１０の他端が第２抵抗１３を介して定電流源１１
の電流入力端に接続され、電源配線ＶCCと磁気抵抗素子
１０の該他端との間にコンデンサ１４が接続され、定電
流源１１の電流出力端がグランド線に接続された磁気検
出回路と、磁気抵抗素子１０の一端及び他端がそれぞれ
一対のトランジスタ２１、２４の一方及び他方のベース
に接続され、磁気抵抗素子１０の端子間電圧の交流成分
を増幅した電圧を一対のトランジスタ２１、２４のコレ
クタから出力する差動増幅回路２０とを備え、該第１抵
抗と該第２抵抗の抵抗値が互いに等しい。
は、例えば図１に示す如く、磁気抵抗素子１０の一端が
第１抵抗１２を介して電源配線ＶCCに接続され、磁気抵
抗素子１０の他端が第２抵抗１３を介して定電流源１１
の電流入力端に接続され、電源配線ＶCCと磁気抵抗素子
１０の該他端との間にコンデンサ１４が接続され、定電
流源１１の電流出力端がグランド線に接続された磁気検
出回路と、磁気抵抗素子１０の一端及び他端がそれぞれ
一対のトランジスタ２１、２４の一方及び他方のベース
に接続され、磁気抵抗素子１０の端子間電圧の交流成分
を増幅した電圧を一対のトランジスタ２１、２４のコレ
クタから出力する差動増幅回路２０とを備え、該第１抵
抗と該第２抵抗の抵抗値が互いに等しい。
【００１３】この第１発明によれば、磁気抵抗素子１０
の一端と他端の入力インピーダンスが同一になるので、
寄生容量を介してトランジスタ２１のベースに加わる外
来雑音と、寄生容量を介してトランジスタ２４のベース
に加わる外来雑音とが同相になる。また、定電流源１１
の雑音が第２抵抗１３を介してトランジスタ２４のベー
スに加わる信号と、定電流源１１の雑音がコンデンサ１
４及び第１抵抗１２を介してトランジスタ２１のベース
に加わる信号とが同相になる。したがって、差動増幅回
路２０の出力のＳＮ比が向上する。
の一端と他端の入力インピーダンスが同一になるので、
寄生容量を介してトランジスタ２１のベースに加わる外
来雑音と、寄生容量を介してトランジスタ２４のベース
に加わる外来雑音とが同相になる。また、定電流源１１
の雑音が第２抵抗１３を介してトランジスタ２４のベー
スに加わる信号と、定電流源１１の雑音がコンデンサ１
４及び第１抵抗１２を介してトランジスタ２１のベース
に加わる信号とが同相になる。したがって、差動増幅回
路２０の出力のＳＮ比が向上する。
【００１４】第２発明では、例えば図５に示す如く、磁
気抵抗素子１０の一端が第１抵抗１２を介して電源配線
ＶCCに接続され、磁気抵抗素子１０の他端が第２抵抗１
３を介して定電流源１１の電流入力端に接続され、定電
流源１１の電流出力端がグランド線に接続され、磁気抵
抗素子１０の該他端と該グランド線との間に第１コンデ
ンサ１４１が接続され、電源配線ＶCCと該グランド線と
の間に第２コンデンサ１４２が接続された磁気検出回路
と、磁気抵抗素子１０の一端及び他端がそれぞれ一対の
トランジスタ２１、２４の一方及び他方のベースに接続
され、磁気抵抗素子１０の端子間電圧の交流成分を増幅
した電圧を一対のトランジスタ２１、２４のコレクタか
ら出力する差動増幅回路２０とを備え、該第１抵抗と該
第２抵抗の抵抗値が互いに等しく、該第１コンデンサと
該第２コンデンサの容量が同一である。
気抵抗素子１０の一端が第１抵抗１２を介して電源配線
ＶCCに接続され、磁気抵抗素子１０の他端が第２抵抗１
３を介して定電流源１１の電流入力端に接続され、定電
流源１１の電流出力端がグランド線に接続され、磁気抵
抗素子１０の該他端と該グランド線との間に第１コンデ
ンサ１４１が接続され、電源配線ＶCCと該グランド線と
の間に第２コンデンサ１４２が接続された磁気検出回路
と、磁気抵抗素子１０の一端及び他端がそれぞれ一対の
トランジスタ２１、２４の一方及び他方のベースに接続
され、磁気抵抗素子１０の端子間電圧の交流成分を増幅
した電圧を一対のトランジスタ２１、２４のコレクタか
ら出力する差動増幅回路２０とを備え、該第１抵抗と該
第２抵抗の抵抗値が互いに等しく、該第１コンデンサと
該第２コンデンサの容量が同一である。
【００１５】この第２発明によれば、第２抵抗１３と第
１コンデンサ１４１との直列接続と、第１抵抗１２と第
２コンデンサ１４２との直列接続により、磁気抵抗素子
１０の一端と他端の入力インピーダンスが同一になる。
また、定電流源１１の雑音の一部が第１コンデンサ１４
１で吸収される。したがって、上記第１発明と同様に、
差動増幅回路２０の出力のＳＮ比が向上する。
１コンデンサ１４１との直列接続と、第１抵抗１２と第
２コンデンサ１４２との直列接続により、磁気抵抗素子
１０の一端と他端の入力インピーダンスが同一になる。
また、定電流源１１の雑音の一部が第１コンデンサ１４
１で吸収される。したがって、上記第１発明と同様に、
差動増幅回路２０の出力のＳＮ比が向上する。
【００１６】上記第１発明又は第２発明の第１態様で
は、例えば図３又は図４に示す如く、第１抵抗１２と電
源配線ＶCCとの間にスイッチ素子として、例えばトラン
ジスタ１５が接続されている。
は、例えば図３又は図４に示す如く、第１抵抗１２と電
源配線ＶCCとの間にスイッチ素子として、例えばトラン
ジスタ１５が接続されている。
【００１７】上記第１発明又は第２発明の第２態様で
は、例えば図６に示す如く、第２抵抗１３Ａと定電流源
１１との間にスイッチ素子３２Ａが接続されている。
は、例えば図６に示す如く、第２抵抗１３Ａと定電流源
１１との間にスイッチ素子３２Ａが接続されている。
【００１８】第３発明では、例えば図６に示す如く、磁
気抵抗素子１０Ａの一端が第１抵抗１２Ａの一端に接続
され、第１抵抗１２Ａの他端が第１スイッチ素子３１Ａ
を介して電源配線ＶCCに接続され、磁気抵抗素子１０Ａ
の他端が第２抵抗１３Ａの一端に接続され、第２抵抗１
３Ａの他端が第２スイッチ素子３２Ａを介して定電流源
１１の電流入力端に接続され、電源配線ＶCCと該電流入
力端との間にコンデンサ１４が接続され、定電流源１１
の電流出力端がグランド線に接続された磁気検出回路
と、磁気抵抗素子１０Ａの一端及び他端がそれぞれ一対
のトランジスタ２１Ａ、２４Ａの一方及び他方のベース
に接続され、磁気抵抗素子１０Ａの端子間電圧の交流成
分を増幅した電圧を一対のトランジスタ２１Ａ、２４Ａ
のコレクタから出力する差動増幅回路２０とを有し、該
第１抵抗と該第２抵抗の抵抗値が互いに等しく、第１ス
イッチ素子３１Ａ、第２スイッチ素子３２Ａ、第１抵抗
１２Ａ、第２抵抗１３Ａ、磁気抵抗素子１０Ａ及び一対
のトランジスタ２１Ａ、２４Ａを１組とするチャンネル
３０Ａ、３０Ｂが複数並列に接続され、該第１スイッチ
素子及び該第２スイッチ素子がチャンネル単位でオン・
オフ制御される。
気抵抗素子１０Ａの一端が第１抵抗１２Ａの一端に接続
され、第１抵抗１２Ａの他端が第１スイッチ素子３１Ａ
を介して電源配線ＶCCに接続され、磁気抵抗素子１０Ａ
の他端が第２抵抗１３Ａの一端に接続され、第２抵抗１
３Ａの他端が第２スイッチ素子３２Ａを介して定電流源
１１の電流入力端に接続され、電源配線ＶCCと該電流入
力端との間にコンデンサ１４が接続され、定電流源１１
の電流出力端がグランド線に接続された磁気検出回路
と、磁気抵抗素子１０Ａの一端及び他端がそれぞれ一対
のトランジスタ２１Ａ、２４Ａの一方及び他方のベース
に接続され、磁気抵抗素子１０Ａの端子間電圧の交流成
分を増幅した電圧を一対のトランジスタ２１Ａ、２４Ａ
のコレクタから出力する差動増幅回路２０とを有し、該
第１抵抗と該第２抵抗の抵抗値が互いに等しく、第１ス
イッチ素子３１Ａ、第２スイッチ素子３２Ａ、第１抵抗
１２Ａ、第２抵抗１３Ａ、磁気抵抗素子１０Ａ及び一対
のトランジスタ２１Ａ、２４Ａを１組とするチャンネル
３０Ａ、３０Ｂが複数並列に接続され、該第１スイッチ
素子及び該第２スイッチ素子がチャンネル単位でオン・
オフ制御される。
【００１９】この構成の場合、チャンネル単位で動作状
態となり、雑音に関しては、例えば図１の回路の場合と
同様になる。したがって、各チャンネルの出力のＳＮ比
が向上する。
態となり、雑音に関しては、例えば図１の回路の場合と
同様になる。したがって、各チャンネルの出力のＳＮ比
が向上する。
【００２０】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。
する。
【００２１】［第１実施例］図１は、第１実施例の磁気
抵抗素子用プリアンプを示す。図１と同一構成要素に
は、同一符号を付してその説明を省略する。
抵抗素子用プリアンプを示す。図１と同一構成要素に
は、同一符号を付してその説明を省略する。
【００２２】定電流源２３及び２６に流れる電流をそれ
ぞれＩ2及びＩ3とする。磁気抵抗素子１０の抵抗値が一
定のとき、トランジスタ２１のエミッタ電流はＩ2とな
り、トランジスタ２４のエミッタ電流はＩ3となる。透
過磁束の増加により磁気抵抗素子１０の抵抗値が増加す
ると、トランジスタ２１のベース電位が上昇して、トラ
ンジスタ２１のエミッタ電流がＩ2＋ΔＩとなり、トラ
ンジスタ２４のエミッタ電流がＩ3−ΔＩとなり、コン
デンサ２７にΔＩの電流が図示矢印方向へ流れる。例え
ば、Ｉ2＝Ｉ3で抵抗２２と抵抗２５の抵抗値が共にＲの
とき、ＶO−＊ＶO＝２ΔＩＲとなる。差動増幅回路２０
は、一対の入力信号の差の交流成分を増幅するので、同
相信号を増幅しない。
ぞれＩ2及びＩ3とする。磁気抵抗素子１０の抵抗値が一
定のとき、トランジスタ２１のエミッタ電流はＩ2とな
り、トランジスタ２４のエミッタ電流はＩ3となる。透
過磁束の増加により磁気抵抗素子１０の抵抗値が増加す
ると、トランジスタ２１のベース電位が上昇して、トラ
ンジスタ２１のエミッタ電流がＩ2＋ΔＩとなり、トラ
ンジスタ２４のエミッタ電流がＩ3−ΔＩとなり、コン
デンサ２７にΔＩの電流が図示矢印方向へ流れる。例え
ば、Ｉ2＝Ｉ3で抵抗２２と抵抗２５の抵抗値が共にＲの
とき、ＶO−＊ＶO＝２ΔＩＲとなる。差動増幅回路２０
は、一対の入力信号の差の交流成分を増幅するので、同
相信号を増幅しない。
【００２３】しかし、磁気抵抗素子１０の一端と他端の
入力インピーダンスが異なると、トランジスタ２１のベ
ースに加わる外来雑音とトランジスタ２４のベースに加
わる外来雑音とが同相とならず、差動増幅回路２０で増
幅されてＳＮ比が低下する。また、定電流源１１の雑音
についても同様である。
入力インピーダンスが異なると、トランジスタ２１のベ
ースに加わる外来雑音とトランジスタ２４のベースに加
わる外来雑音とが同相とならず、差動増幅回路２０で増
幅されてＳＮ比が低下する。また、定電流源１１の雑音
についても同様である。
【００２４】そこで、このプリアンプでは、磁気検出回
路において、磁気抵抗素子１０の一端と定電流源１１の
電流入力端との間に抵抗１３を接続し、電源配線ＶCCと
定電流源１１の電流入力端との間にコンデンサ１４を接
続している。抵抗１２と抵抗１３の抵抗値は、互いに等
しい。
路において、磁気抵抗素子１０の一端と定電流源１１の
電流入力端との間に抵抗１３を接続し、電源配線ＶCCと
定電流源１１の電流入力端との間にコンデンサ１４を接
続している。抵抗１２と抵抗１３の抵抗値は、互いに等
しい。
【００２５】これにより、磁気抵抗素子１０の一端と他
端の入力インピーダンスが同一になるので、寄生容量を
介してトランジスタ２１のベースに加わる外来雑音と、
寄生容量を介してトランジスタ２４のベースに加わる外
来雑音とが同相になる。また、定電流源１１の雑音が抵
抗１３を介してトランジスタ２４のベースに加わる信号
と、定電流源１１の雑音がコンデンサ１４及び抵抗１２
を介してトランジスタ２１のベースに加わる信号とが同
相になる。したがって、差動増幅回路２０の出力のＳＮ
比が向上する。
端の入力インピーダンスが同一になるので、寄生容量を
介してトランジスタ２１のベースに加わる外来雑音と、
寄生容量を介してトランジスタ２４のベースに加わる外
来雑音とが同相になる。また、定電流源１１の雑音が抵
抗１３を介してトランジスタ２４のベースに加わる信号
と、定電流源１１の雑音がコンデンサ１４及び抵抗１２
を介してトランジスタ２１のベースに加わる信号とが同
相になる。したがって、差動増幅回路２０の出力のＳＮ
比が向上する。
【００２６】具体的には、抵抗１２及び抵抗１３の抵抗
値を共に４０Ωとし、コンデンサ１４の容量を０．１μ
Ｆとし、抵抗値が１５Ωの磁気抵抗素子１０を用い、同
相信号除去比（ＣＭＲＲ）を測定したところ、図２に示
す如くなり、周波数１ＭＨｚにおいて、同相信号除去比
を図８の回路よりも約３０ｄＢ改善することができ、顕
著な効果が得られた。
値を共に４０Ωとし、コンデンサ１４の容量を０．１μ
Ｆとし、抵抗値が１５Ωの磁気抵抗素子１０を用い、同
相信号除去比（ＣＭＲＲ）を測定したところ、図２に示
す如くなり、周波数１ＭＨｚにおいて、同相信号除去比
を図８の回路よりも約３０ｄＢ改善することができ、顕
著な効果が得られた。
【００２７】［第２実施例］図３は、第２実施例の磁気
抵抗素子用プリアンプを示す。
抵抗素子用プリアンプを示す。
【００２８】このプリアンプは、磁気検出回路におい
て、磁気抵抗素子１０に流れる電流をオン・オフするた
めに、抵抗１２と電源配線ＶCCとの間にトランジスタ１
５を接続している。すなわち、トランジスタ１５のコレ
クタを電源配線ＶCCに接続し、トランジスタ１５のエミ
ッタを抵抗１２の一端に接続し、トランジスタ１５のベ
ースを、抵抗１６を介して電源配線ＶCCに接続し、トラ
ンジスタ１５のベースとグランド線との間にスイッチ素
子１７を接続している。この場合、磁気抵抗素子１０の
一端と他端の入力インピーダンスが同一になるように、
抵抗１３の抵抗値をトランジスタ１５のエミッタインピ
ーダンスだけ大きくする必要がある。
て、磁気抵抗素子１０に流れる電流をオン・オフするた
めに、抵抗１２と電源配線ＶCCとの間にトランジスタ１
５を接続している。すなわち、トランジスタ１５のコレ
クタを電源配線ＶCCに接続し、トランジスタ１５のエミ
ッタを抵抗１２の一端に接続し、トランジスタ１５のベ
ースを、抵抗１６を介して電源配線ＶCCに接続し、トラ
ンジスタ１５のベースとグランド線との間にスイッチ素
子１７を接続している。この場合、磁気抵抗素子１０の
一端と他端の入力インピーダンスが同一になるように、
抵抗１３の抵抗値をトランジスタ１５のエミッタインピ
ーダンスだけ大きくする必要がある。
【００２９】他の点は、図１と同一である。
【００３０】上記構成において、スイッチ素子１７をオ
フにすると、トランジスタ１５がオンになって磁気抵抗
素子１０が動作状態となり、スイッチ素子１７をオンに
すると、トランジスタ１５がオフになって磁気抵抗素子
１０が非動作状態となる。
フにすると、トランジスタ１５がオンになって磁気抵抗
素子１０が動作状態となり、スイッチ素子１７をオンに
すると、トランジスタ１５がオフになって磁気抵抗素子
１０が非動作状態となる。
【００３１】［第３実施例］図４は、第３実施例の磁気
抵抗素子用プリアンプを示す。図３と同一構成要素に
は、同一符号を付してその説明を省略する。
抵抗素子用プリアンプを示す。図３と同一構成要素に
は、同一符号を付してその説明を省略する。
【００３２】このプリアンプは、図３のトランジスタ１
５の代わりに、トランジスタ１５と、オンのとき飽和状
態になるトランジスタ１８とをダーリントン接続したも
のを用いている。
５の代わりに、トランジスタ１５と、オンのとき飽和状
態になるトランジスタ１８とをダーリントン接続したも
のを用いている。
【００３３】この場合も、磁気抵抗素子１０の一端と他
端の入力インピーダンスが同一になるように、抵抗１３
の抵抗値をトランジスタ１５のエミッタインピーダンス
だけ大きくする必要があるが、トランジスタ１５のエミ
ッタインピーダンスは飽和トランジスタ１８のオン抵抗
の１／ｈFEとなるのでこれを無視することができ、トラ
ンジスタ１５及び１８の特性のばらつきによらず抵抗１
２と抵抗１３のサイズを同一にすればよい。
端の入力インピーダンスが同一になるように、抵抗１３
の抵抗値をトランジスタ１５のエミッタインピーダンス
だけ大きくする必要があるが、トランジスタ１５のエミ
ッタインピーダンスは飽和トランジスタ１８のオン抵抗
の１／ｈFEとなるのでこれを無視することができ、トラ
ンジスタ１５及び１８の特性のばらつきによらず抵抗１
２と抵抗１３のサイズを同一にすればよい。
【００３４】他の点は、図３と同一である。
【００３５】［第４実施例］図５は、第４実施例の磁気
抵抗素子用プリアンプを示す。図１と同一構成要素に
は、同一符号を付してその説明を省略する。
抵抗素子用プリアンプを示す。図１と同一構成要素に
は、同一符号を付してその説明を省略する。
【００３６】このプリアンプは、磁気検出回路におい
て、図１のコンデンサ１４の代わりに、定電流源１１の
電流入力端とグランド線との間にコンデンサ１４１が接
続され、電源配線ＶCCとグランド線との間にコンデンサ
１４２が接続されている。コンデンサ１４１とコンデン
サ１４２の容量は、同一である。
て、図１のコンデンサ１４の代わりに、定電流源１１の
電流入力端とグランド線との間にコンデンサ１４１が接
続され、電源配線ＶCCとグランド線との間にコンデンサ
１４２が接続されている。コンデンサ１４１とコンデン
サ１４２の容量は、同一である。
【００３７】他の点は、図１と同一である。
【００３８】抵抗１３とコンデンサ１４１との直列接続
と、抵抗１２とコンデンサ１４２との直列接続により、
磁気抵抗素子１０の一端と他端の入力インピーダンスが
同一になる。また、定電流源１１の雑音の一部がコンデ
ンサ１４１で吸収される。したがって、上記第１実施例
と同様に、差動増幅回路２０の出力のＳＮ比が向上す
る。
と、抵抗１２とコンデンサ１４２との直列接続により、
磁気抵抗素子１０の一端と他端の入力インピーダンスが
同一になる。また、定電流源１１の雑音の一部がコンデ
ンサ１４１で吸収される。したがって、上記第１実施例
と同様に、差動増幅回路２０の出力のＳＮ比が向上す
る。
【００３９】［第５実施例］図６は、第４実施例の磁気
抵抗素子用プリアンプを示す。図１と同一構成要素に
は、同一符号を付してその説明を省略する。
抵抗素子用プリアンプを示す。図１と同一構成要素に
は、同一符号を付してその説明を省略する。
【００４０】このプリアンプは、２個の磁気抵抗素子１
０Ａと磁気抵抗素子１０Ｂとを切り換えて使用するため
に、互いに同一構成の第１チャンネル３０Ａと第２チャ
ンネル３０Ｂとを並列に接続している。図６では、第１
チャンネル３０Ａと第２チャンネル３０Ｂの互いに対応
する構成要素に同一番号を付し、かつ、第１チャンネル
３０Ａの構成要素にＡを付加し、第２チャンネル３０Ｂ
の構成要素にＢを付加している。また、第１チャンネル
３０Ａの一対の出力をＶＡO 、＊ＶＡO で表し、第２チ
ャンネル３０Ｂの一対の出力をＶＢO 、＊ＶＢO で表し
ている。
０Ａと磁気抵抗素子１０Ｂとを切り換えて使用するため
に、互いに同一構成の第１チャンネル３０Ａと第２チャ
ンネル３０Ｂとを並列に接続している。図６では、第１
チャンネル３０Ａと第２チャンネル３０Ｂの互いに対応
する構成要素に同一番号を付し、かつ、第１チャンネル
３０Ａの構成要素にＡを付加し、第２チャンネル３０Ｂ
の構成要素にＢを付加している。また、第１チャンネル
３０Ａの一対の出力をＶＡO 、＊ＶＡO で表し、第２チ
ャンネル３０Ｂの一対の出力をＶＢO 、＊ＶＢO で表し
ている。
【００４１】第１チャンネル３０Ａは、作動増幅回路を
構成する一対のトランジスタ２１Ａ及び２４Ａと、磁気
抵抗素子１０Ａと、磁気抵抗素子１０Ａの一端及び他端
に接続された抵抗１２Ａ及び抵抗１３Ａと、抵抗１２Ａ
と電源配線ＶCCとの間に接続されたスイッチ素子３１Ａ
と、抵抗１３Ａと定電流源１１の入力端との間に接続さ
れたスイッチ素子３２Ａとを備えている。抵抗２２、２
５、定電流源１１、２３、２６及びコンデンサ２７は、
第１チャンネル３０Ａと第２チャンネル３０Ｂとで共通
に使用されている。
構成する一対のトランジスタ２１Ａ及び２４Ａと、磁気
抵抗素子１０Ａと、磁気抵抗素子１０Ａの一端及び他端
に接続された抵抗１２Ａ及び抵抗１３Ａと、抵抗１２Ａ
と電源配線ＶCCとの間に接続されたスイッチ素子３１Ａ
と、抵抗１３Ａと定電流源１１の入力端との間に接続さ
れたスイッチ素子３２Ａとを備えている。抵抗２２、２
５、定電流源１１、２３、２６及びコンデンサ２７は、
第１チャンネル３０Ａと第２チャンネル３０Ｂとで共通
に使用されている。
【００４２】上記構成において、スイッチ素子３１Ａ及
びスイッチ素子３２Ａが制御信号Ｃによりオンにされて
いるとき、スイッチ素子３１Ｂ及びスイッチ素子３２Ｂ
は、制御信号Ｃを反転した制御信号＊Ｃによりオフにさ
れ、磁気抵抗素子１０Ａが動作状態、磁気抵抗素子１０
Ｂが非動作状態となる。同様に、スイッチ素子３１Ａ及
びスイッチ素子３２Ａが制御信号Ｃによりオフにされて
いるとき、スイッチ素子３１Ｂ及びスイッチ素子３２Ｂ
は、制御信号＊Ｃによりオンにされ、磁気抵抗素子１０
Ａが非動作状態、磁気抵抗素子１０Ｂが動作状態とな
る。
びスイッチ素子３２Ａが制御信号Ｃによりオンにされて
いるとき、スイッチ素子３１Ｂ及びスイッチ素子３２Ｂ
は、制御信号Ｃを反転した制御信号＊Ｃによりオフにさ
れ、磁気抵抗素子１０Ａが動作状態、磁気抵抗素子１０
Ｂが非動作状態となる。同様に、スイッチ素子３１Ａ及
びスイッチ素子３２Ａが制御信号Ｃによりオフにされて
いるとき、スイッチ素子３１Ｂ及びスイッチ素子３２Ｂ
は、制御信号＊Ｃによりオンにされ、磁気抵抗素子１０
Ａが非動作状態、磁気抵抗素子１０Ｂが動作状態とな
る。
【００４３】すなわち、第１チャンネル３０Ａと第２チ
ャンネル３０Ｂのいずれか一方のみが動作状態となり、
雑音に関しては図１の回路の場合と同一になる。したが
って、第１チャンネル３０Ａ及び第２チャンネル３０Ｂ
の出力のＳＮ比が向上する。
ャンネル３０Ｂのいずれか一方のみが動作状態となり、
雑音に関しては図１の回路の場合と同一になる。したが
って、第１チャンネル３０Ａ及び第２チャンネル３０Ｂ
の出力のＳＮ比が向上する。
【００４４】［第６実施例］図７は、第６実施例の磁気
抵抗素子用プリアンプを示す。図６と同一構成要素に
は、同一符号を付してその説明を省略する。
抵抗素子用プリアンプを示す。図６と同一構成要素に
は、同一符号を付してその説明を省略する。
【００４５】このプリアンプは、２個の磁気抵抗素子１
０Ａと磁気抵抗素子１０Ｂとを切り換えて使用するため
に、互いに同一構成の第１チャンネル４０Ａと第２チャ
ンネル４０Ｂとを並列に接続している。図７では、第１
チャンネル４０Ａと第２チャンネル４０Ｂの互いに対応
する構成要素に同番号を付し、かつ、第１チャンネル４
０Ａの構成要素にＡを付加し、第２チャンネル４０Ｂの
構成要素にＢを付加している。また、第１チャンネル４
０Ａの一対の出力をＶＡO 、＊ＶＡO で表し、第２チャ
ンネル４０Ｂの一対の出力をＶＢO 、＊ＶＢO で表して
いる。
０Ａと磁気抵抗素子１０Ｂとを切り換えて使用するため
に、互いに同一構成の第１チャンネル４０Ａと第２チャ
ンネル４０Ｂとを並列に接続している。図７では、第１
チャンネル４０Ａと第２チャンネル４０Ｂの互いに対応
する構成要素に同番号を付し、かつ、第１チャンネル４
０Ａの構成要素にＡを付加し、第２チャンネル４０Ｂの
構成要素にＢを付加している。また、第１チャンネル４
０Ａの一対の出力をＶＡO 、＊ＶＡO で表し、第２チャ
ンネル４０Ｂの一対の出力をＶＢO 、＊ＶＢO で表して
いる。
【００４６】第１チャンネル４０Ａは、図６のスイッチ
素子３１Ａ及びスイッチ素子３２Ａを、図３と同様に、
それぞれトランジスタ１５Ａ及びトランジスタ４１Ａで
構成し、トランジスタ１５Ａのベースを、抵抗１６Ａを
介して電源配線ＶCCに接続し、トランジスタ１５Ａのベ
ースとグランド線との間にスイッチ素子１７Ａを接続
し、トランジスタ４１Ａのベースにスイッチ素子４２Ａ
の一端を接続している。スイッチ素子４２Ａの他端は、
第１チャンネル４０Ａ及び第２チャンネル４０Ｂに共通
の定電流源１９を介して電源配線ＶCCに接続されてい
る。定電流源１９は、トランジスタ４１Ａ又はトランジ
スタ４１Ｂを飽和状態でオンにするためのベース電流を
供給する。
素子３１Ａ及びスイッチ素子３２Ａを、図３と同様に、
それぞれトランジスタ１５Ａ及びトランジスタ４１Ａで
構成し、トランジスタ１５Ａのベースを、抵抗１６Ａを
介して電源配線ＶCCに接続し、トランジスタ１５Ａのベ
ースとグランド線との間にスイッチ素子１７Ａを接続
し、トランジスタ４１Ａのベースにスイッチ素子４２Ａ
の一端を接続している。スイッチ素子４２Ａの他端は、
第１チャンネル４０Ａ及び第２チャンネル４０Ｂに共通
の定電流源１９を介して電源配線ＶCCに接続されてい
る。定電流源１９は、トランジスタ４１Ａ又はトランジ
スタ４１Ｂを飽和状態でオンにするためのベース電流を
供給する。
【００４７】他の点は、図６と同一である。
【００４８】上記構成において、スイッチ素子４２Ａ及
びスイッチ素子１７Ｂが制御信号Ｃによりオンにされ、
スイッチ素子１７Ａ及びスイッチ素子４２Ｂが制御信号
＊Ｃによりオフにされると、トランジスタ１５Ａとトラ
ンジスタ４１Ａとが共にオンとなり、トランジスタ１５
Ｂとトランジスタ４１Ｂとが共にオフとなって、第１チ
ャンネル４０Ａが動作状態となり、第２チャンネル４０
Ｂが非動作状態となる。同様に、スイッチ素子４２Ａ及
びスイッチ素子１７Ｂが制御信号Ｃによりオフにされ、
スイッチ素子１７Ａ及びスイッチ素子４２Ｂが制御信号
＊Ｃによりオンにされると、トランジスタ１５Ａとトラ
ンジスタ４１Ａとが共にオフとなり、トランジスタ１５
Ｂとトランジスタ４１Ｂとが共にオンとなって、第１チ
ャンネル４０Ａが非動作状態となり、第２チャンネル４
０Ｂが動作状態となる。
びスイッチ素子１７Ｂが制御信号Ｃによりオンにされ、
スイッチ素子１７Ａ及びスイッチ素子４２Ｂが制御信号
＊Ｃによりオフにされると、トランジスタ１５Ａとトラ
ンジスタ４１Ａとが共にオンとなり、トランジスタ１５
Ｂとトランジスタ４１Ｂとが共にオフとなって、第１チ
ャンネル４０Ａが動作状態となり、第２チャンネル４０
Ｂが非動作状態となる。同様に、スイッチ素子４２Ａ及
びスイッチ素子１７Ｂが制御信号Ｃによりオフにされ、
スイッチ素子１７Ａ及びスイッチ素子４２Ｂが制御信号
＊Ｃによりオンにされると、トランジスタ１５Ａとトラ
ンジスタ４１Ａとが共にオフとなり、トランジスタ１５
Ｂとトランジスタ４１Ｂとが共にオンとなって、第１チ
ャンネル４０Ａが非動作状態となり、第２チャンネル４
０Ｂが動作状態となる。
【００４９】すなわち、第１チャンネル４０Ａと第２チ
ャンネル４０Ｂのいずれか一方のみが動作状態となり、
雑音に関しては図１の回路の場合と同一になる。したが
って、第１チャンネル４０Ａ及び第２チャンネル４０Ｂ
の出力のＳＮ比が向上する。
ャンネル４０Ｂのいずれか一方のみが動作状態となり、
雑音に関しては図１の回路の場合と同一になる。したが
って、第１チャンネル４０Ａ及び第２チャンネル４０Ｂ
の出力のＳＮ比が向上する。
【００５０】
【発明の効果】以上説明した如く、第１発明及び第３発
明に係る磁気抵抗素子用プリアンプによれば、磁気抵抗
素子の一端と他端の入力インピーダンスが同一になるの
で、寄生容量を介して差動増幅回路の一対のトランジス
タのベースに加わる外来雑音が同相になり、また、磁気
検出回路の定電流源の雑音が第２抵抗を介して該一対の
トランジスタの一方のベースに加わる信号と、該定電流
源の雑音がコンデンサ及び第１抵抗を介して該一対のト
ランジスタの他方のベースに加わる信号とが同相になる
ので、差動増幅回路の出力のＳＮ比が向上するという効
果を奏し、高密度記録媒体からの磁気ヘッドによるデー
タ読取りの正確化に寄与するところが大きい。
明に係る磁気抵抗素子用プリアンプによれば、磁気抵抗
素子の一端と他端の入力インピーダンスが同一になるの
で、寄生容量を介して差動増幅回路の一対のトランジス
タのベースに加わる外来雑音が同相になり、また、磁気
検出回路の定電流源の雑音が第２抵抗を介して該一対の
トランジスタの一方のベースに加わる信号と、該定電流
源の雑音がコンデンサ及び第１抵抗を介して該一対のト
ランジスタの他方のベースに加わる信号とが同相になる
ので、差動増幅回路の出力のＳＮ比が向上するという効
果を奏し、高密度記録媒体からの磁気ヘッドによるデー
タ読取りの正確化に寄与するところが大きい。
【００５１】第２発明に係る磁気抵抗素子用プリアンプ
によれば、第２抵抗と第１コンデンサとの直列接続と、
第１抵抗と第２コンデンサとの直列接続により、磁気抵
抗素子の一端と他端の入力インピーダンスが同一にな
り、また、定電流源の雑音が第１コンデンサで吸収され
るので、差動増幅回路の出力のＳＮ比が向上するという
効果を奏し、高密度記録媒体からの磁気ヘッドによるデ
ータ読取りの正確化に寄与するところが大きい。
によれば、第２抵抗と第１コンデンサとの直列接続と、
第１抵抗と第２コンデンサとの直列接続により、磁気抵
抗素子の一端と他端の入力インピーダンスが同一にな
り、また、定電流源の雑音が第１コンデンサで吸収され
るので、差動増幅回路の出力のＳＮ比が向上するという
効果を奏し、高密度記録媒体からの磁気ヘッドによるデ
ータ読取りの正確化に寄与するところが大きい。
【図１】本発明の第１実施例の磁気抵抗素子用プリアン
プの回路図である。
プの回路図である。
【図２】周波数に対する同相信号除去比を、図１の回路
の場合と図８の回路の場合とで対比して示す線図であ
る。
の場合と図８の回路の場合とで対比して示す線図であ
る。
【図３】本発明の第２実施例の磁気抵抗素子用プリアン
プの回路図である。
プの回路図である。
【図４】本発明の第３実施例の磁気抵抗素子用プリアン
プの回路図である。
プの回路図である。
【図５】本発明の第４実施例の磁気抵抗素子用プリアン
プの回路図である。
プの回路図である。
【図６】本発明の第５実施例の磁気抵抗素子用プリアン
プの回路図である。
プの回路図である。
【図７】本発明の第６実施例の磁気抵抗素子用プリアン
プの回路図である。
プの回路図である。
【図８】従来の磁気抵抗素子用プリアンプの回路図であ
る。
る。
１０、１０Ａ、１０Ｂ 磁気抵抗素子 １１、１９、２３、２６ 定電流源 ２０ 差動増幅回路 ３０Ａ、４０Ａ 第１チャンネル ３０Ｂ、４０Ｂ 第２チャンネル
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G11B 5/02 H03F 3/45
Claims (5)
- 【請求項１】 磁気抵抗素子（１０）の一端が第１抵抗
（１２）を介して電源配線（ＶCC）に接続され、該磁気
抵抗素子の他端が第２抵抗（１３）を介して定電流源
（１１）の電流入力端に接続され、該電源配線と該磁気
抵抗素子の該他端との間にコンデンサ（１４）が接続さ
れ、該定電流源の電流出力端がグランド線に接続された
磁気検出回路と、 該磁気抵抗素子の一端及び他端がそれぞれ一対のトラン
ジスタ（２１、２４）の一方及び他方のベースに接続さ
れ、該磁気抵抗素子の端子間電圧の交流成分を増幅した
電圧を該一対のトランジスタのコレクタから出力する差
動増幅回路（２０）と、 を有し、該第１抵抗と該第２抵抗の抵抗値が互いに等し
いことを特徴とする磁気抵抗素子用プリアンプ。 - 【請求項２】 磁気抵抗素子（１０）の一端が第１抵抗
（１２）を介して電源配線（ＶCC）に接続され、該磁気
抵抗素子の他端が第２抵抗（１３）を介して定電流源
（１１）の電流入力端に接続され、該定電流源の電流出
力端がグランド線に接続され、該磁気抵抗素子の該他端
と該グランド線との間に第１コンデンサ（１４１）が接
続され、該電源配線と該グランド線との間に第２コンデ
ンサ（１４２）が接続された磁気検出回路と、 該磁気抵抗素子の一端及び他端がそれぞれ一対のトラン
ジスタ（２１、２４）の一方及び他方のベースに接続さ
れ、該磁気抵抗素子の端子間電圧の交流成分を増幅した
電圧を該一対のトランジスタのコレクタから出力する差
動増幅回路（２０）と、 を有し、該第１抵抗と該第２抵抗の抵抗値が互いに等し
く、該第１コンデンサと該第２コンデンサの容量が同一
であることを特徴とする磁気抵抗素子用プリアンプ。 - 【請求項３】 前記第１抵抗（１２）と前記電源配線
（ＶCC）との間にスイッチ素子（１５）が接続されてい
ることを特徴とする請求項１又は２記載の磁気抵抗素子
用プリアンプ。 - 【請求項４】 前記第２抵抗（１３Ａ）と前記定電流源
（１１）との間にスイッチ素子（３２Ａ）が接続されて
いることを特徴とする請求項１又は２記載の磁気抵抗素
子用プリアンプ。 - 【請求項５】 磁気抵抗素子（１０Ａ）の一端が第１抵
抗（１２Ａ）の一端に接続され、該第１抵抗の他端が第
１スイッチ素子（３１Ａ）を介して電源配線（ＶCC）に
接続され、該磁気抵抗素子の他端が第２抵抗（１３Ａ）
の一端に接続され、該第２抵抗の他端が第２スイッチ素
子（３２Ａ）を介して定電流源（１１）の電流入力端に
接続され、該電源配線と該電流入力端との間にコンデン
サ（１４）が接続され、該定電流源の電流出力端がグラ
ンド線に接続された磁気検出回路と、 該磁気抵抗素子の一端及び他端がそれぞれ一対のトラン
ジスタ（２１Ａ、２４Ａ）の一方及び他方のベースに接
続され、該磁気抵抗素子の端子間電圧の交流成分を増幅
した電圧を該一対のトランジスタのコレクタから出力す
る差動増幅回路（２０）とを有し、該第１抵抗と該第２抵抗の抵抗値が互いに等しく、 該第１スイッチ素子、該第２スイッチ素子、該第１抵
抗、該第２抵抗、該磁気抵抗素子及び一対の該トランジ
スタを１組とするチャンネル（３０Ａ、３０Ｂ）が複数
並列に接続され、該第１スイッチ素子及び該第２スイッ
チ素子がチャンネル単位でオン・オフ制御されることを
特徴とする磁気抵抗素子用プリアンプ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5032284A JP2994522B2 (ja) | 1993-02-22 | 1993-02-22 | 磁気抵抗素子用プリアンプ |
| US08/199,931 US5452148A (en) | 1993-02-22 | 1994-02-22 | Preamplifing circuit for a magnetoresistance device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5032284A JP2994522B2 (ja) | 1993-02-22 | 1993-02-22 | 磁気抵抗素子用プリアンプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06243405A JPH06243405A (ja) | 1994-09-02 |
| JP2994522B2 true JP2994522B2 (ja) | 1999-12-27 |
Family
ID=12354670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5032284A Expired - Lifetime JP2994522B2 (ja) | 1993-02-22 | 1993-02-22 | 磁気抵抗素子用プリアンプ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5452148A (ja) |
| JP (1) | JP2994522B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118611A (en) * | 1993-12-14 | 2000-09-12 | Fujitsu Limited | Signal reproducing circuit adapted to head utilizing magneto-resistive effect |
| US5831784A (en) * | 1996-09-05 | 1998-11-03 | Vtc, Inc. | Pseudo differential voltage sense MR preamplifier with improved bandwidth |
| US5757566A (en) * | 1996-09-10 | 1998-05-26 | Vtc Inc. | Direct AC-coupled amplifier with improved common mode rejection for MR heads |
| US5856891A (en) * | 1997-01-22 | 1999-01-05 | Vtc Inc. | MR resistive-biasing scheme providing low noise high common-mode rejection and high supply rejection |
| US6150878A (en) * | 1998-01-12 | 2000-11-21 | Chip Express (Israel) Ltd. | Low voltage device operable with a high voltage supply |
| JP2000195023A (ja) * | 1998-12-25 | 2000-07-14 | Toshiba Corp | ヘッドサスペンションアセンブリ及び同アセンブリを搭載した磁気ディスク装置 |
| US6606212B1 (en) * | 1999-03-17 | 2003-08-12 | International Business Machines Corporation | Wideband readout of magneto-resistive heads for data storage |
| JP4386498B2 (ja) | 1999-06-23 | 2009-12-16 | 株式会社ルネサステクノロジ | 差動増幅回路 |
| JP2001016052A (ja) * | 1999-06-30 | 2001-01-19 | Mitsubishi Electric Corp | 磁気抵抗素子の信号増幅回路 |
| US7436633B2 (en) * | 2004-10-15 | 2008-10-14 | Tdk Corporation | Thin-film magnetic head, head gimbal assembly and hard disk system |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3618119A (en) * | 1970-03-13 | 1971-11-02 | Storage Technology Corp | Compensation in a magentic write circuit |
| NL7806568A (nl) * | 1978-06-19 | 1979-12-21 | Philips Nv | Magnetoweerstand leeskop. |
| US4255769A (en) * | 1979-06-28 | 1981-03-10 | American Optical Corporation | Low-noise preamplifier |
| CA1153076A (en) * | 1979-12-10 | 1983-08-30 | General Electric Company | Resonator coupled differential amplifier |
| US4542422A (en) * | 1981-11-13 | 1985-09-17 | Victor Company Of Japan, Limited | Electromagnetic transducer head assembly |
| JPS5933616A (ja) * | 1982-08-17 | 1984-02-23 | Matsushita Electric Ind Co Ltd | 薄膜磁気ヘツド |
| JPS59104720A (ja) * | 1982-12-07 | 1984-06-16 | Matsushita Electric Ind Co Ltd | 磁気記録再生装置 |
| US4706138A (en) * | 1986-04-14 | 1987-11-10 | International Business Machines Corporation | Amplification of signals produced by a magnetic sensor |
| US4786993A (en) * | 1986-06-30 | 1988-11-22 | International Business Machines Corporation | Voltage amplifier for constant voltage biasing and amplifying signals from a MR sensor |
| US4879610A (en) * | 1988-09-28 | 1989-11-07 | International Business Machines Corporation | Protective circuit for a magnetoresistive element |
| US5122915A (en) * | 1990-09-26 | 1992-06-16 | Minnesota Mining And Manufacturing Company | Low-noise preamplifier for magneto-resistive heads |
-
1993
- 1993-02-22 JP JP5032284A patent/JP2994522B2/ja not_active Expired - Lifetime
-
1994
- 1994-02-22 US US08/199,931 patent/US5452148A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06243405A (ja) | 1994-09-02 |
| US5452148A (en) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2574986B2 (ja) | デイスク記憶システム | |
| JPH1166510A (ja) | 電流バイアス電流検知磁気抵抗性前置増幅器、前置増幅用集積回路、及び関連方法 | |
| JP2572528B2 (ja) | データ記憶装置 | |
| JPS639002A (ja) | 磁気センサ用バイアス兼増幅回路 | |
| JP4321437B2 (ja) | 磁気ディスクメモリ装置 | |
| US5345346A (en) | Positive feedback low input capacitance differential amplifier | |
| JP2994522B2 (ja) | 磁気抵抗素子用プリアンプ | |
| JP2588368B2 (ja) | 差動増幅回路 | |
| KR950704773A (ko) | 기록 매체상의 트랙으로 부터 정보를 판독하는 장치(Arrangement for reading information from a track on a record carrier) | |
| US5831784A (en) | Pseudo differential voltage sense MR preamplifier with improved bandwidth | |
| US5886568A (en) | Open-loop MR biasing circuit with high power supply and common mode rejection | |
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| US6831799B2 (en) | High bandwidth low noise cross-coupled amplifier | |
| US6154333A (en) | Amplification circuit | |
| JP2861325B2 (ja) | 所定の入力インピーダンス及び種々の相互コンダクタンスを有する電圧電流増幅回路 | |
| US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
| JPH1166505A (ja) | 磁気抵抗性データ変換器用低ノイズ前置増幅器 | |
| US6107888A (en) | Method to equalize input currents to differential-to-single-ended amplifier configuration | |
| US6208482B1 (en) | Signal amplifying circuit for an MR element | |
| JP4516177B2 (ja) | 可変利得増幅回路 | |
| JP2770292B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 | |
| JPH0610842B2 (ja) | 抵抗変化検出回路 | |
| JPH09116347A (ja) | シングルエンド入力型高周波増幅器 | |
| JP3099837B2 (ja) | 磁気抵抗素子信号切換増幅回路およびそれを用いた磁気記憶装置 | |
| JP4014740B2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991012 |