JP2000195023A - ヘッドサスペンションアセンブリ及び同アセンブリを搭載した磁気ディスク装置 - Google Patents

ヘッドサスペンションアセンブリ及び同アセンブリを搭載した磁気ディスク装置

Info

Publication number
JP2000195023A
JP2000195023A JP10369472A JP36947298A JP2000195023A JP 2000195023 A JP2000195023 A JP 2000195023A JP 10369472 A JP10369472 A JP 10369472A JP 36947298 A JP36947298 A JP 36947298A JP 2000195023 A JP2000195023 A JP 2000195023A
Authority
JP
Japan
Prior art keywords
head
terminal
circuit
read
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10369472A
Other languages
English (en)
Inventor
Makoto Katsumata
信 勝間田
Kenji Tsuruta
健二 寉田
Katsuhiko Kaida
克彦 海田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10369472A priority Critical patent/JP2000195023A/ja
Priority to US09/385,731 priority patent/US6377411B1/en
Priority to EP99117052A priority patent/EP1014342A3/en
Publication of JP2000195023A publication Critical patent/JP2000195023A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/455—Arrangements for functional testing of heads; Measuring arrangements for heads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/40—Protective measures on heads, e.g. against excessive temperature 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
    • G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
    • G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/12—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules
    • G11B33/121—Disposition of constructional parts in the apparatus, e.g. of power supply, of modules the apparatus comprising a single recording/reproducing device
    • G11B33/122—Arrangements for providing electrical connections, e.g. connectors, cables, switches

Landscapes

  • Magnetic Heads (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)

Abstract

(57)【要約】 【課題】ＨＳＡの組立工程でのＭＲヘッドの静電破壊を
防止する。 【解決手段】ＨＳＡ２８において、ＭＲヘッド３２を支
持するサスペンション３０上に、当該ヘッド３２のＥＳ
Ｄによる静電破壊を保護するための保護回路を少なくと
も内蔵したヘッドＩＣ３４を実装した構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、磁気抵抗効果型ヘ
ッドの静電破壊を防止するための保護回路をヘッドサス
ペンション上に実装してなるヘッドサスペンションアセ
ンブリ（ＨＳＡ）及び同アセンブリを搭載した磁気ディ
スク装置に関する。
【０００２】
【従来の技術】従来、ヘッドが取り付けられたサスペン
ションを含むヘッドサスペンションアセンブリ（ＨＳ
Ａ）を搭載した磁気ディスク装置では、ヘッドにより磁
気記録媒体から読み取られた信号を増幅するリードアン
プ回路と、上記ヘッドに対して方向を切り換えて電流を
流すことで当該ヘッドによる磁気記録媒体へのデータ書
き込みを行わせるライトドライバ回路を含むヘッドアン
プ回路は、配線用のケーブル部材としてのフレキシブル
プリント配線板（ＦＰＣ）に実装されるのが一般的であ
った。
【０００３】このＦＰＣ（以下、メインＦＰＣと称す
る）上にはヘッドアンプ回路のヘッド側入出力端子群と
接続される導線群を形成する導電性の配線パターン（導
体パターン）群が配設されている。この配線パターン群
の、ヘッドアンプ回路との接続部とは反対側の端部には
ＨＳＡ数分の接続パッド部が形成されている。
【０００４】一方、各ＨＳＡには、そのＨＳＡ（のサス
ペンションの先端）に実装されているヘッドの電極群を
メインＦＰＣを介してプリアンプ回路と接続するための
中継ＦＰＣが固定されている。この中継ＦＰＣには配線
パターンの群が形成されており、当該中継ＦＰＣの一端
側でＨＳＡ上のヘッドの各電極と接続される。また、中
継ＦＰＣの他端側は、配線パターン群と接続された電極
パッド群からなる半田付け部をなしている。この中継Ｆ
ＰＣの半田付け部は、各電極パッドを、メインＦＰＣの
対応する接続パッド部の接続パッドに半田付けすること
で、当該メインＦＰＣに電気的且つ機械的に接続され
る。
【０００５】ここでＦＰＣは可撓性に優れているため、
ヘッドを磁気記録媒体上の半径方向に移動する動作が行
われても、ヘッドとヘッドアンプ回路との上記半田付け
部を介しての接続状態に悪影響が及ぶ虞はない。
【０００６】
【発明が解決しようとする課題】さて、近年の磁気ディ
スク装置では、高記録密度化を実現する手段の１つとし
て、高い再生出力が得られるＭＲ（Magneto Resistiv
e；磁気抵抗効果）素子を再生ヘッドとして用い（ると
共に薄膜ヘッドを記録ヘッドとして用い）た、いわゆる
複合分離型の磁気ヘッドが採用されるようになってきて
いる。この磁気ヘッドはＭＲヘッド（磁気抵抗効果型ヘ
ッド）と呼ばれる。
【０００７】このＭＲヘッド（中のＭＲ素子）は、上記
したように高い再生出力が得られるものの、静電気放電
（Electrostatic Discharge；ＥＳＤ）により破壊（静
電破壊）されやすいという欠点がある。そのため近時
は、ＭＲヘッドのＥＳＤによる静電破壊を防止するため
の保護回路を備えたヘッドアンプ回路も開発されてい
る。
【０００８】ところが、ヘッドアンプ回路側に保護回路
（ＭＲ保護回路）を設けても、ＭＲヘッドの静電破壊が
防止できるとは限らなかった。本発明者は、その破壊が
ＨＳＡを装置に組み込む組立作業時に発生しやすく、し
かもその原因が、ＭＲヘッドと接続されている（ケーブ
ル部材としての）中継ＦＰＣの半田付け部での、ヘッド
アンプ回路が実装されるメインＦＰＣとの半田付け作業
時に、その半田付け部近傍に例えば作業者等を通してＥ
ＳＤが発生するためであることを発見するに至った。こ
の場合、ヘッドアンプ回路側にＭＲ保護回路が設けられ
ていても、当該保護回路は半田付け部近傍に発生したＥ
ＳＤに対して有効に機能せず、ＥＳＤの影響が直接ヘッ
ドに及ぶ。そのため、特に組立工程においてＭＲヘッド
がＥＳＤにより静電破壊されるのを効果的に防止するこ
とが要求される。
【０００９】また、高記録密度化に伴い、ヘッドとリー
ドアンプ回路との間の配線等に発生するノイズによる帯
域制限の問題や、ヘッドとライトドライバ回路との間の
配線のインダクタンスの影響によるライト特性の低下の
問題が顕著に現れるようになってきており、この問題の
解決が要求される。
【００１０】本発明は上記事情を考慮してなされたもの
でその目的は、リード用の磁気抵抗効果素子（ＭＲ素
子）及びライト用の薄膜ヘッドからなる磁気ヘッド（Ｍ
Ｒヘッド）を支持するサスペンションに当該ヘッドの静
電破壊を保護するための保護回路を内蔵した集積回路素
子（ヘッドＩＣ）を実装することで、ヘッドサスペンシ
ョンアセンブリ（ＨＳＡ）の組立工程で静電気放電（Ｅ
ＳＤ）が発生しても保護回路が有効に機能して、当該ヘ
ッドの静電破壊が防止できるヘッドサスペンションアセ
ンブリ及び同アセンブリを搭載した磁気ディスク装置を
提供することにある。
【００１１】本発明の他の目的は、磁気ヘッドとリード
アンプ回路との間の配線等に発生するノイズによる帯域
制限の問題、或いは磁気ヘッドとライトドライバ回路と
の間の配線のインダクタンスの影響によるライト特性の
低下の問題の少なくとも一方を解消できるヘッドサスペ
ンションアセンブリ及び同アセンブリを搭載した磁気デ
ィスク装置を提供することにある。
【００１２】
【課題を解決するための手段】本発明のＨＳＡ（ヘッド
サスペンションアセンブリ）は、リード用のＭＲ素子
（磁気抵抗効果素子）及びライト用の薄膜ヘッドを有す
るＭＲヘッド（磁気ヘッド）と、このＭＲヘッドを、回
転した磁気記録媒体から浮上させるためのスライダと、
このスライダを支持するサスペンションと、上記ＭＲ素
子と接続され、当該素子を静電破壊から防止するための
保護回路を内蔵し、上記サスペンション上に実装された
ヘッドＩＣと、少なくとも上記ＭＲヘッドと上記ヘッド
ＩＣとを電気的に接続するケーブル部材とを備えたこと
を特徴とする。
【００１３】このような構成のＨＳＡにおいては、保護
回路を内蔵したヘッドＩＣがＭＲヘッドと同様にサスペ
ンション上に実装されているため、ＨＳＡを装置に組み
込む組立作業時にケーブル部材の半田付け部近傍にＥＳ
Ｄが発生しても、ヘッドＩＣ内の保護回路が有効に機能
して、ＭＲヘッドの静電破壊を防止することが可能とな
る。
【００１４】ここで、ヘッドＩＣをチップの状態で、ス
ライダを挟んでＭＲヘッドとは反対側のサスペンション
上に実装し、且つその厚みをスライダ厚以下とするとよ
い。こうすることにより、本ＨＳＡを組み込んだ磁気デ
ィスク装置において、ヘッドＩＣをサスペンション上に
実装したことによるヘッドの浮上特性への悪影響が発生
する虞はない。
【００１５】また、上記ヘッドＩＣに、上記保護回路の
他に、リードアンプ回路及びライトドライバ回路のうち
の少なくとも一方を内蔵させるとよい。もし、リードア
ンプ回路を内蔵させた場合には、当該リードアンプ回路
がＭＲヘッドの近くに位置することから、本ＨＳＡを組
み込んだ磁気ディスク装置においてノイズを小さく抑え
ることができる。同様に、ライトドライバ回路を内蔵さ
せた場合には、当該ライトドライバ回路がＭＲヘッドの
近くに位置することから、本ＨＳＡを組み込んだ磁気デ
ィスク装置においてケーブル部材でのインダクタンスを
小さく抑えることができ、ライト電流の立ち上がりと立
ち下がりを速くすることができる。
【００１６】また、本ＨＳＡをＭＲヘッド分備えた磁気
ディスク装置におけるヘッドアンプ回路としては、各Ｈ
ＳＡのサスペンションにそれぞれ実装して用いられるヘ
ッドＩＣ、即ち保護回路を内蔵したヘッドＩＣ、或いは
保護回路に加えて、リードアンプ回路及びライトドライ
バ回路のうちの少なくとも一方を内蔵したヘッドＩＣ
と、これら各ヘッドＩＣを制御するコントロールＩＣと
により構成すればよい。つまり、ヘッドアンプ回路に必
要な機能を、ヘッドＩＣとコントロールＩＣとに分散し
て配置すればよい。ここで、ヘッドＩＣに、リードアン
プ回路及びライトドライバ回路のうちの一方だけが内蔵
される場合、他方はコントロールＩＣに内蔵されること
になる。
【００１７】また上記ヘッドＩＣに、保護回路に加えて
リードアンプ回路を内蔵させた場合、当該ヘッドＩＣ
を、ＭＲ素子の両端と接続するための第１及び第２のＭ
Ｒ端子と、外部から与えられるバイアス電流を受け取る
ためのバイアス電流端子と、ＭＲ素子によって磁気記録
媒体から読み取られた信号（リード信号）を外部に出力
するためのリード出力端子と、正電源に接続するための
第１の電源端子と、接地レベルまたは負電源に接続する
ための第２の電源端子と、上記リード信号を増幅して上
記リード出力端子に出力するリードアンプ回路と、上記
第１及び第２のＭＲ端子、上記バイアス電流端子、並び
に上記リードアンプ回路の入力と接続された保護回路で
あって、上記バイアス電流端子に入力されるバイアス電
流を上記第１及び第２のＭＲ端子の一方に伝達すると共
に、上記リード信号を上記第１及び第２のＭＲ端子から
受け取って上記リードアンプ回路に伝達する保護回路と
により構成するとよい。
【００１８】このような構成のヘッドＩＣをＨＳＡのサ
スペンション上に実装することにより、当該ヘッドＩＣ
中の保護回路によってＭＲヘッドの静電破壊が防止でき
る他に、ＨＳＡから延びるケーブル部材での配線本数
を、バイアス電流端子、リード出力端子、第１及び第２
の電源端子に対応する４本と、薄膜ヘッドの両端に対応
する２本の合計６本に抑えることができる。また、リー
ドアンプ回路がＭＲヘッドの近くに位置することから、
ノイズを小さく抑えることができる。
【００１９】また上記ヘッドＩＣに、保護回路に加えて
ライトドライバ回路を内蔵させた場合、当該ヘッドＩＣ
を、上記第１及び第２のＭＲ端子と、上記薄膜ヘッドの
両端と接続するための第１及び第２の薄膜端子と、上記
バイアス電流端子と、上記リード出力端子と、上記第１
及び第２の電源端子と、外部から与えられるライト電流
値を決定する信号を受け取るためのライト電流設定端子
と、外部から与えられるライトデータ信号を受け取るた
めのライトデータ端子と、上記ライト電流設定端子から
の信号に応じた値のライト電流を設定するライト電流回
路と、このライト電流回路によって設定されたライト電
流を、上記ライトデータ信号に応じてその方向を切り換
えて上記第１及び第２の薄膜端子の一方から出力するラ
イトドライバ回路と、上記第１及び第２のＭＲ端子、上
記バイアス電流端子、並びに上記リード出力端子と接続
された保護回路であって、上記バイアス電流端子に入力
されるバイアス電流を上記第１及び第２のＭＲ端子の一
方に伝達すると共に、上記リード信号を上記第１及び第
２のＭＲ端子から受け取って上記バイアス電流端子及び
上記リード出力端子に伝達する保護回路とにより構成す
るとよい。
【００２０】このような構成のヘッドＩＣをＨＳＡのサ
スペンション上に実装することにより、当該ヘッドＩＣ
中の保護回路によってＭＲヘッドの静電破壊が防止でき
る他に、ＨＳＡから延びるケーブル部材での配線本数
を、バイアス電流端子、リード出力端子、第１及び第２
の電源端子、ライト電流設定端子及びライトデータ端子
に対応する６本に抑えることができる。また、ライトド
ライバ回路がＭＲヘッドの近くに位置することから、ケ
ーブル部材でのインダクタンスを小さく抑えることがで
きる。
【００２１】更に、上記ヘッドＩＣに、保護回路に加え
てリードアンプ回路及びライトドライバ回路を内蔵させ
た場合、当該ヘッドＩＣを、上記第１及び第２のＭＲ端
子と、上記第１及び第２の薄膜端子と、上記バイアス電
流端子と、上記リード出力端子と、上記第１及び第２の
電源端子と、上記ライト電流設定端子と、上記ライトデ
ータ端子と、上記リード信号を増幅して上記リード出力
端子に出力するリードアンプ回路と、上記ライト電流設
定端子からの信号に応じた値のライト電流を設定するラ
イト電流回路と、このライト電流回路によって設定され
たライト電流を、上記ライトデータ信号に応じてその方
向を切り換えて上記第１及び第２の薄膜端子の一方から
出力するライトドライバ回路と、上記第１及び第２のＭ
Ｒ端子、上記バイアス電流端子、並びに上記リード出力
端子と接続された保護回路であって、上記バイアス電流
端子に入力されるバイアス電流を上記第１及び第２のＭ
Ｒ端子の一方に伝達すると共に、上記リード信号を上記
第１及び第２のＭＲ端子から受け取って上記リードアン
プ回路に伝達する保護回路とにより構成するとよい。
【００２２】このような構成のヘッドＩＣをＨＳＡのサ
スペンション上に実装することにより、当該ヘッドＩＣ
中の保護回路によってＭＲヘッドの静電破壊が防止でき
る他に、ＨＳＡから延びるケーブル部材での配線本数
を、バイアス電流端子、リード出力端子、第１及び第２
の電源端子、ライト電流設定端子及びライトデータ端子
に対応する６本に抑えることができる。また、リードア
ンプ回路及びライトドライバ回路が共にＭＲヘッドの近
くに位置することから、ノイズを小さく抑えると共に、
ケーブル部材でのインダクタンスを小さく抑えることが
できる。
【００２３】また、上記保護回路を、上記第１及び第２
のＭＲ端子の上記一方と上記バイアス電流端子との間の
接続／切り離しを行う第１のスイッチ回路と、上記第１
及び第２のＭＲ端子の他方と上記接地または負電源側と
の間の接続／切り離しを行う第２のスイッチ回路を用い
て構成するとよい。ここで、第１及び第２のスイッチ回
路を、電源未投入状態では切り離し状態に、投入状態で
接続状態となるように設定するならば、電源未投入状態
となるＨＳＡ組立工程において半田付け部近傍でＥＳＤ
が発生しても、そのＥＳＤがＭＲヘッドに影響を及ぼす
のを効果的に防ぐことができる。
【００２４】また、上記保護回路に、上記第１及び第２
のＭＲ端子間の電圧を一定電圧以下に制限するための電
圧制限回路を当該第１及び第２のＭＲ端子間に介挿する
ならば、電源投入状態において何らかの要因で発生する
ＥＳＤがＭＲヘッドに影響を及ぼすのを防ぐことができ
る。
【００２５】ここで、ヘッドＩＣにリードアンプ回路を
内蔵させる場合、上記第１及び第２のＭＲ端子を、第１
及び第２のスイッチ回路を介さずに、直接ヘッドアンプ
回路の入力と接続する構成とするならば、リード信号が
第１及び第２のスイッチ回路を通らずにリードアンプ回
路に入力され、当該スイッチ回路のインピーダンス成分
がリード信号に影響を与えることを防止できる。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態につき
図面を参照して説明する。
【００２７】図１は本発明の一実施形態に係る磁気ディ
スク装置の内部構造を示す斜視図である。
【００２８】図１に示す磁気ディスク装置は、上面の開
口した矩形箱状の金属製のケース１０と、複数のねじに
より当該ケース１０にねじ止めされてケース１０の上端
開口を閉塞する金属製のトップカバー（図示せず）とを
有している。
【００２９】ケース１０内には、磁気記録媒体としての
例えば３枚の磁気ディスク１２、これらのディスク１２
を支持及び回転させるスピンドルモータ１３、ディスク
１２に対して情報の記録、再生を行う複数の磁気ヘッド
３２（図２、図３参照）、これらのヘッド（３２）をデ
ィスク１２に対して移動自在に支持したキャリッジアセ
ンブリ１４、キャリッジアセンブリ１４を回動及び位置
決めするボイスコイルモータ（以下、ＶＣＭと称する）
１６及び基板ユニット１７が収納されている。
【００３０】また、ケース１０の外面には、基板ユニッ
ト１７を介してスピンドルモータ１３、ＶＣＭ１６、及
びヘッド（３２）の動作等を制御する（回路群が実装さ
れた）図示しないプリント回路基板がねじ止めされ、ケ
ースの底壁と対向して位置している。
【００３１】各ディスク１２は、例えば直径６５ｍｍ
（２．５インチ）に形成され、上面及び下面に磁気記録
層を有している。３枚のディスク１２は、スピンドルモ
ータ１３の図示しないハブに互いに同軸的に嵌合され、
ハブの軸方向に沿って所定の間隔をおいて積層されてい
る。そして、ディスク１２は、スピンドルモータ１３に
より所定の速度で回転駆動される。
【００３２】キャリッジアセンブリ１４は、ケース１０
の底壁上に固定された軸受組立体１８を備えている。軸
受組立体１８は、ケース１０の底壁に立設された枢軸２
０と、当該枢軸２０に一対の軸受を介して回転自在に支
持された円筒形状のハブ（図示せず）とを有している。
【００３３】また、キャリッジアセンブリ１４は、３枚
のディスク１２の各面にそれぞれ対応して設けられ、軸
受組立体１８のハブに取り付けられた６個のヘッドサス
ペンションアセンブリ（以下、ＨＳＡと称する）２８を
備えている。
【００３４】ＨＳＡ２８は、図２に示すように、アーム
２６と、当該アーム２６の先端に、その基端がスポット
溶接あるいは接着により固定され、当該アーム２６から
延出しているサスペンション３０とを備えている。アー
ム２６は、例えば、ＳＵＳ３０４等のステンレス系の材
料により、板厚２５０μｍ程度の薄い平板状に形成さ
れ、その基端には軸受組立体１８のハブを挿通するため
の円形の透孔３１が形成されている。サスペンション３
０は、板厚６０〜７０μｍの細長い板ばねにより構成さ
れている。なお、サスペンション３０は、アーム２６と
同一の材料により当該アーム２６と一体的に形成されて
いてもよい。
【００３５】ＨＳＡ２８はまた、サスペンション３０の
先端に固定された磁気ヘッド３２及びヘッドＩＣ３４を
備えている。ヘッド３２は、図５乃至図９及び図１１に
示す再生（リード）用のＭＲ素子（磁気抵抗効果素子）
３２１と、図７、図８及び図１１に示す記録（ライト）
用の薄膜ヘッド３２２から構成される複合分離型の磁気
ヘッド（以下、ＭＲヘッドと称する）である。ヘッドＩ
Ｃ３４は、サスペンション３０上にチップ（ベアチッ
プ）の状態で実装されている。
【００３６】図３に、ＭＲヘッド３２及びヘッドＩＣ３
４のサスペンション３０における実装構造を示す。図に
示すように、ＭＲヘッド３２は、サスペンション３０の
先端部（に形成されたジンバル部）に固定されたほぼ矩
形状のスライダ３６に設けられている。このスライダ３
６は、ディスク１２の回転状態において、ヘッド３２を
ディスク表面からほぼ一定距離だけ浮上させるための役
割を有する。一方、ヘッドＩＣ３４は、サスペンション
３０の先端部のスライダ３６から離間したアーム２６寄
りの位置、つまりスライダ３６を挟んでＭＲヘッド３２
とは反対側の位置に設けられている。
【００３７】ＨＳＡ２８にサスペンション３０上に実装
されたヘッド３２及びヘッドＩＣ３４は、ケーブル部材
としての中継フレキシブルプリント回路基板（以下、中
継ＦＰＣと称する）７０上に形成された接続用導線をな
す配線パターン（導体パターン）群により電気的に接続
されている。中継ＦＰＣ７０は、ＨＳＡ３０のアーム２
６及びサスペンション３０の表面に貼り付け固定され、
図２に示すようにサスペンション３０の先端からアーム
２６の基端に亘って延びている。
【００３８】中継ＦＰＣ７０は、全体として細長い帯状
に形成され、図２に示すように、サスペンション３０の
先端に位置した先端部７０ａと、アーム２６の基端から
導出した半田付け部（接続端部）７０ｂとを有してい
る。先端部７０ａには、ＭＲヘッド３２の電極及びヘッ
ドＩＣ３４の電極に電気的に接続された電極パッド（図
示せず）が設けられて、半田付け部７０ｂには、６個の
電極パッド７２が設けられている。
【００３９】中継ＦＰＣ７０の、アーム２６の基端側に
対応する部分はほぼ直角の折曲げ部８２を形成してお
り、それにより中継ＦＰＣ７０の半田付け部７０ｂは、
アーム２６の表面に対して直角に、且つ軸受組立体１８
に固定される後述するメインＦＰＣ５６の延出端部５６
ａと平行に対向して延びている。
【００４０】再び図１を参照すると、基板ユニット１７
は、ケース１０の底壁上に固定された矩形状の基板本体
５２を有し、この基板本体５２上には、コントロールＩ
Ｃ５３を含む複数の電子部品及びコネクタ５４等が実装
されている。
【００４１】また、基板ユニット１７は、基板本体５２
と、各ＨＳＡ２８のヘッドＩＣ３４（図２及び図３参
照）等を、中継ＦＰＣ７０を介して電気的に接続した帯
状のメインフレキシブルプリント回路基板（以下、メイ
ンＦＰＣと称する）５６を有している。
【００４２】メインＦＰＣ５６は、図４に示すように、
基板本体５２から延出している。メインＦＰＣ５６の延
出端部５６ａの裏面には、補強板５０が貼り付けられて
いる。延出端部５６ａには、一対の透孔６４が形成され
ており、この透孔６４を通してねじをねじ込むことによ
り、メインＦＰＣ５６の延出端部５６ａは、キャリッジ
アセンブリ１４の軸受組立体１８に固定される。なお、
メインＦＰＣ５６は、フレキシブルプリント回路基板に
より基板本体５２と一体的に形成されている。
【００４３】メインＦＰＣ５６上には、その軸方向に沿
って互いに平行に延びる接続用の導線をなす配線パター
ン５８の群が形成されている。また、メインＦＰＣ５６
の延出端部５６ａには、ヘッド３２の数に対応して６組
の接続パッド部６０が形成されている。本実施形態にお
いて、各接続パッド部６０は、それぞれ６個の接続パッ
ド６２を有している。この６個の接続パッド６２は、所
定の配列、例えば、一定の間隔を置いてメインＦＰＣ５
６の軸方向に直線状に並んで設けられている。そして各
接続パッド部６０は、互いに平行に、且つ所定の間隔を
置いて、メインＦＰＣ５６の軸方向と直交する方向に並
んで設けられている。
【００４４】各接続パット部６０は、それぞれ６個の接
続パッド６２から配線パターン５８を介して基板本体５
２に導通している。
【００４５】さて、各ＨＳＡ３０のサスペンション３０
からアーム２６に亘って固定されている中継ＦＰＣ７０
の半田付け部７０ｂは、６個の電極パッド７２を、メイ
ンＦＰＣ５６側の対応する接続パッド部６０の６個の接
続パッド６２に半田付けすることにより、メインＦＰＣ
５６の延出端部５６ａに電気的且つ機械的に接続され
る。
【００４６】次に、ＨＳＡ２８のサスペンション３０上
に実装されたヘッドＩＣ３４の構成を、第１乃至第４の
４つの構成例について、図５乃至図８のブロック図を参
照して順に説明する。
【００４７】［ヘッドＩＣ３４の第１の構成例］図５は
ヘッドＩＣ３４の第１の構成例を示すブロック図であ
る。
【００４８】図５のヘッドＩＣ３４は、第１のＭＲ端子
１０１、第２のＭＲ端子１０２、第１の電源端子１０
５、第２の電源端子１０６、バイアス電流端子１０７及
びリード出力端子１０８の各入出力端子を有している。
【００４９】ヘッドＩＣ３４はまた、（ＭＲヘッド３２
中の）ＭＲ素子３２１を静電破壊から保護するためのＭ
Ｒ保護回路２０１、差動入力型のリードアンプ回路２０
２、及び当該リードアンプ回路２０２の入力インピーダ
ンス（差動入力の入力インピーダンス）のバランス（整
合）をとるための調整回路としての抵抗２０３を内蔵し
ている。
【００５０】なお、図５の例では、ヘッドＩＣ３４に
は、ライトドライバ回路は設けられていないことに注意
されたい。ここではライトドライバ回路は、図１及び図
４中の基板ユニット１７に実装されたコントロールＩＣ
５３内に設けられる（図１１参照）。
【００５１】ヘッドＩＣ３４の第１のＭＲ端子１０１及
び第２のＭＲ端子１０２には、（ＭＲヘッド３２中の）
ＭＲ素子３２１の両端が外部接続されている。また、ヘ
ッドＩＣ３４の第１の電源端子１０５、第２の電源端子
１０６、バイアス電流端子１０７及びリード出力端子１
０８の４つの端子には、基板ユニット１７上のコントロ
ールＩＣ５３が、中継ＦＰＣ７０及びメインＦＰＣ５６
を介して接続されている。また図５では示されていない
が、ライト用の薄膜ヘッド３２２の２つの端子（電極）
は、ヘッドＩＣ３４を介さずに、そのまま中継ＦＰＣ７
０及びメインＦＰＣ５６を介してコントロールＩＣ５３
と接続されている。
【００５２】各ＨＳＡ２８のサスペンション３０にそれ
ぞれ実装された（合計６個の）ヘッドＩＣ３４と、基板
ユニット１７上のコントロールＩＣ５３とは、ヘッドア
ンプ回路を構成している。つまり、本実施形態において
は、ヘッドアンプ回路の機能が、各ＨＳＡ２８のサスペ
ンション３０側と、基板ユニット１７側とに分散されて
いることを特徴とする。
【００５３】このヘッドアンプ回路の一部をなすヘッド
ＩＣ３４内では、第１のＭＲ端子１０１及び第２のＭＲ
端子１０２にＭＲ保護回路２０１を介してリードアンプ
回路２０２が接続されている。このリードアンプ回路２
０２の出力はリード出力端子１０８に接続されている。
【００５４】以上の構成から明らかなように、本実施形
態においては、ヘッドアンプ回路の一部をなすヘッドＩ
Ｃ３４を基板ユニット１７側ではなく、ＨＳＡ２８のサ
スペンション３０上に実装し、且つ当該ヘッドＩＣ３４
内にＭＲ保護回路２０１を設けている。このため、中継
ＦＰＣ７０の半田付け部７０ｂの各電極パッド７２と、
メインＦＰＣ５６の対応する接続パッド部６０の各接続
パッド６２とを半田付けする作業中に、たとえその半田
付け部７０ｂ近傍で半田付け作業者を通してＥＳＤ（静
電気放電）が発生しても、その半田付け部７０ｂとＭＲ
ヘッド３２（中のＭＲ素子３２１）との間に設けられた
ヘッドＩＣ３４内のＭＲ保護回路２０１が有効に作用し
て、ＭＲ素子３２１が静電破壊されるのを防止できる。
【００５５】なお従来は、ＭＲ保護回路は、基板ユニッ
ト１７側に設けられたヘッドアンプ回路に内蔵されてい
るため、上記の半田付け作業において半田付け部近傍で
半田付け作業者を通してＥＳＤが発生した場合には、Ｍ
Ｒ保護回路に無関係に、ＥＳＤによる放電電流が直接Ｍ
Ｒ素子に流れて、当該ＭＲ素子を破壊する。
【００５６】また本実施形態においては、ヘッドアンプ
回路の機能を各ＨＳＡ２８（のサスペンション）３０側
と、基板ユニット１７側とに適切に配分していることか
ら、以下に述べるように、当該ヘッドアンプ回路を構成
する、ＭＲヘッド３２の数分（ここでは６個）のヘッド
ＩＣ３４の各々とコントロールＩＣ５３とを、対応する
各中継ＦＰＣ７０及びメインＦＰＣ５６により電気的に
接続するための配線数（配線パターン数）を少なくする
ことができる。
【００５７】図５の構成のヘッドＩＣ３４において、ま
ず電源は、コントロールＩＣ５３からメインＦＰＣ５
６、中継ＦＰＣ７０を介して、第１の電源端子１０５及
び第２の電源端子１０６より供給される。ここで、第１
の電源端子１０５には正電源が、第２の電源端子１０６
には負電源（接地レベルを含む）が、それぞれ供給され
る。
【００５８】また、ヘッドＩＣ３４のバイアス電流端子
１０７には、コントロールＩＣ５３からメインＦＰＣ５
６、中継ＦＰＣ７０を介してバイアス電流が供給され
る。このバイアス電流はＭＲ保護回路２０１を介して第
１のＭＲ端子１０１よりＭＲ素子３２１に供給され、更
に第２のＭＲ端子１０２よりＭＲ保護回路２０１と抵抗
２０３を介して（負電源または接地レベルをなす）第２
の電源Ｖ２へ流される。
【００５９】ヘッドＩＣ３４からＭＲ素子３２１にバイ
アス電流が供給されると、現在ＭＲヘッド３２（中のＭ
Ｒ素子３２１）が位置決めされている、ディスク１２
（図１参照）上の位置に記録されている情報が、当該Ｍ
Ｒ素子３２１により読み取られる（再生される）。ＭＲ
素子３２１により読み取られた信号（リード信号）は、
第１のＭＲ端子１０１及び第２のＭＲ端子１０２からＭ
Ｒ保護回路２０１を介してリードアンプ回路２０２に導
かれ、当該リードアンプ回路２０２により増幅されてリ
ード出力端子１０８に出力される。ここで、抵抗２０３
の値を適切に設定することで、リードアンプ回路２０２
の差動入力の入力インピーダンスのバランスをとること
が可能となり、リード信号を高精度に増幅できる。
【００６０】リードアンプ回路２０２からリード出力端
子１０８に出力された信号（リード信号）は、中継ＦＰ
Ｃ７０、メインＦＰＣ５６を介してコントロールＩＣ５
３に送られる。
【００６１】一方、ライト時にコントロールＩＣ５３内
のライトドライバ回路（２０５）（図１１参照）から出
力されるライト電流は、ヘッドＩＣ３４を通ることな
く、メインＦＰＣ５６、中継ＦＰＣ７０を介してそのま
ま薄膜ヘッド３２２に供給される。
【００６２】以上のヘッドＩＣ３４の構成により、本実
施形態では、既に述べたようにＨＳＡ２８を装置に組み
込む組立工程でＭＲヘッド３２が静電破壊されるのをＭ
Ｒ保護回路２０１により効果的に防止する他に、ＨＳＡ
２８のアーム２６及びサスペンション３０の表面に貼り
付け固定される中継ＦＰＣ７０の配線パターンの数、つ
まり半田付け部７０ｂの電極パッド７２の個数を、第１
の電源Ｖ１、第２の電源Ｖ２、バイアス電流及びリード
信号（リード出力信号）用の４個と、薄膜ヘッド２５と
の接続用の２つの、合計６個に抑えることができる。こ
れは、ヘッドＩＣ３４をＨＳＡ２８側に実装しない場合
に比べて、２個増えるだけである。したがって、ヘッド
ＩＣ３４をＨＳＡ２８側に実装したことによるＨＳＡ２
８の半田付けコストの増加を最小限に抑えることができ
る。また、中継ＦＰＣ７０の半田付け部７０ｂに電極パ
ッド７２を形成する作業も困難にならないで済む。
【００６３】また、リードアンプ回路２０２を（基板ユ
ニット１７側のコントロールＩＣ５３ではなくて）ヘッ
ドＩＣ３４に内蔵させたことにより、当該リードアンプ
回路２０２がＭＲヘッド３２の近傍に配置されるため、
ＭＲヘッド３２とリードアンプ回路２０２との間を接続
する中継ＦＰＣ７０上の配線（配線パターン）に発生す
るノイズを小さく抑えることができ、ＭＲヘッド３２を
有効利用した高記録密度化が実現できる。
【００６４】［ヘッドＩＣ３４の第２の構成例］次に、
ＨＳＡ２８のサスペンション上に実装されるヘッドＩＣ
３４の第２の構成例について、図６のブロック図を参照
して説明する。なお、図５と同一部分には同一符号を付
してある。
【００６５】図６のヘッドＩＣ３４（便宜的に図５のヘ
ッドＩＣ３４と同一符号を付してある）の特徴は、図５
の構成において、リードアンプ回路２０２の差動入力の
入力インピーダンスのバランス（整合）をとるための調
整回路として、抵抗２０３に代えて定電流回路２０４を
用いた点にある。
【００６６】即ち、図６の構成においては、ＭＲ素子３
２１の両端は第１のＭＲ端子１０１と第２のＭＲ端子１
０２に接続され、ＭＲ素子３２１を静電破壊から保護す
るＭＲ保護回路２０１を介してリードアンプ回路２０２
に接続されている。リードアンプ回路２０２は、ＭＲ素
子３２１からの信号（リード信号）を増幅してリード出
力端子１８に出力する。また、バイアス電流端子１０７
には、コントロールＩＣ５３からメインＦＰＣ５６、中
継ＦＰＣ７０を介してバイアス電流が供給される。この
バイアス電流はＭＲ保護回路２０１を介して第１のＭＲ
端子１０１よりＭＲ素子３２１に供給され、更に第２の
ＭＲ端子１０２よりＭＲ保護回路２０１８と定電流回路
２０４を介して第２の電源Ｖ２へ流される。ここで電源
は、コントロールＩＣ５３からメインＦＰＣ５６、中継
ＦＰＣ７０を介して、第１の電源端子１０５及び第２の
電源端子１０６より供給される。
【００６７】以上のヘッドＩＣ３４の構成により、前記
第１の構成例と同様に、ＨＳＡ２８を装置に組み込む組
立工程でＭＲヘッド３２が静電破壊されるのをＭＲ保護
回路２０１により効果的に防ぐと共に、ＨＳＡ２８の中
継ＦＰＣ７０の半田付け部７０ｂにおける電極パッド７
２の個数を、第１の電源Ｖ１、第２の電源Ｖ２、バイア
ス電流、リード出力信号用の４つと、薄膜ヘッド２５と
の接続用の２つの、合計６個に抑えることができる。更
に、ＭＲヘッド３２とリードアンプ回路２０２との間の
配線に発生するノイズを小さく抑えることができる。ま
た、抵抗２０３に代えて定電流回路２０４を用いている
ことから、リードアンプ回路２０２の差動入力のインピ
ーダンスを、抵抗２０３を用いた場合より一層バランス
させることができる。
【００６８】［ヘッドＩＣ３４の第３の構成例］次に、
ＨＳＡ２８のサスペンション上に実装されるヘッドＩＣ
３４の第３の構成例について、図７のブロック図を参照
して説明する。なお、図６と同一部分には同一符号を付
してある。
【００６９】図７のヘッドＩＣ３４（便宜的に図６のヘ
ッドＩＣ３４と同一符号を付してある）が図６の構成と
異なる点は、リードアンプ回路２０２を内蔵せず、その
代わりにライトドライバ回路２０５及びライト電流回路
２０６を内蔵していることにある。この場合、コントロ
ールＩＣ５３側では、先の例とは逆に、リードアンプ回
路（２０２）を内蔵し、ライトドライバ回路（２０５）
及びライト電流回路（２０６）を内蔵しない。
【００７０】図７の構成のヘッドＩＣ３４は、第１のＭ
Ｒ端子１０１、第２のＭＲ端子１０２、第１の電源端子
１０５、第２の電源端子１０６、バイアス電流端子１０
７、リード出力端子１０８、ライト電流設定端子１０９
及びライトデータ端子１１０の各入出力端子を有してい
る。
【００７１】ヘッドＩＣ３４はまた、ＭＲ素子３２１を
静電破壊から保護するためのＭＲ保護回路２０１、定電
流回路２０４、ライトドライバ回路２０５及びライト電
流回路２０６を内蔵している。
【００７２】ヘッドＩＣ３４の第１のＭＲ端子１０１及
び第２のＭＲ端子１０２には、（ＭＲヘッド３２中の）
ＭＲ素子３２１の両端が外部接続され、同じく第１の薄
膜端子１０３及び第２の薄膜端子１０４には、（ＭＲヘ
ッド３２中の）薄膜ヘッド３２２の両端が外部接続され
ている。また、ヘッドＩＣ３４の第１の電源端子１０
５、第２の電源端子１０６、バイアス電流端子１０７、
リード出力端子１０８、ライト電流設定端子１０９及び
ライトデータ端子１１０の６つの端子には、基板ユニッ
ト１７上のコントロールＩＣ５３が、中継ＦＰＣ７０及
びメインＦＰＣ５６を介して接続されている。
【００７３】図７の構成のヘッドＩＣ３４において、ま
ず電源は、コントロールＩＣ５３からメインＦＰＣ５
６、中継ＦＰＣ７０を介して、第１の電源端子１０５及
び第２の電源端子１０６より供給される。ここで、第１
の電源端子１０５には正電源が、第２の電源端子１０６
には負電源（接地レベルを含む）が、それぞれ供給され
る。
【００７４】また、図７の構成のヘッドＩＣ３４におい
て、ヘッドＩＣ３４のバイアス電流端子１０７には、コ
ントロールＩＣ５３からメインＦＰＣ５６、中継ＦＰＣ
７０を介してバイアス電流が供給される。このバイアス
電流はＭＲ保護回路２０１を介して第１のＭＲ端子１０
１よりＭＲ素子３２１に供給され、更に第２のＭＲ端子
１０２よりＭＲ保護回路２０１と定電流回路２０４を介
して第２の電源Ｖ２へ流される。なお、定電流回路２０
４に代えて、図５中の抵抗２０３を用いても構わない。
【００７５】ＭＲ素子３２１からの信号（リード信号）
は、第１のＭＲ端子１０１及び第２のＭＲ端子１０２か
らＭＲ保護回路２０１を介してバイアス電流端子１０７
及びリード出力端子１０８に導かれる。このバイアス電
流端子１０７及びリード出力端子１０８に導かれたリー
ド信号は、中継ＦＰＣ７０、メインＦＰＣ５６を介して
コントロールＩＣ５３内のリードアンプ回路に送られ
る。
【００７６】一方、ライト時には、ライトドライバ回路
２０５によりライトデータ端子２０からのライトデータ
信号のエッジで電流の向きを切換え、第１の薄膜端子１
０３及び第２の薄膜端子１０４を介して薄膜ヘッド３２
２にライト電流を供給することで、ＭＲヘッド３２（中
の薄膜ヘッド３２２）が位置決めされている、ディスク
１２（図１参照）上の位置に、データが書き込まれる
（記録される）。このライトドライバ回路２０５から薄
膜ヘッド３２２に流す電流は、コントロールＩＣ５３か
らメインＦＰＣ５６、中継ＦＰＣ７０を介してライト電
流設定端子１９に供給される電圧信号に応じて、ライト
電流回路２０６により設定される。
【００７７】以上のヘッドＩＣ３４の構成により、本実
施形態では、先の例と同様に、ＨＳＡ２８の組立工程で
ＭＲヘッド３２が静電破壊されるのをＭＲ保護回路２０
１により効果的に防止する他に、ＨＳＡ２８のアーム２
６及びサスペンション３０の表面に貼り付け固定される
中継ＦＰＣ７０の配線パターンの数、つまり半田付け部
７０ｂの電極パッド７２の個数を、第１の電源Ｖ１、第
２の電源Ｖ２、バイアス電流、リード信号（リード出力
信号）、ライトデータ、及びライト電流設定信号用の合
計６個に抑えることができる。これは、ヘッドＩＣ３４
をＨＳＡ２８側に実装しない場合に比べて、２個増える
だけである。したがって、ヘッドＩＣ３４をＨＳＡ２８
側に実装したことによるＨＳＡ２８の半田付けコストの
増加を最小限に抑えることができる。また、中継ＦＰＣ
７０の半田付け部７０ｂに電極パッド７２を形成する作
業も困難にならないで済む。
【００７８】また、ライトドライバ回路２０５を（基板
ユニット１７側のコントロールＩＣ５３ではなくて）ヘ
ッドＩＣ３４に内蔵させたことにより、当該ライトドラ
イバ回路２０５がＭＲヘッド３２の近傍に配置されるた
め、ＭＲヘッド３２（中の薄膜ヘッド３２２）とライト
ドライバ回路２０５との間を接続する中継ＦＰＣ７０上
の配線（配線パターン）のインダクタンスを小さく抑え
ることができ、ライト電流の立ち上がりと立ち下がりを
速くして、高記録密度化を実現することができる。
【００７９】［ヘッドＩＣ３４の第４の構成例］次に、
ＨＳＡ２８のサスペンション上に実装されるヘッドＩＣ
３４の第４の構成例について、図８のブロック図を参照
して説明する。なお、図６と同一部分には同一符号を付
してある。
【００８０】図８のヘッドＩＣ３４（便宜的に図６のヘ
ッドＩＣ３４と同一符号を付してある）の特徴は、図６
の構成に、図７に示したライトドライバ回路２０５及び
ライト電流回路２０６、更にはライト電流設定端子１０
９及びライトデータ端子１１０を追加した点にある。
【００８１】図８の構成のヘッドＩＣ３４において、ヘ
ッドＩＣ３４のバイアス電流端子１０７には、コントロ
ールＩＣ５３からメインＦＰＣ５６、中継ＦＰＣ７０を
介してバイアス電流が供給される。このバイアス電流は
ＭＲ保護回路２０１を介して第１のＭＲ端子１０１より
ＭＲ素子３２１に供給され、更に第２のＭＲ端子１０２
よりＭＲ保護回路２０１と定電流回路２０４を介して第
２の電源Ｖ２へ流される。なお、定電流回路２０４に代
えて、図５中の抵抗２０３を用いても構わない。
【００８２】ＭＲ素子３２１からの信号（リード信号）
は、ＭＲ保護回路２０１を介してリードアンプ回路２０
２に導かれ、当該リードアンプ回路２０２により増幅さ
れてリード出力端子１０８に出力される。このリード出
力端子１０８に出力された信号（リード信号）は、中継
ＦＰＣ７０、メインＦＰＣ５６を介してコントロールＩ
Ｃ５３に送られる。
【００８３】一方、ライト時には、ライトドライバ回路
２０５によりライトデータ端子２０からの信号のエッジ
で電流の向きを切換え、第１の薄膜端子１０３及び第２
の薄膜端子１０４を介して薄膜ヘッド３２２にライト電
流を供給することで、ＭＲヘッド３２（中の薄膜ヘッド
３２２）が位置決めされている、ディスク１２（図１参
照）上の位置に、データが書き込まれる（記録され
る）。このライトドライバ回路２０５から薄膜ヘッド３
２２に流す電流は、コントロールＩＣ５３からメインＦ
ＰＣ５６、中継ＦＰＣ７０を介してライト電流設定端子
１９に供給される電圧信号に応じて、ライト電流回路２
０６により設定される。
【００８４】したがって、図８のヘッドＩＣ３４の構成
によっても、前記第３の構成例と同様に、ＨＳＡ２８の
組立工程でＭＲヘッド３２が静電破壊されるのをＭＲ保
護回路２０１により効果的に防ぐと共に、ＨＳＡ２８の
中継ＦＰＣ７０の半田付け部７０ｂにおける電極パッド
７２の個数を、第１の電源Ｖ１、第２の電源Ｖ２、バイ
アス電流、リード信号（リード出力信号）、ライトデー
タ、及びライト電流設定信号用の合計６個に抑えること
ができる。
【００８５】また、リードアンプ回路２０２及びライト
ドライバ回路２０５を（基板ユニット１７側のコントロ
ールＩＣ５３ではなくて）ヘッドＩＣ３４に内蔵させた
ことにより、当該リードアンプ回路２０２及びライトド
ライバ回路２０５がＭＲヘッド３２の近傍に配置される
ため、ＭＲヘッド３２とリードアンプ回路２０２との間
を接続する中継ＦＰＣ７０上の配線（配線パターン）に
発生するノイズを小さく抑えて、ＭＲヘッド３２を有効
利用した高記録密度化が実現できると共に、ＭＲヘッド
３２（中の薄膜ヘッド３２２）とライトドライバ回路２
０５との間を接続する中継ＦＰＣ７０上の配線（配線パ
ターン）のインダクタンスを小さく抑えて、ライト電流
の立ち上がりと立ち下がりを速くして、高記録密度化を
実現することができる。
【００８６】［ヘッドＩＣ３４の第５の構成例］次に、
ＨＳＡ２８のサスペンション上に実装されるヘッドＩＣ
３４の第５の構成例について、図９のブロック図を参照
して説明する。なお、図６と同一部分には同一符号を付
してある。
【００８７】図９のヘッドＩＣ３４（便宜的に図６のヘ
ッドＩＣ３４と同一符号を付してある）の特徴は、図６
の構成のバイアス電流端子１０７に代えて、外部から与
えられるバイアス電流値を決定（設定）する信号（バイ
アス電流設定信号）を受け取るためのバイアス電流設定
端子１１１を設けると共に、当該信号に応じた値のバイ
アス電流を生成するバイアス電流増幅回路２０７を追加
した点にある。
【００８８】図９の構成のヘッドＩＣ３４において、ヘ
ッドＩＣ３４のバイアス電流設定端子１１１には、コン
トロールＩＣ５３からメインＦＰＣ５６、中継ＦＰＣ７
０を介してバイアス電流設定信号が供給される。このバ
イアス電流設定信号により、バイアス電流増幅回路２０
７で当該信号に応じた値のバイアス電流が生成される。
このバイアス電流はＭＲ保護回路２０１を介して第１の
ＭＲ端子１０１よりＭＲ素子３２１に供給され、更に第
２のＭＲ端子１０２よりＭＲ保護回路２０１と定電流回
路２０４を介して第２の電源Ｖ２へ流される。なお、定
電流回路２０４に代えて、図５中の抵抗２０３を用いて
も構わない。
【００８９】ＭＲ素子３２１からの信号（リード信号）
は、ＭＲ保護回路２０１を介してリードアンプ回路２０
２に導かれ、当該リードアンプ回路２０２により増幅さ
れてリード出力端子１０８に出力される。このリード出
力端子１０８に出力された信号（リード信号）は、中継
ＦＰＣ７０、メインＦＰＣ５６を介してコントロールＩ
Ｃ５３に送られる。
【００９０】なお、図９の構成に、図７、図８に示した
ライトドライバ回路２０５及びライト電流回路２０６、
更にはライト電流設定端子１０９及びライトデータ端子
１１０を追加しても構わない。
【００９１】以上のヘッドＩＣ３４の構成により、前記
第１の構成例と同様に、ＨＳＡ２８を装置に組み込む組
立工程でＭＲヘッド３２が静電破壊されるのをＭＲ保護
回路２０１により効果的に防ぐと共に、ＨＳＡ２８の中
継ＦＰＣ７０の半田付け部７０ｂにおける電極パッド７
２の個数を、第１の電源Ｖ１、第２の電源Ｖ２、バイア
ス電流、リード出力信号用の４つと、薄膜ヘッド２５と
の接続用の２つの、合計６個に抑えることができる。更
に、ＭＲヘッド３２とリードアンプ回路２０２との間の
配線に発生するノイズを小さく抑えることができる。
【００９２】また、以上のヘッドＩＣ３４の構成では、
前記第１の構成例とは異なり、バイアス電流端子１０７
に代えてバイアス電流設定端子１１１を設けて、外部か
ら当該端子１１１に与えられるバイアス電流設定信号に
応じてバイアス電流増幅回路２０７でバイアス電流を生
成するようにしたので、中継ＦＰＣ７０、メインＦＰＣ
５６でバイアス電流にノイズが乗ることを防ぐことがで
きる。
【００９３】［ＭＲ保護回路２０１の構成例］次に、以
上に述べた図５、図６、図７、図８または図９の構成の
ヘッドＩＣ３４、つまり各ＨＳＡ２８のサスペンション
３０上に実装されたヘッドＩＣ３４、に内蔵されたＭＲ
保護回路２０１の構成について、図１０のブロック図を
参照して説明する。
【００９４】まず、ＭＲ保護回路２０１は、電源未投入
状態でＯＦＦ、電源投入状態でＯＮとなる第１のスイッ
チ３０１及び第２のスイッチ３０２と、電源モニタ回路
３０３と、電圧制限回路３０４とから構成されている。
【００９５】第１のスイッチ３０１の一端３０１ａは、
ヘッドＩＣ３４のバイアス電流端子１０７と接続されて
いる（但し、ヘッドＩＣ３４が図９の構成を適用する場
合は、バイアス電流増幅回路２０７の出力と接続され
る）。また、第１のスイッチ３０１の他端３０１ｂは、
ヘッドＩＣ３４に内蔵のリードアンプ回路２０２（ヘッ
ドＩＣ３４が図５、図６、図８または図９の構成を適用
する場合）またはコントロールＩＣ５３に内蔵のリード
アンプ回路（２０２）（ヘッドＩＣ３４が図７の構成を
適用する場合）の一方の入力と接続されると共に、ヘッ
ドＩＣ３４の第１のＭＲ端子１０１と接続されている。
【００９６】これにより第１のスイッチ３０１は、ＯＮ
状態にあるときは、バイアス電流端子１０７（但し、ヘ
ッドＩＣ３４が図９の構成を適用する場合は、バイアス
電流増幅回路２０７）から供給されるバイアス電流を第
１のＭＲ端子１０１から図５乃至図９中のＭＲ素子３２
１に供給する。
【００９７】一方、第２のスイッチ３０２の一端３０２
ａは、ヘッドＩＣ３４内の抵抗２０３（ヘッドＩＣ３４
が図５の構成を適用する場合）または定電流回路２０４
（ヘッドＩＣ３４が図６乃至図９のいずれかの構成を適
用する場合）と接続されている。また、第２のスイッチ
３０２の他端３０２ｂは、ヘッドＩＣ３４に内蔵のリー
ドアンプ回路２０２（ヘッドＩＣ３４が図５、図６、図
８または図９の構成を適用する場合）またはコントロー
ルＩＣ５３に内蔵のリードアンプ回路（２０２）（ヘッ
ドＩＣ３４が図７の構成を適用する場合）と接続される
と共に、ヘッドＩＣ３４の第２のＭＲ端子１０２と接続
されている。
【００９８】これにより第２のスイッチ３０２は、第１
のＭＲ端子１０１からＭＲ素子３２１に供給され、当該
ＭＲ素子３２１を流れて第２のＭＲ端子１０２に導かれ
たバイアス電流を、抵抗２０３または定電流回路２０４
を介して第２の電源端子１０６の電源Ｖ２へ流す。
【００９９】第１のスイッチ３０１及び第２のスイッチ
３０２は、電源モニタ回路３０３によりＯＮ／ＯＦＦ制
御される。即ち、電源モニタ回路３０３は、電源Ｖ１と
電源Ｖ２の状態を監視し、それぞれが予め定められた基
準の電圧（の範囲内）となった（電源投入状態の）場合
に、第１のスイッチ３０１及び第２のスイッチ３０２を
ＯＮする。つまり、電源ＯＦＦ時には、第１のスイッチ
３０１及び第２のスイッチ３０２はＯＦＦされる。これ
により電源が未投入状態にあるＨＳＡ２８の組立工程で
は、（ヘッドＩＣ３４内の）ＭＲ保護回路２０１にて、
ＭＲヘッド３２側とＨＳＡ２８の中継ＦＰＣ７０の半田
付け部７０ｂ側とが絶縁され、たとえ作業者を通して半
田付け部７０ｂの近傍にＥＳＤが発生しても、ＭＲ素子
３２１を静電破壊から防止することができる。もし、Ｍ
Ｒ保護回路２０１が基板ユニット１７側に設けられてい
た場合には、このような効果は得られない。
【０１００】さて、ＭＲ保護回路２０１においては、第
１のスイッチ３０１の一端３０１ｂと第２のスイッチ３
０２の一端３０２ｂとの間に、電圧制限回路３０４を構
成するダイオード３０５及び３０６の対が、極性を逆に
して接続されている。これにより、第１のスイッチ３０
１及び第２のスイッチ３０２がＯＮ状態となる電源投入
状態において、何らかの要因でＥＳＤが発生しても、第
１のＭＲ端子１０１と第２のＭＲ端子１０２との間の電
圧は、ダイオード３０４，３０５の逆方向電圧特性で決
まる一定電圧以上にはならず、つまり一定電圧以下に制
限され、第１のＭＲ端子１０１と第２のＭＲ端子１０２
との間に接続されたＭＲ素子３２１は静電破壊から保護
される。
【０１０１】［コントロールＩＣ５３の構成例］次に、
基板ユニット１７に実装されるコントロールＩＣ５３の
構成について、ヘッドＩＣ３４に図５の構成を適用した
場合、つまりヘッドＩＣ３４にＭＲ保護回路２０１及び
リードアンプ回路２０２を内蔵し、ライトドライバ回路
２０５をコントロールＩＣ５３側に持たせた場合を例
に、図１１のブロック図を参照して説明する。
【０１０２】コントロールＩＣ５３は、ヘッド切換回路
４１０、バイアス電流回路４２０、バッファアンプ回路
４３０、ライト電流回路２０６、シリアル／ロジック制
御回路４４０、電源ＯＮ／ＯＦＦ回路４５０、及びフォ
ルト／セーフ回路４６０を内蔵している。
【０１０３】コントロールＩＣ５３において、ヘッド切
換回路４１０は、ＭＲヘッド３２の数分のライトドライ
バ回路２０５とオペアンプ回路４１１とにより構成され
ている。ヘッド切換回路４１０はリード時には、選択さ
れたＭＲヘッド３２のＭＲ素子３２１に対応するヘッド
ＩＣ３４のバイアス電流端子１０７（図５参照）に、定
電流回路としてのバイアス電流回路４２０で設定された
電流値のバイアス電流を出力する。
【０１０４】ヘッド切換回路４１０からヘッドＩＣ３４
に出力されたバイアス電流は、ヘッドＩＣ３４内のＭＲ
保護回路２０１（図５参照）を介してＭＲ素子３２１に
供給される。これにより、ＭＲ素子３２１にて情報の読
み取りが行われ、そのリード信号がヘッドＩＣ３４内の
リードアンプ回路２０２（図５参照）により増幅され
る。
【０１０５】ヘッドＩＣ３４内のリードアンプ回路２０
２により増幅されたＭＲ素子３２１からのリード信号
は、ヘッドＩＣ３４のリード出力端子１０８（図５参
照）から出力されて、当該ＭＲ素子３２１に対応するコ
ントロールＩＣ５３内のオペアンプ回路４１１に入力さ
れる。オペアンプ回路４１１は、ヘッドＩＣ３４（内の
リードアンプ回路２０２）により増幅されたリード信号
のＡＣ成分を増幅する。オペアンプ回路４１１により増
幅されたリード信号はバッファアンプ回路４３０からリ
ードデータ信号ＲＤＸ，ＲＤＹとして図示せぬリード／
ライトＩＣ（リード／ライトチャネル）に送られて、例
えばＮＲＺコードのデータに再生するためのデコード処
理に供される。
【０１０６】またライト時には、ヘッド切換回路４１０
は、ライト電流回路２０６で設定された電流の方向を、
選択されたＭＲヘッド３２の薄膜ヘッド３２２に対応す
る当該ヘッド切換回路４１０内のライトドライバ回路２
０５により、（リード／ライトＩＣから供給される）ラ
イトデータ信号ＷＤＸ，ＷＤＹのエッジに合わせて切り
換え、その電流（ライト電流）を薄膜ヘッド３２２に供
給する。
【０１０７】シリアル／ロジック制御回路４４０は、シ
リアルデータＳＤＡＴＡ、シリアル転送のタイミングを
表すシリアルデータイネーブル信号ＳＤＥＮ、及びシフ
トクロックＳＣＬＫからなるシリアルポート４４１、並
びにディスクリードまたはディスクライトのいずれであ
るかを指定する信号Ｒ／ＸＷと接続されている。シリア
ル／ロジック制御回路４４０は、図示せぬＣＰＵの制御
のもとでシリアルポート４４１に入力される制御デー
タ、及び信号Ｒ／ＸＷに基づいて、ヘッドの選択、バイ
アス電流の設定とＯＮ／ＯＦＦ、ライト電流の設定とＯ
Ｎ／ＯＦＦ、電源ＯＮ／ＯＦＦ回路４５０の制御、フォ
ルト／セーフ回路４６０の制御等を行う。
【０１０８】ライト電流回路２０６は、シリアル／ロジ
ック制御回路４４０からの制御信号によりライト電流を
設定する。設定されたライト電流は、ヘッド切換回路４
１０により、選択されたＭＲヘッド３２に対応するライ
トドライバ回路２０５に供給される。
【０１０９】バイアス電流回路４２０は、シリアル／ロ
ジック制御回路４４０からの制御信号によりバイアス電
流を設定する。設定されたバイアス電流は、選択された
ＭＲヘッド３２に対応するヘッドＩＣ３４にヘッド切換
回路４１０により供給される。
【０１１０】フォルト／セーフ回路４６０は各ＭＲヘッ
ド３２の検査を行うためのもので、シリアル／ロジック
制御回路４４０からの制御信号により、リード／ライト
モード及びヘッドの切り換えを行い、ヘッドＩＣ３４か
らの信号等に異常があるときには、選択されているＭＲ
ヘッド３２の以上を示すフォルト信号を出力する。
【０１１１】以上、ヘッドＩＣ３４に図５の構成を適用
した場合のコントロールＩＣ５３について説明したが、
図６乃至図９のいずれかの構成を適用した場合も、同様
に構成し得る。ここで、ヘッドＩＣ３４に図７の構成を
適用した場合には、ヘッド切換回路４１０内のオペアン
プ回路４１１の入力側にリードアンプ回路２０２を設け
る一方、コントロールＩＣ５３から各ライトドライバ回
路２０５とライト電流回路２０６を取り除けばよい。ま
た、ヘッドＩＣ３４に図８の構成を適用した場合には、
コントロールＩＣ５３から各ライトドライバ回路２０５
とライト電流回路２０６を取り除けばよい。そして、ヘ
ッドＩＣ３４に図９の構成を適用した場合、つまり各ヘ
ッドＩＣ３４にバイアス電流増幅回路２０７を設けた場
合には、コントロールＩＣ５３からバイアス電流回路４
２０を取り除けばよい。
【０１１２】なお、以上に述べた実施形態では、ＭＲヘ
ッド３２及びヘッドＩＣ３４の間の電気的接続、更には
メインＦＰＣ５６（を介したコントロールＩＣ５３）と
の間の電気的接続に、フレキシブル配線板としての中継
ＦＰＣ７０を用いた場合について説明したが、ケーブル
（導体ケーブル）を用いるようにしても構わない。
【０１１３】
【発明の効果】以上詳述したように本発明によれば、リ
ード用のＭＲ素子及びライト用の薄膜ヘッドからなるＭ
Ｒヘッドを支持するサスペンションに当該ヘッドの静電
破壊を保護するための保護回路（ＭＲ保護回路）を内蔵
した集積回路素子（ヘッドＩＣ）を実装することによ
り、ＨＳＡを装置に組み込む組立工程でＥＳＤが発生し
ても保護回路が有効に機能して、当該ヘッドの静電破壊
を防止できる。
【０１１４】また、本発明によれば、ＨＳＡのサスペン
ション上に実装されるヘッドＩＣにリードアンプ回路を
内蔵させることにより、ＭＲヘッドとリードアンプ回路
の距離を短くできるため、磁気ヘッドとリードアンプ回
路との間の配線等に発生するノイズを小さく抑えて、Ｍ
Ｒヘッドの特性を最大限に発揮して高記録密度化を実現
できる。
【０１１５】また本発明によれば、ＨＳＡのサスペンシ
ョン上に実装されるヘッドＩＣにライトドライバ回路を
内蔵させることにより、ＭＲヘッドとライトドライバ回
路の距離を短くできるため、磁気ヘッドとライトドライ
バ回路との間の配線のインダクタンスを小さく抑えてラ
イト特性を向上させ、高記録密度化を実現できる。
【０１１６】また本発明によれば、ＨＳＡのサスペンシ
ョン上にヘッドＩＣを実装し、そのヘッドＩＣにＭＲ保
護回路、更にはリードアンプ回路及びライトドライバ回
路の少なくとも一方を内蔵させても、ＨＳＡから延びる
配線の本数を６本に抑えることができるため、半田付け
作業のコストアップを抑えることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る磁気ディスク装置の
内部構造を示す斜視図。
【図２】図１中のＨＳＡ（ヘッドサスペンションアセン
ブリ）２８を示す斜視図。
【図３】上記ＨＳＡ２８内のサスペンション３０におけ
るＭＲヘッド３２及びヘッドＩＣ３４の実装構造を示す
平面図。
【図４】図１中のメインＦＰＣ５６を有する基板ユニッ
ト１７を示す斜視図。
【図５】上記ヘッドＩＣ３４の第１の構成例を示すブロ
ック図。
【図６】上記ヘッドＩＣ３４の第２の構成例を示すブロ
ック図。
【図７】上記ヘッドＩＣ３４の第３の構成例を示すブロ
ック図。
【図８】上記ヘッドＩＣ３４の第４の構成例を示すブロ
ック図。
【図９】上記ヘッドＩＣ３４の第５の構成例を示すブロ
ック図。
【図１０】上記ヘッドＩＣ３４に内蔵されるＭＲ保護回
路２０１の構成を示すブロック図。
【図１１】上記基板ユニット１７に実装されるコントロ
ールＩＣ５３の構成を、ヘッドＩＣ３４に図５の構成を
適用した場合を例に示すブロック図。
【符号の説明】
１２…磁気ディスク １７…基板ユニット ３０…サスペンション ３２…ＭＲヘッド ３４…ヘッドＩＣ ３６…スライダ ５３…コントロールＩＣ ５６…メインＦＰＣ（フレキシブルプリント配線板） ６０…接続パッド部 ７０…中継ＦＰＣ（ケーブル部材） ７０ｂ…半田付け部 １０１…第１のＭＲ端子 １０２…第２のＭＲ端子 １０３…第１の薄膜端子 １０４…第２の薄膜端子 １０５…第１の電源端子 １０６…第２の電源端子 １０７…バイアス電流端子 １０８…リード出力端子 １０９…ライト電流設定端子 １１０…ライトデータ端子 １１１…バイアス電流設定端子 ２０１…ＭＲ保護回路 ２０２…リードアンプ回路 ２０３…抵抗（調整回路） ２０４…定電流回路（調整回路） ２０５…ライトドライバ回路 ２０６…ライト電流回路 ２０７…バイアス電流増幅回路 ３０１…第１のスイッチ（第１のスイッチ回路） ３０２…第２のスイッチ（第２のスイッチ回路） ３０４，３０５…ダイオード ３０６…電圧制限回路 ３２１…ＭＲ素子 ３２２…薄膜ヘッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 海田 克彦 東京都青梅市末広町２丁目９番地 株式会 社東芝青梅工場内 Ｆターム(参考） 5D034 BA03 BB01 BB06 BB12 BB20

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 リード用の磁気抵抗効果素子及びライト
    用の薄膜ヘッドを有する磁気ヘッドと、 前記磁気ヘッドを、回転した磁気記録媒体から浮上させ
    るためのスライダと、 前記スライダを支持するサスペンションと、 前記磁気抵抗効果素子と接続され、当該素子を静電破壊
    から防止するための保護回路を内蔵し、前記サスペンシ
    ョン上に実装されたヘッドＩＣと、 少なくとも前記磁気ヘッドと前記ヘッドＩＣとを電気的
    に接続するケーブル部材とを具備することを特徴とする
    ヘッドサスペンションアセンブリ。
  2. 【請求項２】 前記ヘッドＩＣは、前記保護回路に加え
    て、前記磁気抵抗効果素子により前記磁気記録媒体から
    読み取られたリード信号を増幅するリードアンプ回路、
    及びライトデータ信号に対応した向きのライト電流を前
    記薄膜ヘッドに供給するライトドライバ回路のうちの少
    なくとも一方を内蔵することを特徴とする請求項１記載
    のヘッドサスペンションアセンブリ。
  3. 【請求項３】 リード用の磁気抵抗効果素子及びライト
    用の薄膜ヘッドを有する磁気ヘッドと、前記磁気ヘッド
    を、回転した磁気記録媒体から浮上させるためのスライ
    ダと、前記スライダを支持するサスペンションとを含む
    ヘッドサスペンションアセンブリを磁気ヘッド数分備え
    た磁気ディスク装置に用いられるヘッドアンプ回路であ
    って、 前記各ヘッドサスペンションアセンブリ毎に、そのアセ
    ンブリの前記サスペンションに実装して用いられ、対応
    する磁気ヘッドの前記磁気抵抗効果素子を静電気放電か
    ら保護するための保護回路を内蔵したヘッドＩＣと、 前記各ヘッドＩＣを制御するコントロールＩＣとを具備
    することを特徴とするヘッドアンプ回路。
  4. 【請求項４】 前記ヘッドＩＣは、前記保護回路に加え
    て、前記磁気抵抗効果素子により前記磁気記録媒体から
    読み取られたリード信号を増幅するリードアンプ回路、
    及びライトデータ信号に対応した向きのライト電流を前
    記薄膜ヘッドに供給するライトドライバ回路のうちの少
    なくとも一方を内蔵することを特徴とする請求項３記載
    のヘッドアンプ回路。
  5. 【請求項５】 リード用の磁気抵抗効果素子及びライト
    用の薄膜ヘッドを有する磁気ヘッドと、前記磁気ヘッド
    を、回転した磁気記録媒体から浮上させるためのスライ
    ダと、前記スライダを支持するサスペンションとを含む
    ヘッドサスペンションアセンブリの前記サスペンション
    に実装して用いられるヘッドＩＣであって、 前記磁気抵抗効果素子の両端と接続するための第１及び
    第２のＭＲ端子と、 外部から与えられるバイアス電流を受け取るためのバイ
    アス電流端子と、 前記磁気抵抗効果素子によって前記磁気記録媒体から読
    み取られた信号を外部に出力するためのリード出力端子
    と、 正電源に接続するための第１の電源端子と、 接地レベルまたは負電源に接続するための第２の電源端
    子と、 前記磁気抵抗効果素子によって前記磁気記録媒体から読
    み取られた信号を増幅して前記リード出力端子に出力す
    るリードアンプ回路と、 前記第１及び第２のＭＲ端子、前記バイアス電流端子、
    並びに前記リードアンプ回路の入力と接続され、前記磁
    気抵抗効果素子を静電気放電から保護するための保護回
    路であって、前記バイアス電流端子に入力されるバイア
    ス電流を前記第１及び第２のＭＲ端子の一方に伝達する
    と共に、前記磁気抵抗効果素子によって前記磁気記録媒
    体から読み取られた信号を前記第１及び第２のＭＲ端子
    から受け取って前記リードアンプ回路に伝達する保護回
    路とを具備することを特徴とするヘッドＩＣ。
  6. 【請求項６】 リード用の磁気抵抗効果素子及びライト
    用の薄膜ヘッドを有する磁気ヘッドと、前記磁気ヘッド
    を、回転した磁気記録媒体から浮上させるためのスライ
    ダと、前記スライダを支持するサスペンションとを含む
    ヘッドサスペンションアセンブリの前記サスペンション
    に実装して用いられるヘッドＩＣであって、 前記磁気抵抗効果素子の両端と接続するための第１及び
    第２のＭＲ端子と、 前記薄膜ヘッドの両端と接続するための第１及び第２の
    薄膜端子と、 外部から与えられるバイアス電流を受け取るためのバイ
    アス電流端子と、 前記磁気抵抗効果素子によって前記磁気記録媒体から読
    み取られた信号を外部に出力するためのリード出力端子
    と、 外部から与えられるライト電流値を決定する信号を受け
    取るためのライト電流設定端子と、 外部から与えられるライトデータ信号を受け取るための
    ライトデータ端子と、 正電源に接続するための第１の電源端子と、 接地レベルまたは負電源に接続するための第２の電源端
    子と、 前記ライト電流設定端子からの信号に応じた値のライト
    電流を設定するライト電流回路と、 前記ライト電流回路によって設定されたライト電流を、
    前記ライトデータ端子で受け取られたライトデータ信号
    に応じてその方向を切り換えて前記第１及び第２の薄膜
    端子の一方から出力するライトドライバ回路と、 前記第１及び第２のＭＲ端子、前記バイアス電流端子、
    並びに前記リード出力端子と接続され、前記磁気抵抗効
    果素子を静電気放電から保護するための保護回路であっ
    て、前記バイアス電流端子に入力されるバイアス電流を
    前記第１及び第２のＭＲ端子の一方に伝達すると共に、
    前記磁気抵抗効果素子によって前記磁気記録媒体から読
    み取られた信号を前記第１及び第２のＭＲ端子から受け
    取って前記バイアス電流端子及び前記リード出力端子に
    伝達する保護回路とを具備することを特徴とするヘッド
    ＩＣ。
  7. 【請求項７】 リード用の磁気抵抗効果素子及びライト
    用の薄膜ヘッドを有する磁気ヘッドと、前記磁気ヘッド
    を、回転した磁気記録媒体から浮上させるためのスライ
    ダと、前記スライダを支持するサスペンションとを含む
    ヘッドサスペンションアセンブリの前記サスペンション
    に実装して用いられるヘッドＩＣであって、 前記磁気抵抗効果素子の両端と接続するための第１及び
    第２のＭＲ端子と、前記薄膜ヘッドの両端と接続するた
    めの第１及び第２の薄膜端子と、 外部から与えられるバイアス電流を受け取るためのバイ
    アス電流端子と、 前記磁気抵抗効果素子によって前記磁気記録媒体から読
    み取られた信号を外部に出力するためのリード出力端子
    と、 外部から与えられるライト電流値を決定する信号を受け
    取るためのライト電流設定端子と、 外部から与えられるライトデータ信号を受け取るための
    ライトデータ端子と、 正電源に接続するための第１の電源端子と、 接地レベルまたは負電源に接続するための第２の電源端
    子と、 前記磁気抵抗効果素子によって前記磁気記録媒体から読
    み取られた信号を増幅して前記リード出力端子に出力す
    るリードアンプ回路と、 前記ライト電流設定端子からの信号に応じた値のライト
    電流を設定するライト電流回路と、 前記ライト電流回路によって設定されたライト電流を、
    前記ライトデータ端子で受け取られたライトデータ信号
    に応じてその方向を切り換えて前記第１及び第２の薄膜
    端子の一方から出力するライトドライバ回路と、 前記第１及び第２のＭＲ端子、前記バイアス電流端子、
    並びに前記リードアンプ回路の入力と接続され、前記磁
    気抵抗効果素子を静電気放電から保護するための保護回
    路であって、前記バイアス電流端子に入力されるバイア
    ス電流を前記第１及び第２のＭＲ端子の一方に伝達する
    と共に、前記磁気抵抗効果素子によって前記磁気記録媒
    体から読み取られた信号を前記第１及び第２のＭＲ端子
    から受け取って前記リードアンプ回路に伝達する保護回
    路とを具備することを特徴とするヘッドＩＣ。
  8. 【請求項８】 リード用の磁気抵抗効果素子及びライト
    用の薄膜ヘッドを有する磁気ヘッドと、前記磁気ヘッド
    を、回転した磁気記録媒体から浮上させるためのスライ
    ダと、前記スライダを支持するサスペンションとを含む
    ヘッドサスペンションアセンブリの前記サスペンション
    に実装して用いられるヘッドＩＣであって、 前記磁気抵抗効果素子の両端と接続するための第１及び
    第２のＭＲ端子と、 外部から与えられるバイアス電流値を決定する信号を受
    け取るためのバイアス電流設定端子と、 前記磁気抵抗効果素子によって前記磁気記録媒体から読
    み取られた信号を外部に出力するためのリード出力端子
    と、 正電源に接続するための第１の電源端子と、 接地レベルまたは負電源に接続するための第２の電源端
    子と、 前記磁気抵抗効果素子によって前記磁気記録媒体から読
    み取られた信号を増幅して前記リード出力端子に出力す
    るリードアンプ回路と、 前記バイアス電流設定端子からの信号に応じた値のバイ
    アス電流を生成するバイアス電流増幅回路と、 前記第１及び第２のＭＲ端子、前記バイアス電流増幅回
    路の出力、並びに前記リードアンプ回路の入力と接続さ
    れ、前記磁気抵抗効果素子を静電気放電から保護するた
    めの保護回路であって、前記バイアス電流増幅回路から
    出力されるバイアス電流を前記第１及び第２のＭＲ端子
    の一方に伝達すると共に、前記磁気抵抗効果素子によっ
    て前記磁気記録媒体から読み取られた信号を前記第１及
    び第２のＭＲ端子から受け取って前記リードアンプ回路
    に伝達する保護回路とを具備することを特徴とするヘッ
    ドＩＣ。
  9. 【請求項９】 リード用の磁気抵抗効果素子及びライト
    用の薄膜ヘッドを有する磁気ヘッドと、前記磁気ヘッド
    を、回転した磁気記録媒体から浮上させるためのスライ
    ダと、前記スライダを支持するサスペンションとを含む
    ヘッドサスペンションアセンブリの前記サスペンション
    に実装して用いられるヘッドＩＣであって、 前記磁気抵抗効果素子の両端と接続するための第１及び
    第２のＭＲ端子と、 前記薄膜ヘッドの両端と接続するための第１及び第２の
    薄膜端子と、 外部から与えられるバイアス電流値を決定する信号を受
    け取るためのバイアス電流設定端子と、 前記磁気抵抗効果素子によって前記磁気記録媒体から読
    み取られた信号を外部に出力するためのリード出力端子
    と、 外部から与えられるライト電流値を決定する信号を受け
    取るためのライト電流設定端子と、 外部から与えられるライトデータ信号を受け取るための
    ライトデータ端子と、 正電源に接続するための第１の電源端子と、 接地レベルまたは負電源に接続するための第２の電源端
    子と、 前記磁気抵抗効果素子によって前記磁気記録媒体から読
    み取られた信号を増幅して前記リード出力端子に出力す
    るリードアンプ回路と、 前記バイアス電流設定端子からの信号に応じた値のバイ
    アス電流を生成するバイアス電流増幅回路と、 前記ライト電流設定端子からの信号に応じた値のライト
    電流を設定するライト電流回路と、 前記ライト電流回路によって設定されたライト電流を、
    前記ライトデータ端子で受け取られたライトデータ信号
    に応じてその方向を切り換えて前記第１及び第２の薄膜
    端子の一方から出力するライトドライバ回路と、 前記第１及び第２のＭＲ端子、前記バイアス電流増幅回
    路の出力、並びに前記リードアンプ回路の入力と接続さ
    れ、前記磁気抵抗効果素子を静電気放電から保護するた
    めの保護回路であって、前記バイアス電流増幅回路から
    出力されるバイアス電流を前記第１及び第２のＭＲ端子
    の一方に伝達すると共に、前記磁気抵抗効果素子によっ
    て前記磁気記録媒体から読み取られた信号を前記第１及
    び第２のＭＲ端子から受け取って前記リードアンプ回路
    に伝達する保護回路とを具備することを特徴とするヘッ
    ドＩＣ。
  10. 【請求項１０】 前記第１及び第２のＭＲ端子の他方と
    接地または負電源間に接続され、前記リードアンプ回路
    の入力インピーダンスを整合させるための調整回路を更
    に具備することを特徴とする請求項５、請求項７、請求
    項８または請求項９に記載のヘッドＩＣ。
  11. 【請求項１１】 前記第１及び第２のＭＲ端子の他方と
    接地または負電源間に接続され、前記バイアス電流端子
    及び前記リード出力端子から出力される前記磁気記録媒
    体から読み取られた信号を増幅するのに用いられる外部
    に設けられたリードアンプ回路の入力インピーダンスを
    整合させるための調整回路を更に具備することを特徴と
    する請求項６記載のヘッドＩＣ。
  12. 【請求項１２】 前記保護回路は、 前記第１及び第２のＭＲ端子の前記一方と前記バイアス
    電流端子との間の接続／切り離しを行う第１のスイッチ
    回路と、 前記第１及び第２のＭＲ端子の前記他方と前記接地また
    は負電源側との間の接続／切り離しを行う第２のスイッ
    チ回路とを備えていることを特徴とする請求項５乃至請
    求項７のいずれかに記載のヘッドＩＣ。
  13. 【請求項１３】 前記保護回路は、 前記第１及び第２のＭＲ端子の前記一方と前記バイアス
    電流端子との間の接続／切り離しを行う第１のスイッチ
    回路と、 前記第１及び第２のＭＲ端子の前記他方と前記接地また
    は負電源側との間の接続／切り離しを行う第２のスイッ
    チ回路と、 前記第１及び第２のＭＲ端子間に介挿され、前記第１及
    び第２のＭＲ端子間の電圧を一定電圧以下に制限するた
    めの電圧制限回路とを備えていることを特徴とする請求
    項５乃至請求項７のいずれかに記載のヘッドＩＣ。
  14. 【請求項１４】 前記保護回路は、 前記第１及び第２のＭＲ端子の前記一方と前記バイアス
    電流増幅回路の出力との間の接続／切り離しを行う第１
    のスイッチ回路と、 前記第１及び第２のＭＲ端子の前記他方と前記接地また
    は負電源側との間の接続／切り離しを行う第２のスイッ
    チ回路とを備えていることを特徴とする請求項８または
    請求項９に記載のヘッドＩＣ。
  15. 【請求項１５】 前記保護回路は、 前記第１及び第２のＭＲ端子の前記一方と前記バイアス
    電流増幅回路の出力との間の接続／切り離しを行う第１
    のスイッチ回路と、 前記第１及び第２のＭＲ端子の前記他方と前記接地また
    は負電源側との間の接続／切り離しを行う第２のスイッ
    チ回路と、 前記第１及び第２のＭＲ端子間に介挿され、前記第１及
    び第２のＭＲ端子間の電圧を一定電圧以下に制限するた
    めの電圧制限回路とを備えていることを特徴とする請求
    項８または請求項９に記載のヘッドＩＣ。
  16. 【請求項１６】 前記第１及び第２のスイッチ回路は、
    電源未投入状態では切り離し状態に設定され、電源投入
    状態では接続状態に設定されることを特徴とする請求項
    １２乃至請求項１５のいずれかに記載のヘッドＩＣ。
  17. 【請求項１７】 請求項１または請求項２に記載のヘッ
    ドサスペンションアセンブリを磁気ヘッド数分備えたこ
    とを特徴とする磁気ディスク装置。
  18. 【請求項１８】 請求項１または請求項２に記載のヘッ
    ドサスペンションアセンブリを磁気ヘッド数分備え、且
    つ前記ヘッドサスペンションアセンブリの前記サスペン
    ションに実装された前記ヘッドＩＣとの組み合わせによ
    りヘッドアンプ回路を構成し、前記ヘッドＩＣを制御す
    るコントロールＩＣを備えたことを特徴とする磁気ディ
    スク装置。
  19. 【請求項１９】 前記ヘッドサスペンションアセンブリ
    の前記サスペンション上に請求項５乃至請求項９のいず
    れかに記載のヘッドＩＣを実装したことを特徴とする請
    求項１８記載の磁気ディスク装置。
JP10369472A 1998-12-25 1998-12-25 ヘッドサスペンションアセンブリ及び同アセンブリを搭載した磁気ディスク装置 Pending JP2000195023A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10369472A JP2000195023A (ja) 1998-12-25 1998-12-25 ヘッドサスペンションアセンブリ及び同アセンブリを搭載した磁気ディスク装置
US09/385,731 US6377411B1 (en) 1998-12-25 1999-08-30 Head IC, head amplifier circuit, head suspension assembly, and magnetic disk drive for avoiding electrostatic breakdown of magnetic head
EP99117052A EP1014342A3 (en) 1998-12-25 1999-08-30 Head IC, head amplifier circuit, head suspension assembly, and magnetic disk drive for avoiding electrostatic breakdown of magnetic head

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10369472A JP2000195023A (ja) 1998-12-25 1998-12-25 ヘッドサスペンションアセンブリ及び同アセンブリを搭載した磁気ディスク装置

Publications (1)

Publication Number Publication Date
JP2000195023A true JP2000195023A (ja) 2000-07-14

Family

ID=18494513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10369472A Pending JP2000195023A (ja) 1998-12-25 1998-12-25 ヘッドサスペンションアセンブリ及び同アセンブリを搭載した磁気ディスク装置

Country Status (3)

Country Link
US (1) US6377411B1 (ja)
EP (1) EP1014342A3 (ja)
JP (1) JP2000195023A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687090B2 (en) 2000-09-21 2004-02-03 Kabushiki Kaisha Toshiba Head suspension assembly with head amplifier IC
US7538986B2 (en) * 2004-11-10 2009-05-26 International Business Machines Corporation Multi-port cable for removable ESD/EOD protection for electronic devices

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001101607A (ja) * 1999-04-13 2001-04-13 Texas Instr Inc <Ti> 情報記録再生装置およびディスク駆動機構
JP2001266511A (ja) * 2000-03-24 2001-09-28 Toshiba Corp ヘッドサスペンションアッセンブリ、およびヘッドサスペンションアッセンブリを備えた磁気ディスク装置
US6608736B1 (en) * 2000-05-08 2003-08-19 International Business Machines Corporation Integrated trace suspension interconnect for high-data-rate single-ended preamplifier for (G)MR elements
JP3883037B2 (ja) * 2001-02-28 2007-02-21 株式会社日立製作所 媒体記録再生システム
JP4133804B2 (ja) * 2001-05-25 2008-08-13 富士通株式会社 記録ディスク駆動装置およびキャリッジアセンブリ
US6775078B2 (en) * 2001-09-14 2004-08-10 Texas Instruments Incorporated Fast magneto-resistive head open and short detection for both voltage and current bias preamplifiers
US6583968B1 (en) * 2001-10-31 2003-06-24 Western Digital Technologies, Inc. Spindle motor hub having equivalent MR read element bias voltage to mitigate potential between disk and MR read element
US6891702B1 (en) 2002-10-31 2005-05-10 Western Digital Technologies, Inc. Method and devices for providing magnetoresistive heads with protection from electrostatic discharge and electric overstress events
US7009820B1 (en) 2002-12-24 2006-03-07 Western Digital Technologies, Inc. Disk drive comprising depletion mode MOSFETs for protecting a head from electrostatic discharge
US7595949B1 (en) * 2003-12-04 2009-09-29 Maxtor Corporation Method for active cancellation of write-to-read crosstalk
US7119995B2 (en) * 2004-01-22 2006-10-10 Seagate Technology Llc ESD shunt for transducing head
KR100604860B1 (ko) * 2004-05-29 2006-07-31 삼성전자주식회사 하드디스크 드라이브의 헤드 보호 회로
US7005858B1 (en) 2004-09-23 2006-02-28 Hitachi Global Storage Technologies Netherlands, B.V. System and method for decreasing ESD damage during component level long term testing
US8169751B2 (en) 2006-06-27 2012-05-01 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a structure for activating and deactivating electrostatic discharge prevention circuitry
US7804658B1 (en) * 2006-09-11 2010-09-28 Marvell International Ltd. Biasing RMR with constant power
US8358202B2 (en) * 2006-12-26 2013-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9159344B2 (en) 2013-05-08 2015-10-13 Western Digital Technologies, Inc. Disk drive read circuit comprising an AC coupled sense amplifier for amplifying a read signal
US9047917B1 (en) 2013-11-26 2015-06-02 Western Digital Technologies, Inc. Disk drive slider with sense amplifier for coupling to a preamp through a supply/bias line and a read signal line
US9275665B2 (en) 2014-07-25 2016-03-01 HGST Netherlands B.V. Slider with high frequency voltage ground and low frequency DC voltage isolation
US11496033B2 (en) * 2019-01-08 2022-11-08 Michael Boyd Device and method to generate and apply gravito-magnetic energy
CN111474991A (zh) * 2020-03-08 2020-07-31 苏州浪潮智能科技有限公司 一种基于电磁场的硬盘固定及减震装置及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58118017A (ja) * 1981-12-29 1983-07-13 Seiko Epson Corp 磁気ヘツド
JPS58118016A (ja) * 1981-12-29 1983-07-13 Seiko Epson Corp 磁気ヘツド
US5103353A (en) * 1990-05-01 1992-04-07 International Business Machines Corporation Low noise amplifier with short circuit protection for signals from magnetoresistive element
US5430584A (en) * 1991-10-18 1995-07-04 International Microelectronic Products Disk drive interface combining a magneto-resistive read and inductive write circuits
JPH0670848A (ja) 1992-08-26 1994-03-15 Toshiba Home Technol Corp ポット装置
JP2994522B2 (ja) * 1993-02-22 1999-12-27 富士通株式会社 磁気抵抗素子用プリアンプ
US5357379A (en) * 1993-07-02 1994-10-18 Exar Corporation Read/write circuit with switchable head resistance for read and write modes
US5444579A (en) * 1993-12-17 1995-08-22 Imp, Inc. Preamplifier of a signal from a variable resistance sensor, and a current source
JP3135447B2 (ja) * 1994-01-27 2001-02-13 富士通株式会社 磁気ディスクドライブの制御方法及びその装置
US5587857A (en) 1994-10-18 1996-12-24 International Business Machines Corporation Silicon chip with an integrated magnetoresistive head mounted on a slider
JP3384651B2 (ja) * 1995-07-17 2003-03-10 富士通株式会社 電源制御回路及び記憶装置
US5748412A (en) * 1995-08-11 1998-05-05 Seagate Technology, Inc. Method and apparatus for protecting magnetoresistive sensor element from electrostatic discharge
US5790331A (en) * 1995-08-11 1998-08-04 Mitel Semiconductor Americas Inc. Current control circuit and method for programmable read write preamplifier
WO1997009714A1 (en) * 1995-09-06 1997-03-13 Seagate Technology, Inc. Dynamically programmable magneto-resistive head write and read bias currents
US5712747A (en) * 1996-01-24 1998-01-27 International Business Machines Corporation Thin film slider with on-board multi-layer integrated circuit
US5867888A (en) * 1996-10-08 1999-02-09 International Business Machines Corporation Magnetic head/silicon chip integration method
US5982569A (en) * 1997-08-15 1999-11-09 Texas Instruments Incorporated Read/write data interface and method of operation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687090B2 (en) 2000-09-21 2004-02-03 Kabushiki Kaisha Toshiba Head suspension assembly with head amplifier IC
US7538986B2 (en) * 2004-11-10 2009-05-26 International Business Machines Corporation Multi-port cable for removable ESD/EOD protection for electronic devices

Also Published As

Publication number Publication date
EP1014342A3 (en) 2002-12-11
US6377411B1 (en) 2002-04-23
EP1014342A2 (en) 2000-06-28

Similar Documents

Publication Publication Date Title
JP2000195023A (ja) ヘッドサスペンションアセンブリ及び同アセンブリを搭載した磁気ディスク装置
JP3576368B2 (ja) アクチュエータアセンブリ及びその組立方法
JP4076434B2 (ja) 磁気ヘッド及びヘッド・ジンバル・アセンブリ
US7099117B1 (en) Head stack assembly including a trace suspension assembly backing layer and a ground trace for grounding a slider
US6826016B2 (en) Head suspension assembly and magnetic disk apparatus comprising the head suspension assembly
JP2001202733A (ja) 磁気データの記録及び取り出しシステム、磁気データ記録及び取り出し装置、磁気記録システム用アダプタ、及び磁気データ記憶装置
JP2000123340A (ja) ハ―ドディスクドライブのヘッドジンバルアセンブリ保護手段及び保護方法
JP2007272984A (ja) ディスク・ドライブ装置及びそれに使用されるヘッド・アセンブリ
US6219193B1 (en) Superpositioning microactuator control and write current signals in a disc drive
US7271968B2 (en) Head protection circuit of hard disk drive
JP4852164B1 (ja) ヘッドジンバルアッセンブリおよびこれを備えたディスク装置
JP2002184144A (ja) サスペンション及びヘッドジンバルアセンブリ
JPH11250434A (ja) 磁気ディスク装置およびヘッドサスペンションアッセンブリ
JPH10241132A (ja) ヘッドアセンブリ及び磁気ディスク装置
US20080080096A1 (en) Head slider supporting device and storage device
JPH103758A (ja) ディスク装置
US7903377B2 (en) System, method, and apparatus for an independent flexible cable damper for reducing flexible cable fatigue in a hard disk drive
JP2007250102A (ja) 記憶装置
US11430474B1 (en) Hard disk drive suspension tail having narrowing tip
JP2008165880A (ja) ヘッドアクチュエータアッセンブリおよびこれを備えたディスク装置
JP2023003380A (ja) 低クロストークのためのフレキシブルプリント回路フィンガレイアウト
WO2000079522A1 (fr) Element coulissant de tete magnetique et ensemble tete magnetique
JP4352870B2 (ja) 磁気ディスクドライブ装置
JP2003077233A (ja) ヘッドサスペンションアセンブリを備えたディスク装置
US9036306B1 (en) Grounding for a hard disk drive suspension tail