JPS594769B2 - トランスジュ−サの出力感知回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、電磁トランスジューサ特に磁気抵抗型（以下
、Ｍ−Ｒ型と略称する）トランスジューサにバイアスを
かけると同時に該トランスシュー５ サから発生される
信号を増幅する回路に関する。

従来、所定長の磁気媒体に予め記録されたデータを再生
するために電磁トランスジューサ、特にＭ−Ｒ型のトラ
ンスジューサを使用することは周知である。Ｍ−Ｒ型の
電磁トランスジューサの動１０作原理は、Ｍ−Ｒ素子の
抵抗変化ΔＲが該素子に作用する電磁束φの関数として
変化することを利用するものである。かかる抵抗と電磁
束との作用関係は、Ｍ−Ｒ素子が予め記録された磁気デ
ータを再生するのに利用される。１５−般に、Ｍ−Ｒ素
子の抵抗変化ΔＲは該素子に作用する磁界Ｈの強さの基
本的非線形関数として示される。

Ｍ−Ｒ素子を電磁トランスジューサ特に読取トランスジ
ューサに適用するためには、特性曲線の最も直線性の高
い領域を中心として動作２０させることが好ましい。こ
れは従来、Ｍ−Ｒ素子にバイアスをかけることによつて
行なわれていた。Ｍ−Ｒ素子が予め記録されたデータを
再生できるようにするために該素子にバイアスをかける
従来の方法および装置は２つのグループに大別され２５
る。これら２つのグループについては後述するが、本発
明は、第１のグループに含まれる方法および装置に必ず
しも関係するものではない。米国特許第２５００９５３
号および第１５９６５５８号は第１のグループに含まれ
る装置の例を開示し３０ている。

このグループに含まれる装置においては、電磁石または
永久磁石から発生される磁界によつてバイアスがかけら
れる。このグループの装置の最も好ましくない点は、磁
石の寸法上の理由から大型となるということであり、寸
法の小さい小型３５のＭ−Ｒ型トランスジューサを製造
しようという方向に技術は進んでいつたのである。かか
る技術動向の結果、従来の第２のグループのトランスジ
ユーサが誕生した。

本発明は基本的にこのグループに関係するものである。
薄膜技術の出現により、寸法が小さい小型のＭ−Ｒ型ト
ランスジユーサが実際に製造されるようになつた。その
製造工程を要言するに、基板上に第１薄膜層が堆積され
、この第１薄膜層に近接して第２薄膜層（いわゆるバイ
アス薄膜）が堆積され、第２薄膜層に電流が供給される
。この電流により電磁界が発生して第１薄膜層にバイア
スがかかる。第２グループに含まれるＭ−Ｒ型トランス
ジユーサの従来例は、米国特許第３０１６５０７号、第
３３６６９３９号および第３６７８４７８号に示されて
いる。バイアス電流を発生させるのとＭ−Ｒ型トランス
ジユーサから出力される信号を処理する感知回路にバイ
アスをかけるのに共通の回路を使用することにより、さ
らに改良された第２グループのトランスジユーサ（以下
、薄膜トランスジユーサと指称する）が出現した。

ある従来例においては、Ｍ−Ｒ薄膜と感知回路に直流バ
イアスをかけるのに抵抗回路網が使用されている。

より具体的に述べれば、Ｍ−Ｒ型トランスジユーサの２
つの部分は４つの腕を有するブリツジ回路を形成するた
めに２つのバランス用抵抗に相互接続される。バランス
用抵抗の値はブリツジをバランスさせるだけでなくＭ−
Ｒ素子に流れるバイアス電流を制御するように選択され
る。抵抗を利用してＭ−Ｒ型トランスジユーサにバイア
スをかけることの詳細な説明は米国特許第３８１４８６
３号になされている。別の従来例においては、バイアス
をかけるのに電流源が使用される。

この方法では、電流源がＭ−Ｒ薄膜に直接接続され、上
記薄膜にバイアスをかけるのに電流が供給される。より
詳細な説明は、米国特許第４０４０１１３号になされて
いる。上述した従来のバイアス装置はその目的の限りに
おいては満足に動作するが、以下に説明するような欠点
がある。従来のバイアス装置の第１の欠点は、バランス
用抵抗の値がＭ−Ｒ薄膜の抵抗値より大きくなくてはな
らない。

このことは、励起電流の大部分がバランス用抵抗内で消
費されることを意味する。従来のバイアス装置の別の欠
点は、電流源がバイアス手段として使用されると、この
電流源によｊつて異常な量の雑音が発生することである
。

これによつて生じた雑音は装置全体の性能に悪影響を与
える。抵抗によるバイアス方法と電流源によるバイアス
方法に共通な問題は、Ｍ−Ｒ型トランスジューサから出
力される信号を処理する回路の入力端にオフセツト電圧
が発生することである。

このオフセツト電圧は、処理回路に通常使用される前置
増幅器を飽和させる傾向にある。上述の電流消費、雑音
及びオフセツト電圧の問題を解決するために、一端が直
流電圧源に接続されるＭ−Ｒ素子の他端に該素子に直列
にコイルを接続してバイアス回路を構成することが提案
されているが、コイルは大きな占有面積を必要とするた
め回路が大型化する問題がある。

特にマルチトラツク構成で多くのＭ−Ｒ素子を使用する
場合には、この問題が深刻なものとなる。本発明はこの
ような問題を解決するためになされたもので、２つの演
算増幅器、これらの増幅器の為の２つの帰還抵抗、並び
に２つの演算増幅器の利得の周波数特性の極を定める１
つの容量要素により２つのＭ−Ｒ素子にそれぞれ直列接
続される２つの誘導要素をシミユレートするものである
。

本発明によるバイアス回路は２つのＭ−Ｒ素子にそれぞ
れ接続される２つの誘導要素を実現するのに１つの容量
要素しか必要としないので、集積回路チツプ上における
占有面積を小さくできる利点がある。また、本発明によ
るバイアス回路はコイルを使用するものに比較して電磁
波放射量が小さいのでシールドが不要である。

第１図は従来のトランスジユーサのバイアス回路を示す
。

電磁トランスジユーサ１０、より具体的には薄膜型、さ
らに具体的に述べればＭ−Ｒ型トランスジユーサが、抵
抗要素ＲＨ，およびＲＨ２どして示されている。Ｍ−Ｒ
型トランスジユーサ１０は直流電圧供給装置ＶＢに接続
されている。直流電圧供給装置Ｂは以下において単方向
性電圧源Ｂと指称する。抵抗要素ＲＨ，の出力端は例え
ば誘導コイルからなる誘導手段Ｌ，と前置増幅器１１の
一方の入力端子に接続されている。誘導手段Ｌ１の他の
端子は基準電圧源Ｖｓに接続されている。本発明の好ま
しい実施例においては、Ｖｓは接地レベルに選択される
。抵抗要素ＲＨ２は例えば誘導コイルからなる誘導手段
Ｌ２と前置増幅器１１の他の入力端子に接続されている
。誘導手段Ｌ２の他端子は電圧源Ｖｓに接続されている
。誘導手段Ｌｌ，Ｌ２はＭ−Ｒ型トランスジユーサにバ
イアス電圧ＶＢを与えると同時にＭ−Ｒ型トランスジユ
ーサの出力信号を前置増幅器１１に交流結合させるもの
である。次に説明するように、前置増幅器１１の出力Ｖ
Ｏは使用回路（図示せず）に供給される。第１図の構成
に示されているように、バイアス電流の大きさＩ，，ｌ
２は電圧源ＶＢの電圧値および抵抗要素ＲＨｌ，ＲＨ２
の値によつて決定される。

電流１，はＢをＲＨ，で割つた値に実質的に等しくなる
。電流１２はＶＢをＲＨ２で割つた値に実質的に等しく
なる。

バイアス電流はＶＢＩ：．ＲＨｌおよびＲＨ２との比で
あるから、ＶＢを一定としてＲＨ，とＲＨ２を変化させ
た場合、バイアス電流１１と１２の値はそれぞれＲＨｌ
とＲＨ２の大きさによつて決定される。このように、か
かる構成は、高抵抗トランスジユーサが電圧源からより
小さなバイアス電流を導出するように自己調整する。な
お、かかる解析は誘導手段Ｌｌ，Ｌ２によつて発生され
る無視可能な抵抗を含んでいない。かかる構成をとれば
、Ｍ−Ｒ型トランスジユーサが前置増幅器１１に直接接
続される点において構成が簡単となり且つ低コストとな
る。

さらに、かかる構成をとることにより、増幅のために前
置増幅器１１に与えられる信号量が最大となり且つ誘導
手段Ｌ１とＬ２によつて消費される信号電流量が最小と
なる。当業者には周知のように、誘導手段の全体のイン
ピーダンスは複素数で示される。基本的にはＺ＝Ｒ＋ｊ
（１）Ｌ なる関係がある。

ここで、Ｚ＝誘導手段の全インピーダンス ｊ＝複素記号 ω＝動作角周波数 Ｌ＝誘導手段のインダクタンス〔Ｈ〕 直流動作の場合、上記式の虚数部（±ＪＯ）Ｌ）は無く
なる。

同様に、Ｒは１Ωの範囲内の極めて小さな値である。か
かる原理を第１図の回路に適用すると、直流バイアスの
場合においては誘導手段は接地点へ短ノ絡させるものと
同様とみることができる。

換言するに、誘導手段の端子電圧はミリボルトの範囲内
にある。このように、バイアス電圧の大部分はＭ一Ｒ素
子の端子電圧である。交流動作の場合、Ｍ−Ｒ素子と等
価な抵抗要素ＲＨｌとＲＨ２に与えられる信号が変化す
ると、ＲはｊωＬに比して無視し得るものとなる。換言
すれば、誘導手段は開放回路とみなすことができ、すべ
ての信号は前置増幅器１１に供給される。上述した第１
図から得られる別の利点はジヨンソン雑音が比較的小さ
いということである。

当業者に周知のように、ジヨンソン雑音は、ＰＮ＝４Ｋ
ＴＢ（！）ＲＮ で示される。

ここで、Ｋ＝ボルツマン定数 Ｔ＝動作温度 Ｂω＝帯域幅 ＲＮ＝誘導手段の直流抵抗分 第２図には電磁トランスジユーサ１０が記録装置の記録
チヤネル１２に適用されたところが示されている。

詳言すれば、電磁トランスジユーサは記録媒体１４にお
いて電磁的転移の形で記録されたデータを読取るのに使
用される。記録媒体１４は例えば所定長の磁気テープま
たはデイスクである。磁気媒体を電磁トランスジユーサ
に対して位置決めすることによつて、Ｍ−Ｒ素子の抵抗
値が変化する。そして端子１６，１８から電流が出力さ
れ、この電流は前置増幅器１１によつて増幅された後、
記録チヤネルに供給される。なお、第２図には、記録媒
体の単一トラツクを読取る単一のトラツク磁気ヘツド１
０が示されているが、実際には、媒体１４には複数のト
ラツクが配設され、このためマルチトラツクのデータを
同時に読取るマルチトラツク・ヘツドが必要である。マ
ルチトラツク構成の場合、複数のＭ−Ｒ素子が磁気トラ
ンスジユーサ１０に組込まれる。前述のように、読取チ
ヤネル１２が前置増幅器１１から電気信号を受ける。こ
の信号は端子ＶＯを介して使用装置（通常、テープ移送
装置の制御装置）に与えられる。上記信号は一般に媒体
１４に記録されたデイジタル・データであるデータを示
す。記録チヤネルは読取フイルタＦｓに縦続接続された
自動利得制御増幅器ＡＧＣを含む。増幅器ＡＧＣは一般
に可変利得増幅器であり、再生信号の特性に応じて動作
レベルを選択するように制御される。同様に、読取フイ
ルタＦｓすなわち等化器は、通常、振幅を等しくするた
めに増幅器ＡＧＣから出力される信号を修正する。読取
フイルタＦｓからの出力は端子ＶＯに供給される。帰還
信号発生器Ｆｆは読取フイルタＦｓの出力をサンプリン
グし、その出力を増幅器ＡＧＣに与えて該増幅器の利得
を制御する。記録チヤネル特に該チヤネルの再生部の顕
著な特徴の１つは、信号振幅の変動を修正するためにチ
ヤネル内に補償装置を設ける必要があることである。

概して、低周波信号は大きな信号振幅を有し、高周波信
号は小さな振幅を有する。しかしながら、誘導手段Ｌｌ
，Ｌ２がバイアス要素として使用されれば、Ｌ１とＬ２
の値を適当に選択することによつて自動周波数補償を行
なうことができる。換言すれば、記録チヤネル中に補償
装置を設ける必要性が低減される。自動補償を行なうの
にバイアス用誘導手段を利用するキー ・ポイントは、
極に対応する角周波数ωがＲＨＩをＬ１で割つたものあ
るいはＲＨ２をＬ２で割つたものに等しくなることであ
る。ここでωは所要周波数、ＲＨＩ，ＲＨ２は薄膜抵抗
、Ｌｌ，Ｌ２は誘導手段のインダクタンスである。Ｌを
選択することによつて、極に対応する角周波数は０から
所要値まで変更される。第５図に示された構成は誘導手
段のかわりに本発明によりバイアス用シャーレータ対を
使用したものである。なお、第５図において第１図およ
び第２図との共通構成要素には同一参照符号が付されて
いる。Ｍ−Ｒ素子ＲＨＩ，ＲＨ２は電圧源ＶＢに接続さ
れ、Ｍ−Ｒ素子ＲＨ，，ＲＨ２の端子はそれぞれ前置増
幅器１１の入力端に接続さ札前置増幅器１１の出力端は
出力端子ＶＯに接続されている。第５図においてプロツ
クの形で示されているバイアス用シャーレータ２０は帰
還抵抗Ｒｆｌ，Ｒｆ２を介してそれぞれＭ−Ｒ素子ＲＨ
Ｉ，ＲＨ２の出力端子１６，１８に接続されている。シ
ャーレータをバイアス要素として使用することによつて
、いくつかの改良点を得ることができる。一般に、シャ
ーレータ電磁波放射量は誘導手段のそれよりも小さい。
したがつて、シャーレータを周囲の回路からシールドす
る必要はない。また、比較的大きな誘導手段を必要とす
る場合、パツケージングに比較的大きなスペースを必要
とする。この問題点は、複数のＭ−Ｒ素子にバイアスを
かけるために複数の誘導手段を必要とするマルチトラツ
ク構成の場合に深刻なものとなる。しかしながら、シャ
ーレータを使用すれば、複数のシャーレータが集積回路
にパツケージングされ、必要とするスペースが最小とな
る。第３図には、誘導手段と同様な作用をなすシャーレ
ータ２０が示されている。

シャーレータ２０はバイポーラ演算増幅器２２を含み、
該増幅器２２は入力端子２４，２５と出力端子２６とを
有している。この出力端子２６は帰還抵抗ＲＦを介して
一方の入力端子２５に接続されている。入力端子から演
算増幅器２２を見たインピーダンスＺｉは上記誘導手段
の複素インピーダンスと同様な複素数の形で示される。
この複素インピーダンスもまた上記誘導手段を使用して
得られた好ましい結果と同様な結果をもたらす。すなわ
ちシャーレータは直流レベルに対しては短絡回路として
作用し交流信号に対しては開放回路として作用する。第
４図を参照するに、この図は第３図の等価回路を示すも
のである。第４図において第３図の回路構成は、誘導要
素ＬＥＱと抵抗要素ＲＥＱとの直列回路で示されている
。ミラー理論によりこれは次のように表現される。ここ
で、 Ｚｉ＝複素インピーダンス Ｒｆ＝帰還抵抗 Ａ＝増幅利得 一般に、演算増幅器の利得は、 ここで、 ＡＯ＝直流開放ループ利得 ωｏ＝コンデンサＣによつて決定される３ｄＢ低下ロー
ルオフ角周波数なお、かかる解析において２次高周波は
無視するものとする。

（式２）を（式１）に代入すると、入力周波数に対して
ωは（ＡＯ＋１）ωｏより小さいので、（式３）の分母
は簡単に（ＡＯ＋１）で近似でき、この場合、位相角の
誤差はほとんど無視できる。したがつて、（式３）は、
ｎ◆−ｎ となる。

ここで、ｊω＝ｓとおくと（ｓはラプラス変換領域の周
波数に等しい）、１）
− ｎとなる。

ここで、）山ｈ←ｌ紘上；口ａ、→→↓イ１４目 第４図の等価回路から明らかなように、 Ｗυ＼↓―孟１νノ である。

上記解析から明らかなように、シャーレータをバイアス
要素として使用すると誘導手段をバイアス要素として使
用したときに得られる利点と同じ利点を得ることができ
る。誘導手段と同様に作用するシャーレータに関するよ
り詳細な説明曽は０ｐｅｒａｔｉ０ｎａ１Ａｐｍ１ｉｆ
ｉｅｒＡｓＩｎｄｕｃｔ０ｒｂｙＭ０ｉｓｅＨａｍａ０
ｕｉ（ＦａｉｒｃｈｉｌｄＳｅｍｉｃＯｎｄｕｃｔＯｒ
ＤｉｖｉｓｉＯｎ）″という論文になされている。

再び第５図を参照するに、帰還抵抗ＲｆｌとＲｆ２を有
するシャーレータがパツケージングされ、Ｍ一Ｒ素子Ｒ
Ｈ２とＲＨｌにバイアスをかけるためにこれらの素子の
端子１６と１８に接続され、Ｍ−Ｒ素子の動作点が特性
曲線の直線部付近に保持されるように電圧源ＶＢからＭ
−Ｒ素子ＲＨ，および／またはＲＨ２を介して単方向性
電流が流れＭ−Ｒ素子からの出力信号は前置増幅器１１
によつて増幅され端子ＶＯから出力される。第６図には
第５図の回路の具体例が示されている。

この実施例では、前置増幅器１１とＭ−Ｒ素子ＲＨ，，
ＲＨ２にバイアスをかけるのに差動接続シャーレータ２
８が使用され、Ｍ−Ｒ素子ＲＨｌ，ＲＨ２がその特性曲
線の直線部において動作し得るように上記素子にバイア
スがかかる様に単方向フ性電圧源Ｂから流出する単方向
性電流がＭ−Ｒ素子ＲＨｌ，ＲＨ２に流れる。

差動交さ接続シャーレータを使用することによつて、マ
ルチトラツクＭ−Ｒトランスジユーサにかかるバイアス
がさらに改良される。第６図において、シャーレータ３
０はバイポーラ演算増幅器３１と帰還抵抗３６とを含み
、接続点１８においてＭ−Ｒ素子ＲＨｌに接続されてい
る。同様に、シャーレータ３４はバイポーラ演算増幅器
３３と帰還抵抗３６とを含み、接続点１６においてＭ−
Ｒ素子ＲＨ２に接続されている。共用コンデンサ３８は
シャーレータ３４と３０によつて共用されている。前述
のように、コンデンサはシャーレータのロールオフ角周
波数に対応する極を設定するのに必要なものである。２
つのシャーレータ間に共通のコンデンサを使用すること
によつて、単一のパツケージ中により多くのシャーレー
タがパツケージングされることができ、マルチトラツク
・ヘツドのパイアス方法がさらに改良される。

シャーレータ３０，３４の出力は、バイポーラ演算増幅
器により構成されることができる前置増幅器に供給され
、この増幅器の出力は端子ＶＯに与えられる。第８図に
は本発明による差動接続シャーレータが示されている。

この回路は破線４０に関して対称な構成となつており、
差動増幅器４２，４４を含んでいる。これらの増幅器は
一対の基準電圧源Ｖｓ，−Ｖｓの間に接続されている。
差動増幅器４２は電圧増幅段４６（以下、第１増幅段４
６と指称する）を含む。

第１増幅段４６はエミツタ結合された一対のトランジス
タ４８，５０を含む。電流源５２はバイアス抵抗５４を
介して基準電圧源−Ｖｓに接続されている。電流源５２
用の基準電圧はトランジスタ５６，５８によつて発生さ
れる。トランジスタ５６のコレクタは抵抗手段６１を介
して基準電圧６０を与えられるようになつている。本発
明の好ましい実施例においては、基準電圧６０は接地電
位に選択される。トランジスタ５８のベースはトランジ
スタ５６のコレクタに接続されている。トランジスタ５
８のエミツタはトランジスタ５６のベースおよび電流源
６２，６４に接続されている。次に説明するように、電
流源６２，６４はそれぞれバツフア段６６，６８用の電
流源として動作するとともにＭ一Ｒヘツド・バイアス電
流用電流源として動作し、二重動作を行なう。さらに第
８図を参照するに、電流源６２，６４はそれぞれ抵抗手
段１０，Ｔ２を介して電圧源−Ｖｓに接続されている。

同様に、トランジスタ５６は抵抗手段１４を介して電圧
源−Ｖｓに接続されている。出力端子Ｔ６（以下、第１
出力端子７６と指称する）は帰還抵抗Ｔ８（以下、第１
帰還抵抗Ｔ８と指称する）を介してトランジスタ４８に
接続されている。同様に、トランジスタ６４のコレクタ
は帰還抵抗７８を介してトランジスタ４８のベースに接
続されている。前述のように、バツフア段６６は第１増
幅段４６と出力端子１６との間に接続されている。バツ
フア段６６はトランジスタ８０，８２を含んでいる。一
対のバイアス抵抗８４，８６はそれぞれトランジスタ８
２，８０のエミツタに接続されている。バツフア段６６
は約１の利得を有し、出力端子Ｔ６を第１増幅段４６か
ら絶縁する高インピーダンス源として作用する。一対の
能動負荷トランジスタ８８，９０はそれぞれトランジス
タ４８，５０のコレクタ回路に接続されている。トラン
ジスタ８８，９０のエミツタは抵抗手段９２，９４を介
して基準電圧源＋ Ｖｓに接続されている。共通コンデ
ンサ９６はトランジスタ４８のコレクタに接続されてい
る。さらに第８図を参照するに、差動増幅器４４は前述
の差動増幅器４２と同一構成をなすものである。

差動増幅器４４は電圧増幅段９８（以下、第２増幅段９
８と指称する）を含み、この第２増幅段９８はトランジ
スタ１００，１０２を含む。電流源１０４（以下、第３
バイアス手段と指称する）はトランジスタ１００，１０
２のエミツタに接続されている。バイアス手段１０４は
第２増幅段９８にバイアスをかけて上記トランジスタ１
００，１０２の動作範囲を設定する。抵抗手段１０６は
・トランジスタ１０４のエミツタを基準電圧源−Ｖｓ
に接続する。トランジスタ１０４に必要な基準電圧はト
ランジスタ５８，５６からそれぞれ供給される。電圧出
力端子１０８は帰還抵抗器１１０を介してトランジスタ
１０２のベースに接続されて・いる。能動負荷トランジ
スタ１１２，１１４はそれぞれトランジスタ１００，１
０２のコレクタ回路に接続されている。負荷トランジス
タ１１２，１１４はそれぞれ抵抗１１６，１１８を介し
て正電圧供給源Ｖｓに接続されている。トランジスタ１
２０，１２２は出力端子１０８を増幅段９８の入力端子
から絶縁するバツフア段を形成する。抵抗１２４，１２
６はトランジスタ１２０，１２２のエミツタ回路に接続
されこれらのトランジスタにバイアスをかけるように動
作する。上記図に示された回路要素は種々の値をとるこ
とができるが、本発明の好ましい実施例では次表の値に
設定された。

前述のように、帰還抵抗Ｔ８，ｌｌＯは共用コンデンサ
とともに等価インダクタンスを決定する。

コンデンサは２つの増幅器４６，９８に共用され各出力
端子と基準電圧源６０との間に２つの等価インダクタン
スを発生させる。前述のように、基準電圧６０は接地電
位に選択される。また、前述のように、である。

ここで、Ｒｆ＝帰還抵抗Ｔ８または１１０ ωｏ＝ロールオフ角周波数に対応した極 ＡＯ＝増幅利得（１より非常に大） である。

したがつてと近似し得る。

極ω０はで表わされる。

ここで、Ｃは共用コンデンサ９６の容量値、Ｒｃはコレ
クタ負荷抵抗である。増幅器の直流利得ＡＯはで表わさ
れる。

ここで′Ｒｉｌ であり、 ＾１ソ１５′ｉ【νＶＩり である。

（式１０）、（式１１）を（式８）＆？入すると、ＬＯ
ｑ＝４ＲｆＣｒｅ（式１３） となる。

（式１３）から明らかなように、等価インダクタンスＬ
ＥＱの値は、帰還抵抗Ｒｆ、共用コンデンサＣ１および
トランジスタのパラメータＲｅによつて決定され、増幅
器の利得およびコレクタの抵抗値には依存しない。なお
、等価インダクタンスＬＥＱの値はパラメータＲ。に依
存しているので、このパラメータＲｅが電源および温度
変化に影響を受けないように公知の回路技術を用いて制
御されなければならないことに留意されたい。また、上
記解析は増幅器４６および増幅器９８の双方に適用し得
ることに留意されたい。第７図には差動交さ接続シャー
レータの別の実施例が示されている。この実施例におい
ては、トランジスタ１２０，１２２，１２４及び１２６
が交さ接続されている。第８図の実施例と同様に第７図
の実施例は差動増幅段１２８，１３０を含む。これらの
差動増幅段は共用コンデンサに関して対称な構成がとら
れている。差動増幅段１２８は電圧増幅段１３４を含む
。

この電圧増幅段１３４はエミツタ結合トランジスタ１２
０，１２２を含む。トランジスタ１２０，１２２は電流
源１３６を介して基準電圧源１３８に接続されている。
本発明の好ましい実施例において、基準電圧源は負極性
である。トランジスタ１２０，１２２のベースはそれぞ
れバイアス抵抗１４０，１４２を介して基準電圧源１３
８に接続されている。トランジスタ１２０のベースは駆
動手段１４４に接続されている。本発明の好ましい実施
例において、駆動手段はエミツタ・フオロワ・トランジ
スタ１４４のコレクタを基準電圧源１４６に接続した構
成をとり、電圧源１４６の極性は正に設定される。トラ
ンジスタ１４４のベースは出力端子１４８に接続される
とともに電流源１５２にバイアスをかけるために帰還抵
抗１５０に接続されている。バイアス電流源に必要な基
準電圧は駆動手段１５４から供給される。本発明の好ま
しい実施例において、駆動手段１５４はエミツタ・フオ
ロワ・トランジスタのコレクタを基準電圧源１５６に接
続した構成をとり、基準電圧源１５６は正の基準電圧を
発生する。コレクタが交さ接続されたトランジスタ１２
０，１２２，１２４および１２６はそれぞれバイアス抵
抗１５８，１６０を介して基準電圧源１５６に接続され
ている。トランジスタ１２０のコレクタは共用コンデン
サ１３２に接続されている。バツフア段１６２はトラン
ジスタ１２２のベースに接続され、基準電圧１７０のレ
ベルを変化させてトランジスタ１２２のベースに与える
ように作用する。バツフア段１６２は高インピーダンス
装置として作用するものであり、２つのエミツタ・フオ
ロワ・トランジスタ１６４，１６６を含む、トランジス
タ１６４，１６６は、それらのコレクタが基準電圧源１
６８に接続されるとともに、それらのベースが基準電圧
源１７０に接続されている。本発明の好ましい実施例に
おいて、基準電圧源１６８は正極性であり、基準電圧源
１７０は接地電位に設定される。同様に、差動増幅段１
３０は電圧増幅段１７２を含む。この電圧増幅段１７２
はエミツタ結合されたトランジスタ１２４，１２６を含
む。トランジスタ１２４，１２６のエミツタは電流源１
７４を介して基準電圧源１３８に接続されている。トラ
ンジスタ１２６のベースはバイアス手段１７６を介して
基準電圧源１３８に接続されている。トランジスタ１２
４のベースはバツフア段１６２に接続されている。この
バツフア段１６２は基準電圧１７０のレベルを変化させ
てトランジスタ１２４のベースに与える。トランジスタ
１２６のベースは駆動トランジスタ１８０のエミツタに
接続され、トランジスタ１８０のコレクタは基準電圧源
１８２に接続されている。本発明の好ましい実施例にお
いては、基準電圧源は正極性である。トランジスタ１８
０のベースは帰還抵抗１８４を介して第４バイアス手段
１８６に接続されている。

本発明の好ましい実施例においては、第４バイアス手段
１８６は電流源である。この電流源に必要な基準電圧は
エミツタ・フオロワ・トランジスタ１８８から供給され
る。

【図面の簡単な説明】

第１図は従来のトランスジユーサのバイアス回路を示す
回路図、第２図は第１図の回路に接続された記録チヤネ
ルの読取り部を示すものであつて第１図の回路の一用途
を示す回路図、第３図はバイアス要素として使用される
基本ジヤイレータ回路を示す回路図、第４図は第３図に
示されたシャーレータ回路の入力インピーダンスを示す
等価回路であつてシャーレータの使用によつて得られる
全体的利点の理解に供するための回路図、第５図はトラ
ンスジユーサにバイアスをかけるためにシャーレータを
使用する本発明の別の実施例を示す回路図、第６図は差
動接続シャーレータを使用するバイアス構成を示す回路
図、第７図は差動接続シャーレータの詳細を示す回路図
、第８図は別の差動接続シャーレータの詳細を示す回路
図である。

Claims (1)

【特許請求の範囲】
1. １ それぞれ磁気抵抗効果により電気抵抗が変化する第
   １及び第２磁気抵抗効果素子を含むトランスジューサの
   出力感知回路において、各一端が直流電圧源に接続され
   る並列接続された前記第１及び第２磁気抵抗素子の各他
   端にそれぞれ各入力端が接続される第１及び第２演算増
   幅器と、前記第１及び第２演算増幅器の前記入力端と各
   出力端との間にそれぞれ接続された第１及び第２帰還抵
   抗と、前記第１及び第２演算増幅器の利得の周波数特性
   の極を定めるために前記第１及び第２演算増幅器に共用
   されるように接続される１つの容量要素と、を具備し、
   前記第１及び第２演算増幅器の出力信号に基づいて前記
   トランスジューサの出力を感知するトランスジューサの
   出力感知回路。