JPH09116347A - シングルエンド入力型高周波増幅器 - Google Patents
シングルエンド入力型高周波増幅器Info
- Publication number
- JPH09116347A JPH09116347A JP7268514A JP26851495A JPH09116347A JP H09116347 A JPH09116347 A JP H09116347A JP 7268514 A JP7268514 A JP 7268514A JP 26851495 A JP26851495 A JP 26851495A JP H09116347 A JPH09116347 A JP H09116347A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- input
- side terminal
- ended
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 11
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/42—Amplifiers with two or more amplifying elements having their dc paths in series with the load, the control electrode of each element being excited by at least part of the input signal, e.g. so-called totem-pole amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ＭＲヘッドをドライブするリード
アンプ中のプリアンプの電源にノイズが重畳した場合
に、その影響を減少させるシングルエンド入力型高周波
増幅器を提供する。 【解決手段】 トランジスタ（２１）と差動入力増幅器
（４０）とループアンプ（３０）とを含むシングルエン
ド入力型高周波増幅器において、差動入力増幅器（４
０）の入力側端子に接続される前段のトランジスタ（２
１）の出力負荷と同じ出力負荷を有するトランジスタ
（２３）を基準側端子に接続し、差動入力増幅器の基準
側端子と入力側端子の差電圧をループアンプ（３０）を
介してシングルエンド型トランジスタにフィードバック
することによって、電源に誘導されたノイズをキャンセ
ルできる。
アンプ中のプリアンプの電源にノイズが重畳した場合
に、その影響を減少させるシングルエンド入力型高周波
増幅器を提供する。 【解決手段】 トランジスタ（２１）と差動入力増幅器
（４０）とループアンプ（３０）とを含むシングルエン
ド入力型高周波増幅器において、差動入力増幅器（４
０）の入力側端子に接続される前段のトランジスタ（２
１）の出力負荷と同じ出力負荷を有するトランジスタ
（２３）を基準側端子に接続し、差動入力増幅器の基準
側端子と入力側端子の差電圧をループアンプ（３０）を
介してシングルエンド型トランジスタにフィードバック
することによって、電源に誘導されたノイズをキャンセ
ルできる。
Description
【０００１】
【発明の属する技術分野】本発明は、ハードディスクド
ライブに使用する増幅器に関し、特に磁気抵抗効果素子
で構成されるヘッド（以後、ＭＲヘッドと称する）をド
ライブするリードアンプ中のプリアンプで主に使用さ
れ、電源にノイズが重畳した場合にその影響の少ない、
すなわち、電源電圧変動除去比（以下ＰＳＲＲという）
の良い、シングルエンド入力型高周波増幅器に関するも
のである。
ライブに使用する増幅器に関し、特に磁気抵抗効果素子
で構成されるヘッド（以後、ＭＲヘッドと称する）をド
ライブするリードアンプ中のプリアンプで主に使用さ
れ、電源にノイズが重畳した場合にその影響の少ない、
すなわち、電源電圧変動除去比（以下ＰＳＲＲという）
の良い、シングルエンド入力型高周波増幅器に関するも
のである。
【０００２】
【従来の技術】図３は、リード／ライト（Ｒ／Ｗ）アン
プ３００中で用いられる従来のプリアンプ８０の位置づ
けを示す図である。図３においては、ＭＲヘッド１２で
ディスク５８から読み出された信号は入力端子１００を
介して図中のプリアンプ８０および第２の増幅器８２に
よって増幅され出力端子２００に出力される。
プ３００中で用いられる従来のプリアンプ８０の位置づ
けを示す図である。図３においては、ＭＲヘッド１２で
ディスク５８から読み出された信号は入力端子１００を
介して図中のプリアンプ８０および第２の増幅器８２に
よって増幅され出力端子２００に出力される。
【０００３】図４は従来のシングルエンド入力型高周波
増幅器の一例を示す図である。図４において、１００は
入力端子、１１は抵抗、１２はＭＲヘッド中の磁気抵抗
素子、２は電位Ｖｃｃを持つ電源、３〜５は定電圧源、
２１はトランジスタ、２２はシングルエンド入力型トラ
ンジスタ、ＣSはトランジスタ２１のコレクタと基板間
の寄生容量、４０は差動入力増幅器、４１、４２は出力
端子、Ａ、Ｂ，Ｃはそれぞれ電圧観測用のノードであ
る。図４において、入力信号電圧がＭＲヘッド１２から
入力され、トランジスタ２１、２２で増幅され、さら
に、差動増幅器４０で増幅され、出力端子４１、４２か
ら増幅された電圧が出力される。ノードＡに現れるノイ
ズ波形の振幅をＶA、ノードＢのノイズ波形の振幅を
ＶB、ノードＣのノイズ波形の振幅をＶCとすると、ノイ
ズ電圧ＶAに対するノイズ電圧ＶBおよびＶCの周波数特
性は図５に示すようになる。
増幅器の一例を示す図である。図４において、１００は
入力端子、１１は抵抗、１２はＭＲヘッド中の磁気抵抗
素子、２は電位Ｖｃｃを持つ電源、３〜５は定電圧源、
２１はトランジスタ、２２はシングルエンド入力型トラ
ンジスタ、ＣSはトランジスタ２１のコレクタと基板間
の寄生容量、４０は差動入力増幅器、４１、４２は出力
端子、Ａ、Ｂ，Ｃはそれぞれ電圧観測用のノードであ
る。図４において、入力信号電圧がＭＲヘッド１２から
入力され、トランジスタ２１、２２で増幅され、さら
に、差動増幅器４０で増幅され、出力端子４１、４２か
ら増幅された電圧が出力される。ノードＡに現れるノイ
ズ波形の振幅をＶA、ノードＢのノイズ波形の振幅を
ＶB、ノードＣのノイズ波形の振幅をＶCとすると、ノイ
ズ電圧ＶAに対するノイズ電圧ＶBおよびＶCの周波数特
性は図５に示すようになる。
【０００４】なお、実使用上の電源のインピーダンス
は、零でなく抵抗分を含んでおり、また、電源からこの
増幅器までの配線にもさまざまな寄生素子が含まれてい
る。したがって、他の回路からの高い周波数成分のノイ
ズが寄生素子を通して電源に乗ってくる。
は、零でなく抵抗分を含んでおり、また、電源からこの
増幅器までの配線にもさまざまな寄生素子が含まれてい
る。したがって、他の回路からの高い周波数成分のノイ
ズが寄生素子を通して電源に乗ってくる。
【０００５】理想的には、ノードＡに乗ってくるノイズ
による電源電圧変動ＶAは、ノードＢ、ノードＣに同じ
振幅、位相で現れ、差動入力増幅器４０によってお互い
にキャンセルされるため、ゲインの劣化は起こらない。
低い周波数においては、ノードＡの電圧はノードＢ、ノ
ードＣに同じ振幅、位相で現れ、ノードＢとノードＣの
電圧はほぼキャンセルされる。しかし、高周波数領域に
おいては、ノードＣのゲインはほとんど劣化しないのに
対し、ノードＢのゲインはトランジスタ２１のコレクタ
側の寄生容量ＣSによる影響を受け、高い周波数領域で
落ちてくる。すなわち、差動入力増幅器４０の入力側に
おけるＶBとＶCとの整合性は高い周波数領域で崩れるこ
とになり、その結果ＰＳＲＲが悪くなる。以下に、ノー
ドＢ、ノードＣにおける周波数特性についてより詳細に
説明する。
による電源電圧変動ＶAは、ノードＢ、ノードＣに同じ
振幅、位相で現れ、差動入力増幅器４０によってお互い
にキャンセルされるため、ゲインの劣化は起こらない。
低い周波数においては、ノードＡの電圧はノードＢ、ノ
ードＣに同じ振幅、位相で現れ、ノードＢとノードＣの
電圧はほぼキャンセルされる。しかし、高周波数領域に
おいては、ノードＣのゲインはほとんど劣化しないのに
対し、ノードＢのゲインはトランジスタ２１のコレクタ
側の寄生容量ＣSによる影響を受け、高い周波数領域で
落ちてくる。すなわち、差動入力増幅器４０の入力側に
おけるＶBとＶCとの整合性は高い周波数領域で崩れるこ
とになり、その結果ＰＳＲＲが悪くなる。以下に、ノー
ドＢ、ノードＣにおける周波数特性についてより詳細に
説明する。
【０００６】図４において、Ａ点に対するＢ点の位相
は、概ね以下のようにして求めることができる。抵抗１
１の値をＲ11、トランジスタ２１のコレクタの寄生容量
値をＣｓとするとノードＡにサイン波ＶAが入ったとき
Ｂ点に現れるサイン波ＶBは、 ＶＡ＝（１／ｊωＣS）／（Ｒ11＋（１／ｊωＣS）） ＝１／（１＋ｊωＲ11ＣS） ＝（１−ｊωＲ11ＣS）／（１＋ω2Ｒ11 2ＣS 2） と表される。したがって、ノードＡ点に対するノードＢ
点の電圧の位相ΘAは、 ΘA＝ｔａｎ-1（ωＲ11ＣS） と表される。
は、概ね以下のようにして求めることができる。抵抗１
１の値をＲ11、トランジスタ２１のコレクタの寄生容量
値をＣｓとするとノードＡにサイン波ＶAが入ったとき
Ｂ点に現れるサイン波ＶBは、 ＶＡ＝（１／ｊωＣS）／（Ｒ11＋（１／ｊωＣS）） ＝１／（１＋ｊωＲ11ＣS） ＝（１−ｊωＲ11ＣS）／（１＋ω2Ｒ11 2ＣS 2） と表される。したがって、ノードＡ点に対するノードＢ
点の電圧の位相ΘAは、 ΘA＝ｔａｎ-1（ωＲ11ＣS） と表される。
【０００７】上の式から分かるように、ノードＢ点の電
圧の位相は寄生容量ＣSによって影響され、そのため
に、ノードＢの電圧はこの寄生容量ＣSによる位相遅れ
によって図５に示すように周波数が高くなるにしたがっ
て低下してくる。
圧の位相は寄生容量ＣSによって影響され、そのため
に、ノードＢの電圧はこの寄生容量ＣSによる位相遅れ
によって図５に示すように周波数が高くなるにしたがっ
て低下してくる。
【０００８】図６は、従来の他のシングルエンド入力型
高周波増幅回路を示す図である。図６においては、増幅
器７２と差動入力増幅器４０の間に挿入される結合コン
デンサ７３の影響を相殺するために、結合コンデンサ７
３と同じ容量のコンデンサ７５を差動入力増幅器４０の
基準側端子に接続する（特開昭６４−７７２０６）。こ
の回路においては、増幅器７２の出力側のインピーダン
スと同じインピーダンスを差動入力増幅器４０の基準側
端子に接続することによって、電源ノイズが差動入力増
幅器４０に対して同相入力となり、キャンセルされる。
高周波増幅回路を示す図である。図６においては、増幅
器７２と差動入力増幅器４０の間に挿入される結合コン
デンサ７３の影響を相殺するために、結合コンデンサ７
３と同じ容量のコンデンサ７５を差動入力増幅器４０の
基準側端子に接続する（特開昭６４−７７２０６）。こ
の回路においては、増幅器７２の出力側のインピーダン
スと同じインピーダンスを差動入力増幅器４０の基準側
端子に接続することによって、電源ノイズが差動入力増
幅器４０に対して同相入力となり、キャンセルされる。
【０００９】
【発明が解決しようとする課題】この回路においては、
増幅器７２の外部に設けられた結合静電容量の影響は上
述したようにキャンセルできるが、本発明の問題点であ
るコレクタとＰ基板間のＰＮ接合容量による寄生容量
は、ＰＮ接合間の電圧や温度などによりその値が変化す
るために、上述したようなコンデンサを差動入力増幅器
の基準側端子に設けることによってノイズ電圧をキャン
セルすることは困難であった。
増幅器７２の外部に設けられた結合静電容量の影響は上
述したようにキャンセルできるが、本発明の問題点であ
るコレクタとＰ基板間のＰＮ接合容量による寄生容量
は、ＰＮ接合間の電圧や温度などによりその値が変化す
るために、上述したようなコンデンサを差動入力増幅器
の基準側端子に設けることによってノイズ電圧をキャン
セルすることは困難であった。
【００１０】
【課題を解決するための手段】本発明は、シングルエン
ド型トランジスタと差動入力増幅器とループアンプとか
らなるシングルエンド入力型高周波増幅器において、差
動入力増幅器の入力側端子に接続される前段のトランジ
スタの出力負荷と同じ出力負荷を有するトランジスタを
基準側端子に接続し、差動入力増幅器の基準側端子と入
力側端子の差電圧をループアンプを介してシングルエン
ド型トランジスタにフィードバックすることによって、
電源に誘導されたノイズをキャンセルするように構成さ
れる。
ド型トランジスタと差動入力増幅器とループアンプとか
らなるシングルエンド入力型高周波増幅器において、差
動入力増幅器の入力側端子に接続される前段のトランジ
スタの出力負荷と同じ出力負荷を有するトランジスタを
基準側端子に接続し、差動入力増幅器の基準側端子と入
力側端子の差電圧をループアンプを介してシングルエン
ド型トランジスタにフィードバックすることによって、
電源に誘導されたノイズをキャンセルするように構成さ
れる。
【００１１】さらに、本発明は、そのコレクタが抵抗
（１１）を介して電源にされ、そのエミッタが定電圧源
に接続され、そのエミッタがシングルエンド型トランジ
スタ（２２）のコレクタに接続されたトランジスタ（２
１）と、差動入力増幅器（４０）と、ループアンプ（３
０）とからなるシングルエンド入力型高周波増幅器にお
いて、そのコレクタが定電圧源と抵抗の直列回路を介し
て電源に接続され、ベースに定電圧源が接続され、その
エミッタに定電圧源が接続されたトランジスタ（２３）
を設け、差動入力増幅器（４０）の入力側端子はトラン
ジスタ（２１）のコレクタに接続され、差動入力増幅器
（４０）の基準側端子はトランジスタ２３のコレクタに
接続され、差動入力増幅器の基準側端子と入力側端子の
差電圧をループアンプ（３０）を介してシングルエンド
型トランジスタ（２２）のベースにフィードバックする
ことによって、電源に誘導されたノイズをキャンセルす
るように構成される。
（１１）を介して電源にされ、そのエミッタが定電圧源
に接続され、そのエミッタがシングルエンド型トランジ
スタ（２２）のコレクタに接続されたトランジスタ（２
１）と、差動入力増幅器（４０）と、ループアンプ（３
０）とからなるシングルエンド入力型高周波増幅器にお
いて、そのコレクタが定電圧源と抵抗の直列回路を介し
て電源に接続され、ベースに定電圧源が接続され、その
エミッタに定電圧源が接続されたトランジスタ（２３）
を設け、差動入力増幅器（４０）の入力側端子はトラン
ジスタ（２１）のコレクタに接続され、差動入力増幅器
（４０）の基準側端子はトランジスタ２３のコレクタに
接続され、差動入力増幅器の基準側端子と入力側端子の
差電圧をループアンプ（３０）を介してシングルエンド
型トランジスタ（２２）のベースにフィードバックする
ことによって、電源に誘導されたノイズをキャンセルす
るように構成される。
【００１２】さらに、本発明は、そのコレクタが抵抗
（１１）を介して電源にされ、そのエミッタが定電圧源
に接続され、そのエミッタがシングルエンド型トランジ
スタ（２２）のコレクタに接続されたトランジスタ（２
１）と、差動入力増幅器（４０）と、ループアンプ（３
０）とからなるシングルエンド入力型高周波増幅器にお
いて、そのコレクタが抵抗（１４）と抵抗（１３）の直
列回路を介して電源に接続され、そのベースに定電圧源
が接続され、そのエミッタに定電流源が接続されたトラ
ンジスタ（２３）を設け、差動入力増幅器（４０）の入
力側端子はトランジスタ（２１）のコレクタに接続さ
れ、差動入力増幅器（４０）の基準側端子はトランジス
タ（２３）のコレクタに接続され、差動入力増幅器の基
準側端子と入力側端子の差電圧をループアンプ（３０）
を介してシングルエンド型トランジスタ（２２）のベー
スにフィードバックすることによって、電源に誘導され
たノイズをキャンセルするように構成される。
（１１）を介して電源にされ、そのエミッタが定電圧源
に接続され、そのエミッタがシングルエンド型トランジ
スタ（２２）のコレクタに接続されたトランジスタ（２
１）と、差動入力増幅器（４０）と、ループアンプ（３
０）とからなるシングルエンド入力型高周波増幅器にお
いて、そのコレクタが抵抗（１４）と抵抗（１３）の直
列回路を介して電源に接続され、そのベースに定電圧源
が接続され、そのエミッタに定電流源が接続されたトラ
ンジスタ（２３）を設け、差動入力増幅器（４０）の入
力側端子はトランジスタ（２１）のコレクタに接続さ
れ、差動入力増幅器（４０）の基準側端子はトランジス
タ（２３）のコレクタに接続され、差動入力増幅器の基
準側端子と入力側端子の差電圧をループアンプ（３０）
を介してシングルエンド型トランジスタ（２２）のベー
スにフィードバックすることによって、電源に誘導され
たノイズをキャンセルするように構成される。
【００１３】さらに、本発明のシングルエンド入力型高
周波増幅器において、抵抗（１１）と抵抗（１３）は同
じ値に設定されるように構成される。
周波増幅器において、抵抗（１１）と抵抗（１３）は同
じ値に設定されるように構成される。
【００１４】さらに、本発明のシングルエンド入力型高
周波増幅器において、ループアンプ（３０）の出力側を
コンデンサを介して接地するように構成される。
周波増幅器において、ループアンプ（３０）の出力側を
コンデンサを介して接地するように構成される。
【００１５】さらに、本発明のシングルエンド入力型高
周波増幅器において、抵抗（１４）の両端にコンデンサ
（３１）を設けるように構成される。
周波増幅器において、抵抗（１４）の両端にコンデンサ
（３１）を設けるように構成される。
【００１６】
実施の形態１.本発明は、かかる問題点を解決するため
になされたものである。以下に、本発明における実施の
一形態を図を用いて説明する。図１において、２は電位
ＶCCを持つ電源、３、５、６は定電圧源、１１、１３は
抵抗、１２はＭＲヘッドの磁気抵抗素子、２１、２３は
トランジスタ、２２はシングルエンド入力型トランジス
タ、４０は差動入力増幅器、４１、４２は信号出力端子
である。
になされたものである。以下に、本発明における実施の
一形態を図を用いて説明する。図１において、２は電位
ＶCCを持つ電源、３、５、６は定電圧源、１１、１３は
抵抗、１２はＭＲヘッドの磁気抵抗素子、２１、２３は
トランジスタ、２２はシングルエンド入力型トランジス
タ、４０は差動入力増幅器、４１、４２は信号出力端子
である。
【００１７】図１において、トランジスタ２１のコレク
タは、抵抗１１を介して電源２に接続され、そのエミッ
タはシングルエンド入力型トランジスタ２２のコレクタ
に接続され、そのベースは定電圧源３に接続され、シン
グルエンド入力型トランジスタ２２のエミッタはＭＲヘ
ッドに接続される。ここで、トランジスタ２１のコレク
タに接続されるコンデンサＣSは寄生容量である。トラ
ンジスタ２３はトランジスタ２１の寄生容量をキャンセ
ルさせるためのトランジスタである。トランジスタ２３
のコレクタは、抵抗１３および定電圧源５を介して電源
２に接続され、そのエミッタは定電圧源７を介して接地
され、そのベースは定電圧源６を介して接地される。ト
ランジスタ２３は、トランジスタ２１と同じ寄生容量Ｃ
Sを持つように、かつトランジスタ２１と同じサイズに
形成され、そのベースの電位（定電圧源６）とエミッタ
の電位（定電圧源７）がトランジスタ２１のそれらと同
一になるように設定される。さらに、抵抗１３は、抵抗
１１と同じ抵抗値を持つように設定される。
タは、抵抗１１を介して電源２に接続され、そのエミッ
タはシングルエンド入力型トランジスタ２２のコレクタ
に接続され、そのベースは定電圧源３に接続され、シン
グルエンド入力型トランジスタ２２のエミッタはＭＲヘ
ッドに接続される。ここで、トランジスタ２１のコレク
タに接続されるコンデンサＣSは寄生容量である。トラ
ンジスタ２３はトランジスタ２１の寄生容量をキャンセ
ルさせるためのトランジスタである。トランジスタ２３
のコレクタは、抵抗１３および定電圧源５を介して電源
２に接続され、そのエミッタは定電圧源７を介して接地
され、そのベースは定電圧源６を介して接地される。ト
ランジスタ２３は、トランジスタ２１と同じ寄生容量Ｃ
Sを持つように、かつトランジスタ２１と同じサイズに
形成され、そのベースの電位（定電圧源６）とエミッタ
の電位（定電圧源７）がトランジスタ２１のそれらと同
一になるように設定される。さらに、抵抗１３は、抵抗
１１と同じ抵抗値を持つように設定される。
【００１８】差動入力増幅器４０は、その入力がそれぞ
れトランジスタ２１のコレクタ点（ノードＢ）とトラン
ジスタ２３のコレクタ点（ノードＣ）に接続され、その
両電圧の差を出力端子４１および４２に出力する。実施
の形態１においては、抵抗１１とトランジスタ２１の寄
生容量ＣSによって形成される入力側（ノードＢ）の時
定数と、抵抗１３とトランジスタ２３の寄生容量ＣSに
よって形成される入力側（ノードＣ）の時定数とを同じ
になるようにすることによって、差動入力増幅器４０の
基準側と入力側の周波数特性を同一にし、ＰＳＲＲの向
上を図っている。以上のような構成で、ＰＳＲＲの良い
シングルエンド入力型高周波増幅器を得ることができ
る。
れトランジスタ２１のコレクタ点（ノードＢ）とトラン
ジスタ２３のコレクタ点（ノードＣ）に接続され、その
両電圧の差を出力端子４１および４２に出力する。実施
の形態１においては、抵抗１１とトランジスタ２１の寄
生容量ＣSによって形成される入力側（ノードＢ）の時
定数と、抵抗１３とトランジスタ２３の寄生容量ＣSに
よって形成される入力側（ノードＣ）の時定数とを同じ
になるようにすることによって、差動入力増幅器４０の
基準側と入力側の周波数特性を同一にし、ＰＳＲＲの向
上を図っている。以上のような構成で、ＰＳＲＲの良い
シングルエンド入力型高周波増幅器を得ることができ
る。
【００１９】本発明のプリアンプにおいては、結合コン
デンサを使用しないで直接結合するので、差動入力増幅
器４０の基準側と入力側の電圧を同一にする必要があ
る。次に、ループアンプ３０およびシングルエンド入力
型トランジスタ２２によって構成されるフィードバック
ループによって差動入力増幅器４０の基準側と入力側の
ＤＣ電位差を零にする原理を説明する。ノードＢ点の電
圧がノードＣ点よりも高くなれば、ループアンプ３０の
出力電圧が高くなり、シングルエンド入力型トランジス
タ２２のベース電圧が高くなり、シングルエンド入力型
トランジスタ２２のコレクタ電流が増加する。その結
果、抵抗１１の電圧降下が大きくなり、Ｂ点の電圧は、
低くなる。逆に、ノードＢ点の電圧がノードＣ点よりも
低くなれば、ループアンプ３０の出力電圧が低くなり、
シングルエンド入力型トランジスタ２２のベース電圧が
低くなり、シングルエンド入力型トランジスタ２２のコ
レクタ電流が減少する。その結果、抵抗１１での電圧降
下が小さくなり、Ｂ点の電圧は高くなる。このようにし
て、ノードＢとノードＣの電圧は常に等しくなるように
フィードバック制御される。
デンサを使用しないで直接結合するので、差動入力増幅
器４０の基準側と入力側の電圧を同一にする必要があ
る。次に、ループアンプ３０およびシングルエンド入力
型トランジスタ２２によって構成されるフィードバック
ループによって差動入力増幅器４０の基準側と入力側の
ＤＣ電位差を零にする原理を説明する。ノードＢ点の電
圧がノードＣ点よりも高くなれば、ループアンプ３０の
出力電圧が高くなり、シングルエンド入力型トランジス
タ２２のベース電圧が高くなり、シングルエンド入力型
トランジスタ２２のコレクタ電流が増加する。その結
果、抵抗１１の電圧降下が大きくなり、Ｂ点の電圧は、
低くなる。逆に、ノードＢ点の電圧がノードＣ点よりも
低くなれば、ループアンプ３０の出力電圧が低くなり、
シングルエンド入力型トランジスタ２２のベース電圧が
低くなり、シングルエンド入力型トランジスタ２２のコ
レクタ電流が減少する。その結果、抵抗１１での電圧降
下が小さくなり、Ｂ点の電圧は高くなる。このようにし
て、ノードＢとノードＣの電圧は常に等しくなるように
フィードバック制御される。
【００２０】なお、コンデンサ５０は、高い周波数の信
号（ＡＣ）成分を減衰させることによって、高周波にお
いてフィードバックが働かないようにするためのもので
ある。
号（ＡＣ）成分を減衰させることによって、高周波にお
いてフィードバックが働かないようにするためのもので
ある。
【００２１】本発明は、シングルエンド入力型高周波増
幅器の場合の寄生容量によって生じる位相遅延にも関わ
らず、ノイズを減少させることができる発明に関係す
る。一方、ダブルエンド入力型（差動増幅器）の場合に
は、寄生容量ＣSはノードＢとノードＣに同じように挿
入されているので、たとえば、図７に示すように、電源
からのノイズは、差動入力増幅器４０の入力でキャンセ
ルされるため、シングルエンドトランジスタ増幅器の場
合に生じるような問題は生じない。
幅器の場合の寄生容量によって生じる位相遅延にも関わ
らず、ノイズを減少させることができる発明に関係す
る。一方、ダブルエンド入力型（差動増幅器）の場合に
は、寄生容量ＣSはノードＢとノードＣに同じように挿
入されているので、たとえば、図７に示すように、電源
からのノイズは、差動入力増幅器４０の入力でキャンセ
ルされるため、シングルエンドトランジスタ増幅器の場
合に生じるような問題は生じない。
【００２２】微小信号を扱うプリアンプでは、シングル
エンド入力型トランジスタ２２に低ノイズのものを使
う。低ノイズのトランジスタは、一般的に大きさが大き
く、寄生容量が大きくなる。そのために、寄生容量の大
きなトランジスタに直接、抵抗１１をつなぐと、高周波
数域での特性が悪くなる。したがって、一般にシングル
エンド入力型トランジスタ２２の他に寄生容量の小さな
トランジスタ２１を直列に接続し、ノードＢにおいて信
号の位相が遅れるのを防いでいる。なお、電流値にもよ
るが、トランジスタ２１のエミッタ抵抗は数Ωであるの
に対して、抵抗１１は、数百Ω程度である。
エンド入力型トランジスタ２２に低ノイズのものを使
う。低ノイズのトランジスタは、一般的に大きさが大き
く、寄生容量が大きくなる。そのために、寄生容量の大
きなトランジスタに直接、抵抗１１をつなぐと、高周波
数域での特性が悪くなる。したがって、一般にシングル
エンド入力型トランジスタ２２の他に寄生容量の小さな
トランジスタ２１を直列に接続し、ノードＢにおいて信
号の位相が遅れるのを防いでいる。なお、電流値にもよ
るが、トランジスタ２１のエミッタ抵抗は数Ωであるの
に対して、抵抗１１は、数百Ω程度である。
【００２３】実施の形態２．図２は、本発明の他の実施
の形態を示す図である。図２においては、トランジスタ
２３のコレクタには抵抗１４、１３が接続され、エミッ
タには定電流源１０が接続され、ベースには定電圧源５
が接続される。ループアンプ３０の基準側端子（ノード
Ｃ）はトランジスタ２３のコレクタに接続され、ループ
アンプ３０の入力側端子（＋）はトランジスタ２１のコ
レクタに接続される。また、抵抗１４にはコンデンサ３
１が並列に接続される。差動入力増幅器４０の２つの入
力側端子（ノードＢおよびノードＣ側）はそれぞれトラ
ンジスタ２１のコレクタおよびトランジスタ２３のコレ
クタに接続される。
の形態を示す図である。図２においては、トランジスタ
２３のコレクタには抵抗１４、１３が接続され、エミッ
タには定電流源１０が接続され、ベースには定電圧源５
が接続される。ループアンプ３０の基準側端子（ノード
Ｃ）はトランジスタ２３のコレクタに接続され、ループ
アンプ３０の入力側端子（＋）はトランジスタ２１のコ
レクタに接続される。また、抵抗１４にはコンデンサ３
１が並列に接続される。差動入力増幅器４０の２つの入
力側端子（ノードＢおよびノードＣ側）はそれぞれトラ
ンジスタ２１のコレクタおよびトランジスタ２３のコレ
クタに接続される。
【００２４】定電流源１０の電流を抵抗１４および抵抗
１３に流し、その電圧降下によって一定の電圧を作り差
動入力増幅器差動入力増幅器のノードＣ側に供給する。
ノードＢにおけるインピーダンスとノードＣにおけるイ
ンピーダンスとを同じにするために、トランジスタ２３
と抵抗１３が挿入される。差動入力増幅器４０の各入力
側端子（ノードＢおよびノードＣ側）の直流電圧を同一
にするためにループアンプ３０を設けることは実施の形
態１と同じであるので説明を省略する。トランジスタ２
１のＣSとトランジスタ２３のＣSが同じになるように、
トランジスタ２３のエミッタサイズや定電圧源５の電
圧、定電流源１０の電流値をトランジスタ２１のそれら
と同一になるように設定する。このようにすることによ
って、ＰＳＲＲの良いシングルエンド入力型高周波増幅
器を得ることができる。コンデンサ３１は、抵抗１４や
定電流源１０で発生する高周波のノイズを除去するため
のものである。ハードディスクドライブ内で微小信号を
扱うプリアンプでは、低ノイズが要求されるため、この
コンデンサ３１が接続される。
１３に流し、その電圧降下によって一定の電圧を作り差
動入力増幅器差動入力増幅器のノードＣ側に供給する。
ノードＢにおけるインピーダンスとノードＣにおけるイ
ンピーダンスとを同じにするために、トランジスタ２３
と抵抗１３が挿入される。差動入力増幅器４０の各入力
側端子（ノードＢおよびノードＣ側）の直流電圧を同一
にするためにループアンプ３０を設けることは実施の形
態１と同じであるので説明を省略する。トランジスタ２
１のＣSとトランジスタ２３のＣSが同じになるように、
トランジスタ２３のエミッタサイズや定電圧源５の電
圧、定電流源１０の電流値をトランジスタ２１のそれら
と同一になるように設定する。このようにすることによ
って、ＰＳＲＲの良いシングルエンド入力型高周波増幅
器を得ることができる。コンデンサ３１は、抵抗１４や
定電流源１０で発生する高周波のノイズを除去するため
のものである。ハードディスクドライブ内で微小信号を
扱うプリアンプでは、低ノイズが要求されるため、この
コンデンサ３１が接続される。
【００２５】
【発明の効果】本発明は、差動入力増幅器の入力側端子
に接続される前段のトランジスタの出力負荷と同じ出力
負荷を有するトランジスタを基準側端子に接続し、その
差動入力増幅器の基準側端子と入力側端子の差電圧をル
ープアンプを介してシングルエンド型トランジスタにフ
ィードバックすることによって、電源に誘導されたノイ
ズをキャンセルできる。
に接続される前段のトランジスタの出力負荷と同じ出力
負荷を有するトランジスタを基準側端子に接続し、その
差動入力増幅器の基準側端子と入力側端子の差電圧をル
ープアンプを介してシングルエンド型トランジスタにフ
ィードバックすることによって、電源に誘導されたノイ
ズをキャンセルできる。
【００２６】さらに、本発明は、シングルエンド入力型
高周波増幅器において、トランジスタ（２３）を設け、
差動入力増幅器（４０）の入力側端子はトランジスタ
（２１）のコレクタに接続され、差動入力増幅器（４
０）の基準側端子はトランジスタ２３のコレクタに接続
され、差動入力増幅器の基準側端子と入力側端子の差電
圧をループアンプ（３０）を介してシングルエンド型ト
ランジスタ（２２）のベースにフィードバックすること
によって、電源に誘導されたノイズをキャンセルするこ
とができる。
高周波増幅器において、トランジスタ（２３）を設け、
差動入力増幅器（４０）の入力側端子はトランジスタ
（２１）のコレクタに接続され、差動入力増幅器（４
０）の基準側端子はトランジスタ２３のコレクタに接続
され、差動入力増幅器の基準側端子と入力側端子の差電
圧をループアンプ（３０）を介してシングルエンド型ト
ランジスタ（２２）のベースにフィードバックすること
によって、電源に誘導されたノイズをキャンセルするこ
とができる。
【００２７】さらに、本発明は、シングルエンド入力型
高周波増幅器において、トランジスタ（２３）を設け、
差動入力増幅器（４０）の入力側端子はトランジスタ
（２１）のコレクタに接続され、差動入力増幅器（４
０）の基準側端子はトランジスタ（２３）のコレクタに
接続され、差動入力増幅器の基準側端子と入力側端子の
差電圧をループアンプ（３０）を介してシングルエンド
型トランジスタ（２２）のベースにフィードバックする
ことによって、電源に誘導されたノイズをキャンセルす
ることができる。
高周波増幅器において、トランジスタ（２３）を設け、
差動入力増幅器（４０）の入力側端子はトランジスタ
（２１）のコレクタに接続され、差動入力増幅器（４
０）の基準側端子はトランジスタ（２３）のコレクタに
接続され、差動入力増幅器の基準側端子と入力側端子の
差電圧をループアンプ（３０）を介してシングルエンド
型トランジスタ（２２）のベースにフィードバックする
ことによって、電源に誘導されたノイズをキャンセルす
ることができる。
【００２８】さらに、本発明のシングルエンド入力型高
周波増幅器において、抵抗（１１）と抵抗（１３）は同
じ値に設定することによって、電源に誘導されたノイズ
を完全にキャンセルすることができる。
周波増幅器において、抵抗（１１）と抵抗（１３）は同
じ値に設定することによって、電源に誘導されたノイズ
を完全にキャンセルすることができる。
【００２９】さらに、本発明のシングルエンド入力型高
周波増幅器において、ループアンプ（３０）の出力側を
コンデンサを介して接地し、高周波電圧を減衰させ、そ
れによって差動入力増幅器の入力側端子と基準側端子と
の直流電圧を一致させることによって、電源に誘導され
たノイズを完全にキャンセルすることができる。
周波増幅器において、ループアンプ（３０）の出力側を
コンデンサを介して接地し、高周波電圧を減衰させ、そ
れによって差動入力増幅器の入力側端子と基準側端子と
の直流電圧を一致させることによって、電源に誘導され
たノイズを完全にキャンセルすることができる。
【００３０】さらに、本発明のシングルエンド入力型高
周波増幅器において、抵抗（１４）の両端にコンデンサ
（３１）を設けることよって、回路内部の抵抗（１４）
や定電流源（１０）で発生する高周波のノイズを除去で
き、それによってさらに、電源に誘導されたノイズを完
全にキャンセルすることができる。
周波増幅器において、抵抗（１４）の両端にコンデンサ
（３１）を設けることよって、回路内部の抵抗（１４）
や定電流源（１０）で発生する高周波のノイズを除去で
き、それによってさらに、電源に誘導されたノイズを完
全にキャンセルすることができる。
【図１】 本発明の実施の形態１によるシングルエンド
入力型高周波増幅回路を示す図である。
入力型高周波増幅回路を示す図である。
【図２】 本発明の他の実施の形態によるシングルエン
ド入力型高周波増幅回路を示す図である。
ド入力型高周波増幅回路を示す図である。
【図３】 リード／ライト（Ｒ／Ｗ）アンプ３００中で
用いられる従来のプリアンプ８０の位置づけを示す図で
ある。
用いられる従来のプリアンプ８０の位置づけを示す図で
ある。
【図４】 従来のシングルエンド入力型高周波増幅回路
を示す図である。
を示す図である。
【図５】 図４のノードＢ，Ｃにおけるノイズ電圧の周
波数特性を示した特性図である。
波数特性を示した特性図である。
【図６】 従来の他のシングルエンド入力型高周波増幅
回路を示す図である。
回路を示す図である。
【図７】 従来のダブルエンド入力型高周波増幅回路を
示す図である。
示す図である。
１ 入力信号源、２ 電源（ＶCC）、３〜５ 定電圧
源、１０ 定電流源、１１〜１４ 抵抗、２２ シング
ルエンド入力型トランジスタ、２１、２３ トランジス
タ、３０ ループ増幅器、３１ コンデンサ、４０ 差
動入力増幅器、４１、４２ 信号出力端子、Ａ、Ｂ、Ｃ
波形観測用接点、ＣS 寄生容量
源、１０ 定電流源、１１〜１４ 抵抗、２２ シング
ルエンド入力型トランジスタ、２１、２３ トランジス
タ、３０ ループ増幅器、３１ コンデンサ、４０ 差
動入力増幅器、４１、４２ 信号出力端子、Ａ、Ｂ、Ｃ
波形観測用接点、ＣS 寄生容量
Claims (6)
- 【請求項１】 シングルエンド型トランジスタと差動入
力増幅器とループアンプとからなるシングルエンド入力
型高周波増幅器において、 前記差動入力増幅器の入力側端子に接続される前段のト
ランジスタの出力負荷と同じ出力負荷を有するトランジ
スタを基準側端子に接続し、 前記差動入力増幅器の基準側端子と入力側端子の差電圧
をループアンプを介してシングルエンド型トランジスタ
にフィードバックすることによって、電源に誘導された
ノイズをキャンセルすることを特徴とするシングルエン
ド入力型高周波増幅器。 - 【請求項２】 そのコレクタが抵抗（１１）を介して電
源にされ、そのエミッタが定電圧源に接続され、そのエ
ミッタがシングルエンド型トランジスタ（２２）のコレ
クタに接続されたトランジスタ（２１）と、差動入力増
幅器（４０）と、ループアンプ（３０）とからなるシン
グルエンド入力型高周波増幅器において、 そのコレクタが定電圧源と抵抗の直列回路を介して電源
に接続され、ベースに定電圧源が接続され、そのエミッ
タに定電圧源が接続されたトランジスタ（２３）を設
け、 前記差動入力増幅器（４０）の入力側端子は前記トラン
ジスタ（２１）のコレクタに接続され、前記差動入力増
幅器（４０）の基準側端子はトランジスタ２３のコレク
タに接続され、 前記差動入力増幅器の基準側端子と入力側端子の差電圧
をループアンプ（３０）を介してシングルエンド型トラ
ンジスタ（２２）のベースにフィードバックすることに
よって、電源に誘導されたノイズをキャンセルすること
を特徴とするシングルエンド入力型高周波増幅器。 - 【請求項３】 そのコレクタが抵抗（１１）を介して電
源にされ、そのエミッタが定電圧源に接続され、そのエ
ミッタがシングルエンド型トランジスタ（２２）のコレ
クタに接続されたトランジスタ（２１）と、差動入力増
幅器（４０）と、ループアンプ（３０）とからなるシン
グルエンド入力型高周波増幅器において、 そのコレクタが抵抗（１４）と抵抗（１３）の直列回路
を介して電源に接続され、そのベースに定電圧源が接続
され、そのエミッタに定電流源が接続されたトランジス
タ（２３）を設け、 前記差動入力増幅器（４０）の入力側端子は前記トラン
ジスタ（２１）のコレクタに接続され、前記差動入力増
幅器（４０）の基準側端子はトランジスタ（２３）のコ
レクタに接続され、 前記差動入力増幅器の基準側端子と入力側端子の差電圧
をループアンプ（３０）を介してシングルエンド型トラ
ンジスタ（２２）のベースにフィードバックすることに
よって、電源に誘導されたノイズをキャンセルすること
を特徴とするシングルエンド入力型高周波増幅器。 - 【請求項４】 請求項２または３のいずれかに記載のシ
ングルエンド入力型高周波増幅器において：前記抵抗
（１１）と抵抗（１３）は同じ値に設定されることを特
徴とするシングルエンド入力型高周波増幅器。 - 【請求項５】 請求項２または３のいずれかに記載のシ
ングルエンド入力型高周波増幅器において：ループアン
プ（３０）の出力側をコンデンサを介して接地したこと
を特徴とするシングルエンド入力型高周波増幅器。 - 【請求項６】 請求項３記載のシングルエンド入力型高
周波増幅器において：前記抵抗（１４）の両端にコンデ
ンサ（３１）を設けたことを特徴とするシングルエンド
入力型高周波増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7268514A JPH09116347A (ja) | 1995-10-17 | 1995-10-17 | シングルエンド入力型高周波増幅器 |
| US08/631,681 US5694083A (en) | 1995-10-17 | 1996-04-16 | Single end input high frequency amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7268514A JPH09116347A (ja) | 1995-10-17 | 1995-10-17 | シングルエンド入力型高周波増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116347A true JPH09116347A (ja) | 1997-05-02 |
Family
ID=17459577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7268514A Pending JPH09116347A (ja) | 1995-10-17 | 1995-10-17 | シングルエンド入力型高周波増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5694083A (ja) |
| JP (1) | JPH09116347A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09288801A (ja) * | 1996-04-19 | 1997-11-04 | Mitsubishi Electric Corp | Ｍｒヘッド用増幅器 |
| JP3344925B2 (ja) * | 1997-05-26 | 2002-11-18 | 富士通株式会社 | 再生装置、及び、記憶装置 |
| US7085088B2 (en) * | 2002-05-23 | 2006-08-01 | Texas Instruments Incorporated | Method of controlling reader amplifier gain variations of a HDD preamplifier, or the like |
| TWI335128B (en) * | 2006-03-01 | 2010-12-21 | Princeton Technology Corp | Single-end input to differential-ends output low noise amplifier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270882A (en) * | 1992-07-15 | 1993-12-14 | International Business Machines Corporation | Low-voltage, low-power amplifier for magnetoresistive sensor |
| MY112702A (en) * | 1992-10-30 | 2001-08-30 | Sony Corp | Reproducing circuit for a magnetic head. |
| JP3208915B2 (ja) * | 1993-03-31 | 2001-09-17 | ソニー株式会社 | 磁気ヘッド用再生回路 |
| US5444579A (en) * | 1993-12-17 | 1995-08-22 | Imp, Inc. | Preamplifier of a signal from a variable resistance sensor, and a current source |
-
1995
- 1995-10-17 JP JP7268514A patent/JPH09116347A/ja active Pending
-
1996
- 1996-04-16 US US08/631,681 patent/US5694083A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5694083A (en) | 1997-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6822817B2 (en) | Preamplifier circuit suitable for use in magnetic storage devices | |
| US4558287A (en) | Signal processing circuit | |
| KR100450252B1 (ko) | 발진회로및발진방법 | |
| JPH0344447B2 (ja) | ||
| JPH0143485B2 (ja) | ||
| US4024462A (en) | Darlington configuration high frequency differential amplifier with zero offset current | |
| US5452148A (en) | Preamplifing circuit for a magnetoresistance device | |
| JPH09116347A (ja) | シングルエンド入力型高周波増幅器 | |
| US4510459A (en) | Wideband record amplifier | |
| US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
| US5953173A (en) | High CMRR and sensor-disk short-circuit protection device for dual element magnetoresistive heads | |
| US6208482B1 (en) | Signal amplifying circuit for an MR element | |
| JPH0310244B2 (ja) | ||
| US6605994B2 (en) | Stabilized high band width differential emitter follower amplifier | |
| JP3148841B2 (ja) | Ｆｅｔ増幅回路 | |
| JPH051649B2 (ja) | ||
| JPH0138981Y2 (ja) | ||
| JP3439409B2 (ja) | カレントミラー回路 | |
| JP2001345650A (ja) | 広帯域ローノイズ差動増幅器 | |
| JPH0345568B2 (ja) | ||
| KR890007654Y1 (ko) | 공진 차동 증폭회로 | |
| JP3283910B2 (ja) | クランプ型電流電圧変換回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS62188411A (ja) | 利得制御回路 | |
| JPH0243387B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040318 |