JPH09288801A - Ｍｒヘッド用増幅器 - Google Patents
Ｍｒヘッド用増幅器Info
- Publication number
- JPH09288801A JPH09288801A JP8098541A JP9854196A JPH09288801A JP H09288801 A JPH09288801 A JP H09288801A JP 8098541 A JP8098541 A JP 8098541A JP 9854196 A JP9854196 A JP 9854196A JP H09288801 A JPH09288801 A JP H09288801A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- current
- switch
- transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
- Amplifiers (AREA)
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【課題】 ＭＲ素子が書き込み状態から読出し状態に変
わったときにＭＲ素子に電流を供給するトランジスタの
ベース電位が変動しないようにするＭＲヘッド用増幅器
を提供する。 【解決手段】 ＭＲ素子に電流を供給する第１のトラン
ジスタの一端と定電流を供給する第２のトランジスタの
一端にそれぞれ非反転入力端子および反転入力端子が接
続されたループアンプを有し、そのループアンプの出力
端子が第１のスイッチを介して第１のトランジスタのベ
ース端子にフィードバックされ、他端が接地されたコン
デンサが第１のスイッチの出力端子に接続されるＭＲヘ
ッド用増幅器において、さらに、第２のスイッチの入力
端子に非反転端子が接続されたホールドアンプを有し、
そのホールドアンプの反転端子および出力端子が第２の
スイッチの出力端子に接続されるように構成される。
わったときにＭＲ素子に電流を供給するトランジスタの
ベース電位が変動しないようにするＭＲヘッド用増幅器
を提供する。 【解決手段】 ＭＲ素子に電流を供給する第１のトラン
ジスタの一端と定電流を供給する第２のトランジスタの
一端にそれぞれ非反転入力端子および反転入力端子が接
続されたループアンプを有し、そのループアンプの出力
端子が第１のスイッチを介して第１のトランジスタのベ
ース端子にフィードバックされ、他端が接地されたコン
デンサが第１のスイッチの出力端子に接続されるＭＲヘ
ッド用増幅器において、さらに、第２のスイッチの入力
端子に非反転端子が接続されたホールドアンプを有し、
そのホールドアンプの反転端子および出力端子が第２の
スイッチの出力端子に接続されるように構成される。
Description
【０００１】
【発明の属する技術分野】本発明はハードディスクドラ
イブに関し、特にヘッドが磁気抵抗効果素子で構成され
るヘッド（以降、ＭＲヘッドと称する）を駆動するリー
ドアンプに主に使用され、簡単な構成で、書き込みモー
ドからリードモードへの切換時間が短くでき、さらに、
ＭＲヘッド用増幅器に用いられるループアンプのバイア
ス点が動かないようにできるＭＲヘッド用増幅器に関す
るものである。
イブに関し、特にヘッドが磁気抵抗効果素子で構成され
るヘッド（以降、ＭＲヘッドと称する）を駆動するリー
ドアンプに主に使用され、簡単な構成で、書き込みモー
ドからリードモードへの切換時間が短くでき、さらに、
ＭＲヘッド用増幅器に用いられるループアンプのバイア
ス点が動かないようにできるＭＲヘッド用増幅器に関す
るものである。
【０００２】
【従来の技術】通常、ＭＲヘッド用増幅器はディスクの
信号の読み出し時に使用され、書き込み時には他の書き
込み回路が使用されて、読出しと書き込みは交互に使用
される。また、書き込み回路においては、薄膜ヘッド等
のインダクタに電流を流すことによってディスクにデー
タの書き込みを行っている。書き込み回路とＭＲ素子と
は隣接する位置に設けられているので、書き込み時に、
この書き込みヘッドによって発生した書き込み電流がノ
イズとしてＭＲ素子に飛び込んでくる。このために、Ｍ
Ｒ素子に誘導されたノイズがＭＲヘッド用増幅器のトラ
ンジスタ２に流れ、この電流がさらに抵抗３に流れ、フ
ィードバックを構成する閉ループのバイアス点をループ
アンプの入力点で動かしてしまう。このバイアス点が動
いてしまうと、書き込み状態から読出し状態に切換わっ
た瞬間に、バイアスを元に戻そうとするため、アンプの
出力にサグが発生する。このサグのために書き込み状態
から読出し状態に切換わった時、このサグが小さくなっ
た一定時間後でないとデータ信号を読み出しできない。
このような問題に対処するために従来の技術において
は、図１０にに示すように、ループアンプ６および第１
のスイッチ１０を用いてバイアス電位の変化を補償して
いた。
信号の読み出し時に使用され、書き込み時には他の書き
込み回路が使用されて、読出しと書き込みは交互に使用
される。また、書き込み回路においては、薄膜ヘッド等
のインダクタに電流を流すことによってディスクにデー
タの書き込みを行っている。書き込み回路とＭＲ素子と
は隣接する位置に設けられているので、書き込み時に、
この書き込みヘッドによって発生した書き込み電流がノ
イズとしてＭＲ素子に飛び込んでくる。このために、Ｍ
Ｒ素子に誘導されたノイズがＭＲヘッド用増幅器のトラ
ンジスタ２に流れ、この電流がさらに抵抗３に流れ、フ
ィードバックを構成する閉ループのバイアス点をループ
アンプの入力点で動かしてしまう。このバイアス点が動
いてしまうと、書き込み状態から読出し状態に切換わっ
た瞬間に、バイアスを元に戻そうとするため、アンプの
出力にサグが発生する。このサグのために書き込み状態
から読出し状態に切換わった時、このサグが小さくなっ
た一定時間後でないとデータ信号を読み出しできない。
このような問題に対処するために従来の技術において
は、図１０にに示すように、ループアンプ６および第１
のスイッチ１０を用いてバイアス電位の変化を補償して
いた。
【０００３】図１０は、従来のＭＲヘッド用増幅器を示
す図である。図１０において、１はＭＲ素子、２はトラ
ンジスタ、３，４は抵抗、５は定電流源、６はループア
ンプ、９はコンデンサ、１０はスイッチ、１２は信号ア
ンプである。データ信号読出し（ＲＥＡＤ）時は、この
回路はＭＲ素子にバイアス電流を流すための閉ループを
形成している。このフィードバック回路は、抵抗４に流
れる電流Ｉｒの電圧降下と、抵抗３に流れるＭＲ素子電
流Ｉの電圧降下が等しくなるように、ループアンプ６の
出力電流Ｉ0を調整してフィードバックをかけるように
動作する。すなわち、ループアンプ６は抵抗３の電圧降
下と抵抗４の電圧降下の差の電圧によって動作する。
す図である。図１０において、１はＭＲ素子、２はトラ
ンジスタ、３，４は抵抗、５は定電流源、６はループア
ンプ、９はコンデンサ、１０はスイッチ、１２は信号ア
ンプである。データ信号読出し（ＲＥＡＤ）時は、この
回路はＭＲ素子にバイアス電流を流すための閉ループを
形成している。このフィードバック回路は、抵抗４に流
れる電流Ｉｒの電圧降下と、抵抗３に流れるＭＲ素子電
流Ｉの電圧降下が等しくなるように、ループアンプ６の
出力電流Ｉ0を調整してフィードバックをかけるように
動作する。すなわち、ループアンプ６は抵抗３の電圧降
下と抵抗４の電圧降下の差の電圧によって動作する。
【０００４】いま、抵抗３の抵抗値をＲ１、抵抗４の抵
抗値をＲ２、ＭＲ素子１を流れる電流をＩとすれば、Ｖ
B＝Ｖｃｃ−Ｒ２×Ｉｒ、ＶA＝Ｖｃｃ−Ｒ１×Ｉが成立
するので、ＶA＝ＶBのときには、Ｒ１×Ｉ＝Ｒ２×Ｉｒ
の関係が成立する。したがって、ＭＲ素子１を流れる電
流をＩはＩ＝Ｉｒ×（Ｒ２／Ｒ１）となる。もし、Ｒ２
＝Ｒ１とすれば、Ｉ＝Ｉｒの一定値となる。すなわち、
抵抗３と抵抗４が等しい場合は、ループアンプ６によっ
て、ＩｒとＭＲ素子を流れる電流Ｉを等しくするように
トランジスタ２にフィードバックがかかる。ループアン
プ６のノードｎ１（＋端子）の電位ＶAがノードｎ２
（−端子）の電位ＶBと等しいかまたは小さいときは、
ループアンプ６はトランジスタ２にベース電流を供給し
ない。
抗値をＲ２、ＭＲ素子１を流れる電流をＩとすれば、Ｖ
B＝Ｖｃｃ−Ｒ２×Ｉｒ、ＶA＝Ｖｃｃ−Ｒ１×Ｉが成立
するので、ＶA＝ＶBのときには、Ｒ１×Ｉ＝Ｒ２×Ｉｒ
の関係が成立する。したがって、ＭＲ素子１を流れる電
流をＩはＩ＝Ｉｒ×（Ｒ２／Ｒ１）となる。もし、Ｒ２
＝Ｒ１とすれば、Ｉ＝Ｉｒの一定値となる。すなわち、
抵抗３と抵抗４が等しい場合は、ループアンプ６によっ
て、ＩｒとＭＲ素子を流れる電流Ｉを等しくするように
トランジスタ２にフィードバックがかかる。ループアン
プ６のノードｎ１（＋端子）の電位ＶAがノードｎ２
（−端子）の電位ＶBと等しいかまたは小さいときは、
ループアンプ６はトランジスタ２にベース電流を供給し
ない。
【０００５】ループアンプ６の安定状態から、ループア
ンプ６のノードｎ１（＋端子）の電位ＶAがノードｎ２
（−端子）の電位ＶBよりも大きいときは、ループアン
プ６はトランジスタ２に電流Ｉ0を供給し、コンデンサ
９を充電すると共に、電位ＶAを下げるように働く。こ
のようにして、ＶAは常に一定の電位に保持され、した
がって、ＭＲ素子１を流れる電流は一定に保たれる。こ
こで、Ｃ0はループ時定数設定用コンデンサ９の静電容
量であり、ループ電流がデータ信号の周波数に追随でき
ない程度の大きな時定数を有するような大きさの容量値
を有する。
ンプ６のノードｎ１（＋端子）の電位ＶAがノードｎ２
（−端子）の電位ＶBよりも大きいときは、ループアン
プ６はトランジスタ２に電流Ｉ0を供給し、コンデンサ
９を充電すると共に、電位ＶAを下げるように働く。こ
のようにして、ＶAは常に一定の電位に保持され、した
がって、ＭＲ素子１を流れる電流は一定に保たれる。こ
こで、Ｃ0はループ時定数設定用コンデンサ９の静電容
量であり、ループ電流がデータ信号の周波数に追随でき
ない程度の大きな時定数を有するような大きさの容量値
を有する。
【０００６】図１１は、従来のＭＲヘッド増幅器の動作
タイミングを示す図である。図１１（ｂ）に示すよう
に、第１のスイッチ１０はデータの読出し状態ではオ
ン、書き込み状態ではオフになるように制御される。従
来のヘッドアンプにおいては、データの書き込み時に
は、ヘッドに大きな電流が流れるので、その書き込み信
号がＭＲ素子１に飛び込んでくる。このために、ＭＲ素
子１を流れる電流Ｉに書き込み電流ΔＩが重畳されるた
めに、その電流が抵抗３を流れ、抵抗３の電圧降下が変
化し、ΔＩが正の値の時はノードｎ１の電位ＶAは低下
し、ΔＩが負の値の時はノードｎ１の電位ＶAが上昇す
る。したがって、リードアンプ６のバイアス点（ノード
ｎ１）の電位がずれてしまう。これを防止するために、
書き込み時にはスイッチ１０をオフにしてループアンプ
６が動作しないようにし、それによってコンデンサ９の
電位がホールドされるようにしている。
タイミングを示す図である。図１１（ｂ）に示すよう
に、第１のスイッチ１０はデータの読出し状態ではオ
ン、書き込み状態ではオフになるように制御される。従
来のヘッドアンプにおいては、データの書き込み時に
は、ヘッドに大きな電流が流れるので、その書き込み信
号がＭＲ素子１に飛び込んでくる。このために、ＭＲ素
子１を流れる電流Ｉに書き込み電流ΔＩが重畳されるた
めに、その電流が抵抗３を流れ、抵抗３の電圧降下が変
化し、ΔＩが正の値の時はノードｎ１の電位ＶAは低下
し、ΔＩが負の値の時はノードｎ１の電位ＶAが上昇す
る。したがって、リードアンプ６のバイアス点（ノード
ｎ１）の電位がずれてしまう。これを防止するために、
書き込み時にはスイッチ１０をオフにしてループアンプ
６が動作しないようにし、それによってコンデンサ９の
電位がホールドされるようにしている。
【０００７】図１２は、図１０中のループアンプ６を示
す図である。図１０において、トランジスタ２１，２
２、トランジスタ２３，２４およびトランジスタ２８，
２９はカレントミラー回路、トランジスタ２５，２６は
差動増幅器、２７は定電流源、ＩＮ-は反転入力端子、
ＩＮ+は非反転入力端子、ＯＵＴは出力端子である。図
１０に示すように、非反転入力端子ＩＮ+はノードｎ１
に接続され、反転入力端子ＩＮ-はノードｎ２に接続さ
れる。もし、ＭＲ素子１からのノイズによってトランジ
スタ２の電流Ｉが減少したとすると、ノードｎ１の電位
ＶAが上昇する。この電位の上昇は図１２のトランジス
タ２６のベースの電位を上昇させるので、トランジスタ
２６の電流はΔＩだけ増加し、それによってカレントミ
ラーされているトランジスタ２４の電流をΔＩだけ上昇
させ、その電流ΔＩがループアンプ６の出力端子ＯＵＴ
から出力され、トランジスタ２のベースに供給される。
したがって、トランジスタ２の電流は増加し、そのため
に抵抗３の電流が増加し、ノードｎ１の電位を低下させ
る。このようにして、ノードｎ１の電位ＶAは以前の値
に戻る。
す図である。図１０において、トランジスタ２１，２
２、トランジスタ２３，２４およびトランジスタ２８，
２９はカレントミラー回路、トランジスタ２５，２６は
差動増幅器、２７は定電流源、ＩＮ-は反転入力端子、
ＩＮ+は非反転入力端子、ＯＵＴは出力端子である。図
１０に示すように、非反転入力端子ＩＮ+はノードｎ１
に接続され、反転入力端子ＩＮ-はノードｎ２に接続さ
れる。もし、ＭＲ素子１からのノイズによってトランジ
スタ２の電流Ｉが減少したとすると、ノードｎ１の電位
ＶAが上昇する。この電位の上昇は図１２のトランジス
タ２６のベースの電位を上昇させるので、トランジスタ
２６の電流はΔＩだけ増加し、それによってカレントミ
ラーされているトランジスタ２４の電流をΔＩだけ上昇
させ、その電流ΔＩがループアンプ６の出力端子ＯＵＴ
から出力され、トランジスタ２のベースに供給される。
したがって、トランジスタ２の電流は増加し、そのため
に抵抗３の電流が増加し、ノードｎ１の電位を低下させ
る。このようにして、ノードｎ１の電位ＶAは以前の値
に戻る。
【０００８】
【発明が解決しようとする課題】このように、書き込み
時にリードアンプのバイアス点の電位が、書き込みヘッ
ドからの飛び込み信号により変動することはないが、コ
ンデンサ９はトランジスタ２のベースに直結されている
ために、図１１（ｃ）に示すように、ＭＲヘッド用増幅
器の書き込み中に、トランジスタ２のベース電流によっ
て、コンデンサ９が放電される。その結果、ノードｎ１
点の電位が下がってしまう。次に、ＭＲヘッド用増幅器
が読出し状態に変化したとき、第１のスイッチ１０がオ
ンになった瞬間には、トランジスタ２のベースに供給さ
れる電位は低いのでトランジスタ２の電流は小さくな
り、そのために、図１１（ｄ）に示すように、ノードｎ
１の電位ＶAは上昇し、信号出力ＯＵＴＡとＯＵＴＢ間
にサグが発生する問題があった。
時にリードアンプのバイアス点の電位が、書き込みヘッ
ドからの飛び込み信号により変動することはないが、コ
ンデンサ９はトランジスタ２のベースに直結されている
ために、図１１（ｃ）に示すように、ＭＲヘッド用増幅
器の書き込み中に、トランジスタ２のベース電流によっ
て、コンデンサ９が放電される。その結果、ノードｎ１
点の電位が下がってしまう。次に、ＭＲヘッド用増幅器
が読出し状態に変化したとき、第１のスイッチ１０がオ
ンになった瞬間には、トランジスタ２のベースに供給さ
れる電位は低いのでトランジスタ２の電流は小さくな
り、そのために、図１１（ｄ）に示すように、ノードｎ
１の電位ＶAは上昇し、信号出力ＯＵＴＡとＯＵＴＢ間
にサグが発生する問題があった。
【０００９】本発明はこの問題を解決するためになされ
たもので、第１のスイッチ１０がオフの時に、ノードｎ
１点のコンデンサ１０の電位が変化しないようにし、そ
れによって、ＭＲヘッド用増幅器が書き込み状態から読
出し状態に変化したときに、ノードｎ１の電位が変動す
ることのないようにしたものである。
たもので、第１のスイッチ１０がオフの時に、ノードｎ
１点のコンデンサ１０の電位が変化しないようにし、そ
れによって、ＭＲヘッド用増幅器が書き込み状態から読
出し状態に変化したときに、ノードｎ１の電位が変動す
ることのないようにしたものである。
【００１０】
【課題を解決するための手段】請求項１に係る発明は、
ＭＲ素子に電流を供給する第１のトランジスタの一端と
定電流を供給する第２のトランジスタの一端にそれぞれ
非反転入力端子および反転入力端子が接続されたループ
アンプを有し、そのループアンプの出力端子が第１のス
イッチを介して第１のトランジスタのベース端子にフィ
ードバックされ、他端が接地されたコンデンサが第１の
スイッチの出力端子に接続されるＭＲヘッド用増幅器に
おいて、第１のスイッチの出力端子と第１のトランジス
タのベース端子間に接続された第２のスイッチを有する
ように構成される。
ＭＲ素子に電流を供給する第１のトランジスタの一端と
定電流を供給する第２のトランジスタの一端にそれぞれ
非反転入力端子および反転入力端子が接続されたループ
アンプを有し、そのループアンプの出力端子が第１のス
イッチを介して第１のトランジスタのベース端子にフィ
ードバックされ、他端が接地されたコンデンサが第１の
スイッチの出力端子に接続されるＭＲヘッド用増幅器に
おいて、第１のスイッチの出力端子と第１のトランジス
タのベース端子間に接続された第２のスイッチを有する
ように構成される。
【００１１】請求項２に係る発明は、第２のスイッチの
出力端子に接続された電流供給回路を有し、その電流出
力回路はＭＲ素子の書き込み時に第１のトランジスタの
ベースに電流を供給するように構成される。
出力端子に接続された電流供給回路を有し、その電流出
力回路はＭＲ素子の書き込み時に第１のトランジスタの
ベースに電流を供給するように構成される。
【００１２】請求項３に係る発明は、第２のスイッチの
入力端子に非反転端子が接続されたホールドアンプを有
し、そのホールドアンプの反転端子および出力端子が第
２のスイッチの出力端子に接続されるように構成され
る。
入力端子に非反転端子が接続されたホールドアンプを有
し、そのホールドアンプの反転端子および出力端子が第
２のスイッチの出力端子に接続されるように構成され
る。
【００１３】請求項４に係る発明は、第２のスイッチの
入力端子に非反転端子が接続されたホールドアンプを有
し、そのホールドアンプの反転端子および出力端子が第
２のスイッチの出力端子に接続されるホールドアンプは
電流出力型オペアンプによって構成される。
入力端子に非反転端子が接続されたホールドアンプを有
し、そのホールドアンプの反転端子および出力端子が第
２のスイッチの出力端子に接続されるホールドアンプは
電流出力型オペアンプによって構成される。
【００１４】請求項５に係る発明は、第２のスイッチに
は２方向切替え型スイッチを用い、第２のスイッチの第
１の方向の接点に非反転端子が接続されたホールドアン
プを有し、そのホールドアンプの反転端子および出力端
子が第２のスイッチの他の第２の方向の接点に接続され
るように構成される。
は２方向切替え型スイッチを用い、第２のスイッチの第
１の方向の接点に非反転端子が接続されたホールドアン
プを有し、そのホールドアンプの反転端子および出力端
子が第２のスイッチの他の第２の方向の接点に接続され
るように構成される。
【００１５】請求項６に係る発明は、第２のスイッチに
は２方向切替え型スイッチを用い、第２のスイッチの第
１の方向の接点に非反転端子が接続されたホールドアン
プを有し、そのホールドアンプの反転端子および出力端
子が第２のスイッチの第２の方向の接点に接続されるホ
ールドアンプは、電圧出力型オペアンプで構成される。
は２方向切替え型スイッチを用い、第２のスイッチの第
１の方向の接点に非反転端子が接続されたホールドアン
プを有し、そのホールドアンプの反転端子および出力端
子が第２のスイッチの第２の方向の接点に接続されるホ
ールドアンプは、電圧出力型オペアンプで構成される。
【００１６】
実施の形態１．図１は本発明の実施の形態１のＭＲヘッ
ド用増幅器を示す図であり、図２は、図１のＭＲヘッド
増幅器の動作タイミングを示す図である。
ド用増幅器を示す図であり、図２は、図１のＭＲヘッド
増幅器の動作タイミングを示す図である。
【００１７】図１において、１０，１１はそれぞれ第１
および第２のスイッチ、１４，１５はカレントミラー回
路を構成するトランジスタである。上記のカレントミラ
ー回路はＭＲ素子１にバイアス電流Ｉを供給するバイア
ス電流補償回路１６として動作する。図１において、図
１０と同一の番号は同一の要素を表わすのでその説明を
省略する。
および第２のスイッチ、１４，１５はカレントミラー回
路を構成するトランジスタである。上記のカレントミラ
ー回路はＭＲ素子１にバイアス電流Ｉを供給するバイア
ス電流補償回路１６として動作する。図１において、図
１０と同一の番号は同一の要素を表わすのでその説明を
省略する。
【００１８】次に、図１の動作について説明する。第２
の（ａ）に示すように、データ信号読出し（ＲＥＡＤ）
時は、第１のスイッチ１０およびスイッチ２のいずれも
オンになっており、ループアンプ６を含むフィードバッ
ク回路はＭＲ素子にバイアス電流を流すための閉ループ
を形成している。このフィードバック回路は、抵抗４に
流れる電流Ｉｒの電圧降下と、抵抗３に流れるＭＲ素子
電流Ｉの電圧降下が等しくなるように、ループアンプ６
の出力電流Ｉ0を調整してトランジスタ２にフィードバ
ックをかけるように動作する。すなわち、ループアンプ
６は抵抗３の電圧降下と抵抗４の電圧降下の差の電圧に
よって動作する。
の（ａ）に示すように、データ信号読出し（ＲＥＡＤ）
時は、第１のスイッチ１０およびスイッチ２のいずれも
オンになっており、ループアンプ６を含むフィードバッ
ク回路はＭＲ素子にバイアス電流を流すための閉ループ
を形成している。このフィードバック回路は、抵抗４に
流れる電流Ｉｒの電圧降下と、抵抗３に流れるＭＲ素子
電流Ｉの電圧降下が等しくなるように、ループアンプ６
の出力電流Ｉ0を調整してトランジスタ２にフィードバ
ックをかけるように動作する。すなわち、ループアンプ
６は抵抗３の電圧降下と抵抗４の電圧降下の差の電圧に
よって動作する。
【００１９】図１においては、定電流源５からは基準電
流Ｉｒが供給されるので、ノードｎ２の電位ＶBはＶｃ
ｃ−Ｉｒ×Ｒ２である。この時、ベース電流はＩｒ／ｈ
feとなる。ここで、ｈfeは、トランジスタの小信号電流
増幅率である。このベース電流はトランジスタ１４，１
５から構成されるカレントミラー回路によって同じベー
ス電流Ｉｒ／ｈfeがトランジスタ２に、すなわち、ＭＲ
素子１に供給される。したがって、トランジスタ２のエ
ミッタには常にＩｒ／ｈfeのベース電流が供給される。
Ｉｒ／ｈfeのベース電流が供給されることによってエミ
ッタに流れる電流がＩである。
流Ｉｒが供給されるので、ノードｎ２の電位ＶBはＶｃ
ｃ−Ｉｒ×Ｒ２である。この時、ベース電流はＩｒ／ｈ
feとなる。ここで、ｈfeは、トランジスタの小信号電流
増幅率である。このベース電流はトランジスタ１４，１
５から構成されるカレントミラー回路によって同じベー
ス電流Ｉｒ／ｈfeがトランジスタ２に、すなわち、ＭＲ
素子１に供給される。したがって、トランジスタ２のエ
ミッタには常にＩｒ／ｈfeのベース電流が供給される。
Ｉｒ／ｈfeのベース電流が供給されることによってエミ
ッタに流れる電流がＩである。
【００２０】したがって、ノードｎ１の電位ＶAは、ＶA
＝Ｖｃｃ−Ｒ１×ＩＶAとなる。一方、ノードｎ２の電
位ＶBはＶｃｃ−Ｉｒ×Ｒ２である。ＶA＝ＶBのときに
は、Ｒ１×Ｉ＝Ｒ２×Ｉｒの関係が成立する。したがっ
て、ＭＲ素子１を流れる電流をＩはＩ＝Ｉｒ×（Ｒ２／
Ｒ１）となる。もし、Ｒ２＝Ｒ１とすれば、Ｉ＝Ｉｒの
一定値となる。すなわち、抵抗３と抵抗４が等しい場合
は、ループアンプ６によって、ＩｒとＭＲ素子を流れる
電流Ｉを等しくするようにトランジスタ２にフィードバ
ックがかかる。ループアンプ６のノードｎ１（＋端子）
の電位ＶAがノードｎ２（−端子）の電位ＶBと等しいか
または小さいときは、ループアンプ６はトランジスタ２
にベース電流を供給しない。
＝Ｖｃｃ−Ｒ１×ＩＶAとなる。一方、ノードｎ２の電
位ＶBはＶｃｃ−Ｉｒ×Ｒ２である。ＶA＝ＶBのときに
は、Ｒ１×Ｉ＝Ｒ２×Ｉｒの関係が成立する。したがっ
て、ＭＲ素子１を流れる電流をＩはＩ＝Ｉｒ×（Ｒ２／
Ｒ１）となる。もし、Ｒ２＝Ｒ１とすれば、Ｉ＝Ｉｒの
一定値となる。すなわち、抵抗３と抵抗４が等しい場合
は、ループアンプ６によって、ＩｒとＭＲ素子を流れる
電流Ｉを等しくするようにトランジスタ２にフィードバ
ックがかかる。ループアンプ６のノードｎ１（＋端子）
の電位ＶAがノードｎ２（−端子）の電位ＶBと等しいか
または小さいときは、ループアンプ６はトランジスタ２
にベース電流を供給しない。
【００２１】ループアンプ６の安定状態から、何らかの
原因でＩが小さくなると、ループアンプ６のノードｎ１
（＋端子）の電位ＶAがノードｎ２（−端子）の電位ＶB
よりも大きくなる。このとき、ループアンプ６はトラン
ジスタ２に電流Ｉ0を供給し、コンデンサ９を充電する
と共に、電位ＶAを下げるように働く。このようにし
て、ＶAは常に一定の電位に保持され、したがって、Ｍ
Ｒ素子１を流れる電流は一定に保たれる。ここで、Ｃ0
はループ時定数設定用のコンデンサ９の静電容量であ
り、ループ電流がデータ信号の周波数に追随できない程
度の大きな時定数を有するように大きさの容量値を有す
る。
原因でＩが小さくなると、ループアンプ６のノードｎ１
（＋端子）の電位ＶAがノードｎ２（−端子）の電位ＶB
よりも大きくなる。このとき、ループアンプ６はトラン
ジスタ２に電流Ｉ0を供給し、コンデンサ９を充電する
と共に、電位ＶAを下げるように働く。このようにし
て、ＶAは常に一定の電位に保持され、したがって、Ｍ
Ｒ素子１を流れる電流は一定に保たれる。ここで、Ｃ0
はループ時定数設定用のコンデンサ９の静電容量であ
り、ループ電流がデータ信号の周波数に追随できない程
度の大きな時定数を有するように大きさの容量値を有す
る。
【００２２】次に、図２（ａ）に示されるように、デー
タの書き込み時には、第１のスイッチ１０、第２のスイ
ッチ１１は共にオフになるように制御される。ハードデ
ィスクにおいては、データの書き込み時には、ヘッドに
大きな電流が流れるので、その書き込み信号が書込みヘ
ッドに隣接したＭＲ素子１に飛び込んでくる。このため
に、ＭＲ素子１を流れる電流Ｉに微小な書き込み電流Δ
Ｉが重畳されるために、その電流が抵抗３を流れ、抵抗
３の電圧降下が変化する。この微小な書き込み電流ΔＩ
が正の値の時はノードｎ１の電位ＶAは低下し、ΔＩが
負の値の時はノードｎ１の電位ＶAが上昇する。しかし
ながら、上記の１においては、スイッチ１０および第２
のスイッチ１１共にオフになっているので（図２
（ｂ）、（ｃ））、トランジスタ２のベース電位がΔＩ
によって変動しても その変動がコンデンサ９の電位に
影響を与えない。すなわち、コンデンサ９の電位は一定
に保持される（図２（ｅ））。
タの書き込み時には、第１のスイッチ１０、第２のスイ
ッチ１１は共にオフになるように制御される。ハードデ
ィスクにおいては、データの書き込み時には、ヘッドに
大きな電流が流れるので、その書き込み信号が書込みヘ
ッドに隣接したＭＲ素子１に飛び込んでくる。このため
に、ＭＲ素子１を流れる電流Ｉに微小な書き込み電流Δ
Ｉが重畳されるために、その電流が抵抗３を流れ、抵抗
３の電圧降下が変化する。この微小な書き込み電流ΔＩ
が正の値の時はノードｎ１の電位ＶAは低下し、ΔＩが
負の値の時はノードｎ１の電位ＶAが上昇する。しかし
ながら、上記の１においては、スイッチ１０および第２
のスイッチ１１共にオフになっているので（図２
（ｂ）、（ｃ））、トランジスタ２のベース電位がΔＩ
によって変動しても その変動がコンデンサ９の電位に
影響を与えない。すなわち、コンデンサ９の電位は一定
に保持される（図２（ｅ））。
【００２３】次に、ＭＲヘッド用増幅器が書き込み状態
から読出し状態に変化したときに、第１のスイッチ１０
および第２のスイッチ１１の双方がオンになるが、コン
デンサ９は、書き込み状態の時には切り離されていたた
めに、その電位は書き込み状態には変動していないの
で、コンデンサ９の電位がトランジスタ２のベースに印
加されたときに、トランジスタ２の電流はＩの値に戻さ
れ、ＭＲ素子１が正常な読出し動作をする状態を瞬時に
作ることができる。したがって、読出し時の信号出力に
サグが出ることがない。
から読出し状態に変化したときに、第１のスイッチ１０
および第２のスイッチ１１の双方がオンになるが、コン
デンサ９は、書き込み状態の時には切り離されていたた
めに、その電位は書き込み状態には変動していないの
で、コンデンサ９の電位がトランジスタ２のベースに印
加されたときに、トランジスタ２の電流はＩの値に戻さ
れ、ＭＲ素子１が正常な読出し動作をする状態を瞬時に
作ることができる。したがって、読出し時の信号出力に
サグが出ることがない。
【００２４】実施の形態２．図３は本発明の実施の形態
２のＭＲヘッド用増幅器を示す図である。図３におい
て、バイアス電流補償回路１６はカレントミラー回路で
構成され、ＭＲ素子１にバイアス電流Ｉを供給する。１
３は電流供給回路であり、トランジスタ２に電流を供給
するための電流アンプである。電流供給回路１３は読出
し／書き込み切替え信号Ｒ／Ｗによって制御され、読出
し／書き込み切替え信号Ｒ／Ｗがハイになったときに電
流供給回路１３は動作しトランジスタ２のベースに電流
を供給し、読出し／書き込み切替え信号Ｒ／Ｗが、ロー
の時には電流供給回路１３は動作しないように構成され
る。図３において、図１０と同一の番号は同一の要素を
表わすのでその説明を省略する。
２のＭＲヘッド用増幅器を示す図である。図３におい
て、バイアス電流補償回路１６はカレントミラー回路で
構成され、ＭＲ素子１にバイアス電流Ｉを供給する。１
３は電流供給回路であり、トランジスタ２に電流を供給
するための電流アンプである。電流供給回路１３は読出
し／書き込み切替え信号Ｒ／Ｗによって制御され、読出
し／書き込み切替え信号Ｒ／Ｗがハイになったときに電
流供給回路１３は動作しトランジスタ２のベースに電流
を供給し、読出し／書き込み切替え信号Ｒ／Ｗが、ロー
の時には電流供給回路１３は動作しないように構成され
る。図３において、図１０と同一の番号は同一の要素を
表わすのでその説明を省略する。
【００２５】次に、図１の動作について説明する。ま
ず、データ信号読出し（ＲＥＡＤ）時には、第１のスイ
ッチ１０およびスイッチ２のいずれもオンになってお
り、ループアンプ６を含むフィードバック回路はＭＲ素
子にバイアス電流を流すための閉ループを形成してい
る。このフィードバック回路は、抵抗４に流れる電流Ｉ
ｒの電圧降下と、抵抗３に流れるＭＲ素子電流Ｉの電圧
降下が等しくなるように、ループアンプ６の出力電流Ｉ
0を調整してトランジスタ２にフィードバックをかける
ように動作する。この状態では、電流供給回路１３は動
作しないので、トランジスタ２のベース電流はバイアス
電流補償回路１６によって供給される。
ず、データ信号読出し（ＲＥＡＤ）時には、第１のスイ
ッチ１０およびスイッチ２のいずれもオンになってお
り、ループアンプ６を含むフィードバック回路はＭＲ素
子にバイアス電流を流すための閉ループを形成してい
る。このフィードバック回路は、抵抗４に流れる電流Ｉ
ｒの電圧降下と、抵抗３に流れるＭＲ素子電流Ｉの電圧
降下が等しくなるように、ループアンプ６の出力電流Ｉ
0を調整してトランジスタ２にフィードバックをかける
ように動作する。この状態では、電流供給回路１３は動
作しないので、トランジスタ２のベース電流はバイアス
電流補償回路１６によって供給される。
【００２６】以下、バイアス電流補償回路１６の動作に
ついて説明する。トランジスタ７のコレクタに流れる電
流はＩｒであるので、そのベースにはトランジスタ１５
から電流Ｉｒ／ｈfeが供給される。この電流はトランジ
スタ１４，１５を含むカレントミラー回路から構成され
るバイアス電流補償回路１６によってトランジスタ２の
ベースに供給される。このベース電流Ｉｒ／ｈfeによっ
て、トランジスタ２のコレクタ電流はＩｒとなる。この
ように、トランジスタ２のベースはバイアス電流補償回
路１６によって供給される。
ついて説明する。トランジスタ７のコレクタに流れる電
流はＩｒであるので、そのベースにはトランジスタ１５
から電流Ｉｒ／ｈfeが供給される。この電流はトランジ
スタ１４，１５を含むカレントミラー回路から構成され
るバイアス電流補償回路１６によってトランジスタ２の
ベースに供給される。このベース電流Ｉｒ／ｈfeによっ
て、トランジスタ２のコレクタ電流はＩｒとなる。この
ように、トランジスタ２のベースはバイアス電流補償回
路１６によって供給される。
【００２７】次に、図２（ａ）に示すように、読出し状
態から、書き込み状態に変化すると、図２（ｂ），
（ｃ）のように、第１のスイッチ１０および第２のスイ
ッチ１１の双方がオフ状態になり、コンデンサ９はフィ
ードバック回路から浮いた状態になり、コンデンサ９の
電位（Ａ点）は放電することなく一定値に保持される。
書き込み状態においては、上述のように、ハードディス
クのヘッドに大きな電流が流れるので、その書き込み信
号がＭＲ素子１に飛び込んでくる。このために、ＭＲ素
子１を流れる電流Ｉに書き込み電流ΔＩが重畳されるた
めに、その電流が抵抗３を流れ、抵抗３の電圧降下が変
化し、ΔＩが正の値の時はノードｎ１の電位ＶAは低下
する。トランジスタ２のベースに供給されるベース電流
は上述のようにＩｒ／ｈｆｅとなり、定電流源５によっ
て決まる値であるので、トランジスタ２の電流Ｉが増え
た場合はその増加したベース電流は電流供給回路１３か
ら供給される。
態から、書き込み状態に変化すると、図２（ｂ），
（ｃ）のように、第１のスイッチ１０および第２のスイ
ッチ１１の双方がオフ状態になり、コンデンサ９はフィ
ードバック回路から浮いた状態になり、コンデンサ９の
電位（Ａ点）は放電することなく一定値に保持される。
書き込み状態においては、上述のように、ハードディス
クのヘッドに大きな電流が流れるので、その書き込み信
号がＭＲ素子１に飛び込んでくる。このために、ＭＲ素
子１を流れる電流Ｉに書き込み電流ΔＩが重畳されるた
めに、その電流が抵抗３を流れ、抵抗３の電圧降下が変
化し、ΔＩが正の値の時はノードｎ１の電位ＶAは低下
する。トランジスタ２のベースに供給されるベース電流
は上述のようにＩｒ／ｈｆｅとなり、定電流源５によっ
て決まる値であるので、トランジスタ２の電流Ｉが増え
た場合はその増加したベース電流は電流供給回路１３か
ら供給される。
【００２８】もちろん、この場合には、ノードｎ１の電
位ＶAは変化するが、ループアンプ６を含むフィードバ
ックループ回路はオープンになっているので、何らノー
ドｎ１の電位ＶAの修正は行われない。さらに、信号ア
ンプ１２にもノイズを含んだ信号が入力されるが、書き
込み状態においては、信号処理は何ら行われないので、
ＭＲ素子１に重畳された信号はＭＲヘッド用増幅器には
何ら影響を与えない。
位ＶAは変化するが、ループアンプ６を含むフィードバ
ックループ回路はオープンになっているので、何らノー
ドｎ１の電位ＶAの修正は行われない。さらに、信号ア
ンプ１２にもノイズを含んだ信号が入力されるが、書き
込み状態においては、信号処理は何ら行われないので、
ＭＲ素子１に重畳された信号はＭＲヘッド用増幅器には
何ら影響を与えない。
【００２９】次に、ＭＲヘッド用増幅器の状態が読出し
状態に変化したときには、第１のスイッチ１０および第
２のスイッチ１１の双方がオンになり、コンデンサ９の
電位がベースに印加される。書き込み状態ではコンデン
サ９はフィードバックループから切り離されているの
で、Ａ点の電位は以前の読出し状態の値が保持されてい
る。したがって、第１のスイッチ１０および第２のスイ
ッチ１１がオンになった時には、保持されていたＡ点の
電位がトランジスタ２のベースに印加されるので、トラ
ンジスタ２の電流は瞬時にＩの値に戻され、ＭＲ素子１
が正常な読出し動作をする状態に瞬時に変化することが
できる。したがって、図２（ｅ）に示すように、読出し
状態の信号出力端子間（ＯＵＴ Ａ−ＯＵＴ Ｂ）にサグ
が出ることはない。
状態に変化したときには、第１のスイッチ１０および第
２のスイッチ１１の双方がオンになり、コンデンサ９の
電位がベースに印加される。書き込み状態ではコンデン
サ９はフィードバックループから切り離されているの
で、Ａ点の電位は以前の読出し状態の値が保持されてい
る。したがって、第１のスイッチ１０および第２のスイ
ッチ１１がオンになった時には、保持されていたＡ点の
電位がトランジスタ２のベースに印加されるので、トラ
ンジスタ２の電流は瞬時にＩの値に戻され、ＭＲ素子１
が正常な読出し動作をする状態に瞬時に変化することが
できる。したがって、図２（ｅ）に示すように、読出し
状態の信号出力端子間（ＯＵＴ Ａ−ＯＵＴ Ｂ）にサグ
が出ることはない。
【００３０】実施の形態３．図４は本発明の実施の形態
３のＭＲヘッド用増幅器を示す図である。図４におい
て、８はホールドアンプである。このホールドアンプ８
は、例えば、図８に示すように、入力がハイインピーダ
ンスの定電流出力のアンプである。図４において、図２
と同一の番号は同一の要素を表わすのでその説明を省略
する。
３のＭＲヘッド用増幅器を示す図である。図４におい
て、８はホールドアンプである。このホールドアンプ８
は、例えば、図８に示すように、入力がハイインピーダ
ンスの定電流出力のアンプである。図４において、図２
と同一の番号は同一の要素を表わすのでその説明を省略
する。
【００３１】次に、図４の動作について説明する。読出
し時は図１および図２と同じであるので、説明を省略す
る。
し時は図１および図２と同じであるので、説明を省略す
る。
【００３２】次に、図２（ａ）に示すように、ＭＲヘッ
ド用増幅器の状態が読出し状態から、書き込み状態に変
化すると、図２（ｂ），（ｃ）のように、第１のスイッ
チ１０および第２のスイッチ１１の双方がオフ状態にな
る。
ド用増幅器の状態が読出し状態から、書き込み状態に変
化すると、図２（ｂ），（ｃ）のように、第１のスイッ
チ１０および第２のスイッチ１１の双方がオフ状態にな
る。
【００３３】図４において、ホールドアンプ８の＋端子
は第１のスイッチ１０と第２のスイッチ１１とコンデン
サ９の接続点であるＡ点に接続され、ホールドアンプ８
の−端子はホールドアンプ８の出力端子および第２のス
イッチの出力端子に接続される。このホールドアンプ８
は書き込み時にトランジスタ２のベースに電流を供給す
る機能を有する。なお、ホールドアンプ８の＋端子の入
力インピーダンスは非常に大きいので、コンデンサ９は
フィードバック回路から浮いた状態になり、コンデンサ
９は放電することなく、その電位（Ａ点）は一定値に保
持される。以下、ホールドアンプ８の動作について図８
を用いて説明する。
は第１のスイッチ１０と第２のスイッチ１１とコンデン
サ９の接続点であるＡ点に接続され、ホールドアンプ８
の−端子はホールドアンプ８の出力端子および第２のス
イッチの出力端子に接続される。このホールドアンプ８
は書き込み時にトランジスタ２のベースに電流を供給す
る機能を有する。なお、ホールドアンプ８の＋端子の入
力インピーダンスは非常に大きいので、コンデンサ９は
フィードバック回路から浮いた状態になり、コンデンサ
９は放電することなく、その電位（Ａ点）は一定値に保
持される。以下、ホールドアンプ８の動作について図８
を用いて説明する。
【００３４】図８は、電流出力型アンプを用いたホール
ドアンプの一例を示す図である。図８において、トラン
ジスタ５４，５５は差動アンプ、トランジスタ５６，５
７はカレントミラー回路、抵抗５２とトランジスタ５１
の直列回路および抵抗５８とトランジスタ５９の直列回
路はバイアス供給回路であり、Ａ点の電位はトランジス
タ５１のベースに入力され、トランジスタ２のベースは
トランジスタ５９のベースおよびトランジスタ５７のコ
レクタに入力される。
ドアンプの一例を示す図である。図８において、トラン
ジスタ５４，５５は差動アンプ、トランジスタ５６，５
７はカレントミラー回路、抵抗５２とトランジスタ５１
の直列回路および抵抗５８とトランジスタ５９の直列回
路はバイアス供給回路であり、Ａ点の電位はトランジス
タ５１のベースに入力され、トランジスタ２のベースは
トランジスタ５９のベースおよびトランジスタ５７のコ
レクタに入力される。
【００３５】書き込み状態においては、上述のように、
ハードディスクのヘッドに大きな電流が流れるので、そ
の書き込み信号がＭＲ素子１に飛び込んでくる。このた
めに、ＭＲ素子１を流れる電流Ｉに書き込み電流ΔＩが
重畳されるために、その電流が抵抗３を流れ、抵抗３の
電圧降下が変化し、ΔＩが正の値の時はノードｎ１の電
位ＶA低下する。トランジスタ２のベースに供給される
ベース電流は上述のようにＩｒ／ｈｆｅとなり、定電流
源５によって決まる値であるので、トランジスタ２の電
流Ｉが増えた場合はその増加したベース電流はホールド
アンプ８から供給される。例えば、ＭＲ素子１の電流が
ΔＩだけ増加したとすると、トランジスタ２のベース電
位が低下する。したがって、ホールドアンプ８中のトラ
ンジスタ５９のソース電位がΔＶだけ低下し、トランジ
スタ５５を流れる電流がΔＩ／ｈfeだけ増加する。この
ΔＩ／ｈfeがホールドアンプ８のＯＵＴ端子からトラン
ジスタ２のベースに供給され、ＭＲ素子１で必要なΔＩ
の電流を供給することになる。
ハードディスクのヘッドに大きな電流が流れるので、そ
の書き込み信号がＭＲ素子１に飛び込んでくる。このた
めに、ＭＲ素子１を流れる電流Ｉに書き込み電流ΔＩが
重畳されるために、その電流が抵抗３を流れ、抵抗３の
電圧降下が変化し、ΔＩが正の値の時はノードｎ１の電
位ＶA低下する。トランジスタ２のベースに供給される
ベース電流は上述のようにＩｒ／ｈｆｅとなり、定電流
源５によって決まる値であるので、トランジスタ２の電
流Ｉが増えた場合はその増加したベース電流はホールド
アンプ８から供給される。例えば、ＭＲ素子１の電流が
ΔＩだけ増加したとすると、トランジスタ２のベース電
位が低下する。したがって、ホールドアンプ８中のトラ
ンジスタ５９のソース電位がΔＶだけ低下し、トランジ
スタ５５を流れる電流がΔＩ／ｈfeだけ増加する。この
ΔＩ／ｈfeがホールドアンプ８のＯＵＴ端子からトラン
ジスタ２のベースに供給され、ＭＲ素子１で必要なΔＩ
の電流を供給することになる。
【００３６】もちろん、この場合には、ノードｎ１の電
位ＶAは変化するが、ループアンプ６を含むフィードバ
ックループ回路はオープンになっているので、何らノー
ドｎ１の電位ＶAの修正は行われない。さらに、信号ア
ンプ１２にも図を含んだ信号が入力されるが、この書き
込み時においては、信号処理は何ら行われないので、Ｍ
Ｒ素子１に重畳された信号はＭＲヘッド用増幅器には何
ら影響を与えない。
位ＶAは変化するが、ループアンプ６を含むフィードバ
ックループ回路はオープンになっているので、何らノー
ドｎ１の電位ＶAの修正は行われない。さらに、信号ア
ンプ１２にも図を含んだ信号が入力されるが、この書き
込み時においては、信号処理は何ら行われないので、Ｍ
Ｒ素子１に重畳された信号はＭＲヘッド用増幅器には何
ら影響を与えない。
【００３７】次に、ＭＲヘッド用増幅器の状態が読出し
状態に変化したときには、第１のスイッチ１０および第
２のスイッチ１１の双方がオンになり、コンデンサ９の
電位がベースに印加される。書き込み状態ではコンデン
サ９はホールドアンプ８の＋入力端子に接続されている
が、＋入力端子のインピーダンスが高いであるので、コ
ンデンサ９はフィードバックループから切り離されてい
るのと等価であるので、Ａ点の電位は以前の読出し状態
の値が保持されている。したがって、第１のスイッチ１
０および第２のスイッチ１１がオンになった時には、保
持されていたＡ点の電位がトランジスタ２のベースに印
加されるので、トランジスタ２の電流は瞬時にＩの値に
戻され、ＭＲ素子１が正常な読出し動作をする状態に瞬
時に変化することができる。したがって、図２（ｅ）に
示すように、読出し状態の信号出力端子間（ＯＵＴ Ａ
−ＯＵＴ Ｂ）にサグが出ることはない。
状態に変化したときには、第１のスイッチ１０および第
２のスイッチ１１の双方がオンになり、コンデンサ９の
電位がベースに印加される。書き込み状態ではコンデン
サ９はホールドアンプ８の＋入力端子に接続されている
が、＋入力端子のインピーダンスが高いであるので、コ
ンデンサ９はフィードバックループから切り離されてい
るのと等価であるので、Ａ点の電位は以前の読出し状態
の値が保持されている。したがって、第１のスイッチ１
０および第２のスイッチ１１がオンになった時には、保
持されていたＡ点の電位がトランジスタ２のベースに印
加されるので、トランジスタ２の電流は瞬時にＩの値に
戻され、ＭＲ素子１が正常な読出し動作をする状態に瞬
時に変化することができる。したがって、図２（ｅ）に
示すように、読出し状態の信号出力端子間（ＯＵＴ Ａ
−ＯＵＴ Ｂ）にサグが出ることはない。
【００３８】実施の形態４．図５は、本発明の実施の形
態４による電圧出力型アンプを用いたＭＲヘッド増幅器
を示す図である。図６は本発明の実施の形態４によるＭ
Ｒヘッド増幅器の動作タイミング図を示す図である。図
５においては、第３のスイッチ１３が用いられるので、
図７を用いて以下に説明する。
態４による電圧出力型アンプを用いたＭＲヘッド増幅器
を示す図である。図６は本発明の実施の形態４によるＭ
Ｒヘッド増幅器の動作タイミング図を示す図である。図
５においては、第３のスイッチ１３が用いられるので、
図７を用いて以下に説明する。
【００３９】図７は、本発明の実施の形態４による第１
のスイッチ１０および第３のスイッチ１３を構成するア
ナログスイッチを示す図である。図７において、スイッ
チ１はトランジスタ７０，７１およびインバータ７２か
ら構成される。制御端子Ｃが論理ハイになると、入力端
子ＩＮは出力端子ＯＵＴに接続され、制御端子Ｃが論理
ローになると、入力端子ＩＮと出力端子ＯＵＴ間は遮断
される。スイッチ２はトランジスタ７３，７４およびイ
ンバータ７５並びにトランジスタ７６，７７およびイン
バータ７８から構成される。制御端子Ｃが論理ハイにな
ると、入力端子ＩＮは出力端子Ｘに接続され、制御端子
Ｃが論理ローになると、入力端子ＩＮは出力端子Ｙに接
続される。
のスイッチ１０および第３のスイッチ１３を構成するア
ナログスイッチを示す図である。図７において、スイッ
チ１はトランジスタ７０，７１およびインバータ７２か
ら構成される。制御端子Ｃが論理ハイになると、入力端
子ＩＮは出力端子ＯＵＴに接続され、制御端子Ｃが論理
ローになると、入力端子ＩＮと出力端子ＯＵＴ間は遮断
される。スイッチ２はトランジスタ７３，７４およびイ
ンバータ７５並びにトランジスタ７６，７７およびイン
バータ７８から構成される。制御端子Ｃが論理ハイにな
ると、入力端子ＩＮは出力端子Ｘに接続され、制御端子
Ｃが論理ローになると、入力端子ＩＮは出力端子Ｙに接
続される。
【００４０】以下、実施の形態４におけるＭＲヘッド用
増幅器の動作について図５を用いて説明する。図５にお
いて、読出し時は図１，図２および図４と同じであるの
で説明を省略する。
増幅器の動作について図５を用いて説明する。図５にお
いて、読出し時は図１，図２および図４と同じであるの
で説明を省略する。
【００４１】次に、書き込み時について説明する。図６
（ａ）に示すように、状態が読出し状態から、書き込み
状態に変化すると、図６（ｂ），（ｃ）のように、第１
のスイッチ１０はオフ状態になり、第３のスイッチ１３
はＹに接続される。図５において、ホールドアンプ１７
の＋端子は第１のスイッチ１０、第３のスイッチ１３の
Ｘ端子およびコンデンサ９の接続点であるＡ点に接続さ
れ、ホールドアンプ１７の−端子はホールドアンプ１７
の出力端子に接続される。このホールドアンプ１７は書
き込み時にトランジスタ２のベースに電流を供給する機
能を有する。なお、ホールドアンプ１７の＋端子の入力
インピーダンスは非常に大きいので、コンデンサ９はフ
ィードバック回路から浮いた状態になり、コンデンサ９
の電位（Ａ点）は放電することなく一定値に保持され
る。実施の形態４における、ホールドアンプ１７は実施
の形態３におけるホールドアンプ８と比べると、前者は
電流出力用バッファアンプであるが、後者は電圧出力の
バッファアンプである点が異なる。以下、ホールドアン
プ１７の動作について図９を用いて説明する。
（ａ）に示すように、状態が読出し状態から、書き込み
状態に変化すると、図６（ｂ），（ｃ）のように、第１
のスイッチ１０はオフ状態になり、第３のスイッチ１３
はＹに接続される。図５において、ホールドアンプ１７
の＋端子は第１のスイッチ１０、第３のスイッチ１３の
Ｘ端子およびコンデンサ９の接続点であるＡ点に接続さ
れ、ホールドアンプ１７の−端子はホールドアンプ１７
の出力端子に接続される。このホールドアンプ１７は書
き込み時にトランジスタ２のベースに電流を供給する機
能を有する。なお、ホールドアンプ１７の＋端子の入力
インピーダンスは非常に大きいので、コンデンサ９はフ
ィードバック回路から浮いた状態になり、コンデンサ９
の電位（Ａ点）は放電することなく一定値に保持され
る。実施の形態４における、ホールドアンプ１７は実施
の形態３におけるホールドアンプ８と比べると、前者は
電流出力用バッファアンプであるが、後者は電圧出力の
バッファアンプである点が異なる。以下、ホールドアン
プ１７の動作について図９を用いて説明する。
【００４２】図９は、定電圧出力型アンプを用いたホー
ルドアンプ１７の一例を示す図である。図９において、
抵抗４１とトランジスタ３０の直列回路はバイアス供給
回路、トランジスタ３１，３２は差動アンプ、トランジ
スタ３４，３５はカレントミラー回路、抵抗３６とトラ
ンジスタ３３の直列回路はバイアス供給回路、３８，３
９はトランジスタ、３７，４０は定電流源であり、Ａ点
の電位はトランジスタ３０のバイアスに入力され、ホー
ルドアンプ１７の出力はトランジスタ３９と定電流源４
０の接続点から供給される。
ルドアンプ１７の一例を示す図である。図９において、
抵抗４１とトランジスタ３０の直列回路はバイアス供給
回路、トランジスタ３１，３２は差動アンプ、トランジ
スタ３４，３５はカレントミラー回路、抵抗３６とトラ
ンジスタ３３の直列回路はバイアス供給回路、３８，３
９はトランジスタ、３７，４０は定電流源であり、Ａ点
の電位はトランジスタ３０のバイアスに入力され、ホー
ルドアンプ１７の出力はトランジスタ３９と定電流源４
０の接続点から供給される。
【００４３】書き込み状態において、上述のように、ハ
ードディスクのヘッドに大きな電流が流れるので、その
書き込み信号がＭＲ素子１に飛び込んでくる。このため
に、ＭＲ素子１を流れる電流Ｉに書き込み電流ΔＩが重
畳されるために、その電流が抵抗３を流れ、抵抗３の電
圧降下が変化し、ΔＩが正の値の時はノードｎ１の電位
ＶAが低下する。トランジスタ２のベースに供給される
ベース電流は上述のようにＩｒ／ｈｆｅとなり、定電流
源５によって決まる値であるので、トランジスタ２の電
流Ｉが増えた場合はその増加したベース電流はホールド
アンプ１７から供給される。
ードディスクのヘッドに大きな電流が流れるので、その
書き込み信号がＭＲ素子１に飛び込んでくる。このため
に、ＭＲ素子１を流れる電流Ｉに書き込み電流ΔＩが重
畳されるために、その電流が抵抗３を流れ、抵抗３の電
圧降下が変化し、ΔＩが正の値の時はノードｎ１の電位
ＶAが低下する。トランジスタ２のベースに供給される
ベース電流は上述のようにＩｒ／ｈｆｅとなり、定電流
源５によって決まる値であるので、トランジスタ２の電
流Ｉが増えた場合はその増加したベース電流はホールド
アンプ１７から供給される。
【００４４】ホールドアンプ１７は、電圧出力型アンプ
型であるので、トランジスタ２のベース電位があらかじ
め定められた値よりも下がった時には、ホールドアンプ
１７の出力端子ＯＵＴからその減少分を補償する電流を
供給し、トランジスタ２のベース電位があらかじめ定め
られた値よりも上がった時は、そのあらかじめ定められ
た値になるまでトランジスタ２のベースから電流を引き
抜く。このように、例えば、ＭＲ素子１の電流がΔＩだ
け増加したことによってトランジスタ２のベースの電位
が下がった分がホールドアンプ１７から供給され、ＭＲ
素子１で必要なΔＩの電流を供給することになる。
型であるので、トランジスタ２のベース電位があらかじ
め定められた値よりも下がった時には、ホールドアンプ
１７の出力端子ＯＵＴからその減少分を補償する電流を
供給し、トランジスタ２のベース電位があらかじめ定め
られた値よりも上がった時は、そのあらかじめ定められ
た値になるまでトランジスタ２のベースから電流を引き
抜く。このように、例えば、ＭＲ素子１の電流がΔＩだ
け増加したことによってトランジスタ２のベースの電位
が下がった分がホールドアンプ１７から供給され、ＭＲ
素子１で必要なΔＩの電流を供給することになる。
【００４５】もちろん、この場合には、ノードｎ１の電
位ＶAは変化するが、ループアンプ６を含むフィードバ
ックループ回路はオープンになっているので、フィード
バックループを介しては何らノードｎ１の電位ＶAの修
正は行われない。さらに、信号アンプ１２にもノイズを
含んだ信号が入力されるが、この書き込み時において
は、信号処理は何ら行われないので、ＭＲ素子１に重畳
された信号はＭＲヘッド用増幅器には何ら影響を与えな
い。
位ＶAは変化するが、ループアンプ６を含むフィードバ
ックループ回路はオープンになっているので、フィード
バックループを介しては何らノードｎ１の電位ＶAの修
正は行われない。さらに、信号アンプ１２にもノイズを
含んだ信号が入力されるが、この書き込み時において
は、信号処理は何ら行われないので、ＭＲ素子１に重畳
された信号はＭＲヘッド用増幅器には何ら影響を与えな
い。
【００４６】次に、ＭＲヘッド用増幅器の状態が読出し
状態に変化したときには、第３のスイッチ１３はＸ端子
の方に切替わり、第１のスイッチ１０オンになり、コン
デンサ９の電位がトランジスタ２のベースに印加される
と同時に、ホールドアンプ１７はショートされ、動作し
なくなる。書き込み時にはコンデンサ９はホールドアン
プ１７の入力端子に接続されているが、入力端子のイン
ピーダンスが高いので、コンデンサ９はフィードバック
ループから切り離されているのと等価であるので、Ａ点
の電位は以前の読出し状態の値が保持されている。
状態に変化したときには、第３のスイッチ１３はＸ端子
の方に切替わり、第１のスイッチ１０オンになり、コン
デンサ９の電位がトランジスタ２のベースに印加される
と同時に、ホールドアンプ１７はショートされ、動作し
なくなる。書き込み時にはコンデンサ９はホールドアン
プ１７の入力端子に接続されているが、入力端子のイン
ピーダンスが高いので、コンデンサ９はフィードバック
ループから切り離されているのと等価であるので、Ａ点
の電位は以前の読出し状態の値が保持されている。
【００４７】このような状態において、第３のスイッチ
１３がＹ端子に接続され、および第１のスイッチ１０が
オンになると、保持されていたＡ点の電位がトランジス
タ２のベースに印加されるので、トランジスタ２の電流
は瞬時にＩの値に戻され、ＭＲ素子１が正常な読出し動
作をする状態に瞬時に変化することができる。したがっ
て、図１１（ｄ）に示すような、読出し状態の信号出力
端子間（ＯＵＴ Ａ−ＯＵＴ Ｂ）のサグが出ることはな
い。
１３がＹ端子に接続され、および第１のスイッチ１０が
オンになると、保持されていたＡ点の電位がトランジス
タ２のベースに印加されるので、トランジスタ２の電流
は瞬時にＩの値に戻され、ＭＲ素子１が正常な読出し動
作をする状態に瞬時に変化することができる。したがっ
て、図１１（ｄ）に示すような、読出し状態の信号出力
端子間（ＯＵＴ Ａ−ＯＵＴ Ｂ）のサグが出ることはな
い。
【００４８】
【発明の効果】請求項１に係る発明は、ＭＲ素子に電流
を供給する第１のトランジスタの一端と定電流を供給す
る第２のトランジスタの一端にそれぞれ非反転入力端子
および反転入力端子が接続されたループアンプを有し、
そのループアンプの出力端子が第１のスイッチを介して
第１のトランジスタのベース端子にフィードバックさ
れ、他端が接地されたコンデンサが第１のスイッチの出
力端子に接続されるＭＲヘッド用増幅器において、第１
のスイッチの出力端子と第１のトランジスタのベース端
子間に接続された第２のスイッチを有するように構成さ
れるので、ＭＲヘッド用増幅器が書き込み状態から読出
し状態に変化したときに、ＭＲ素子に電流を供給するト
ランジスタのベース電位が変動しないようにできる。
を供給する第１のトランジスタの一端と定電流を供給す
る第２のトランジスタの一端にそれぞれ非反転入力端子
および反転入力端子が接続されたループアンプを有し、
そのループアンプの出力端子が第１のスイッチを介して
第１のトランジスタのベース端子にフィードバックさ
れ、他端が接地されたコンデンサが第１のスイッチの出
力端子に接続されるＭＲヘッド用増幅器において、第１
のスイッチの出力端子と第１のトランジスタのベース端
子間に接続された第２のスイッチを有するように構成さ
れるので、ＭＲヘッド用増幅器が書き込み状態から読出
し状態に変化したときに、ＭＲ素子に電流を供給するト
ランジスタのベース電位が変動しないようにできる。
【００４９】請求項２に係る発明は、第２のスイッチの
出力端子に接続された電流供給回路を有し、その電流出
力回路はＭＲ素子の書き込み時に第１のトランジスタの
ベースに電流を供給するように構成されるので、ＭＲヘ
ッド用増幅器が書き込み状態から読出し状態に変化した
ときに、ＭＲ素子に電流を供給するトランジスタのベー
ス電位が変動しないようにできる。
出力端子に接続された電流供給回路を有し、その電流出
力回路はＭＲ素子の書き込み時に第１のトランジスタの
ベースに電流を供給するように構成されるので、ＭＲヘ
ッド用増幅器が書き込み状態から読出し状態に変化した
ときに、ＭＲ素子に電流を供給するトランジスタのベー
ス電位が変動しないようにできる。
【００５０】請求項３に係る発明は、第２のスイッチの
入力端子に非反転端子が接続されたホールドアンプを有
し、そのホールドアンプの反転端子および出力端子が第
２のスイッチの出力端子に接続されるように構成される
ので、ＭＲヘッド用増幅器が書き込み状態から読出し状
態に変化したときに、ＭＲ素子に電流を供給するトラン
ジスタのベース電位が変動しないようにできる。
入力端子に非反転端子が接続されたホールドアンプを有
し、そのホールドアンプの反転端子および出力端子が第
２のスイッチの出力端子に接続されるように構成される
ので、ＭＲヘッド用増幅器が書き込み状態から読出し状
態に変化したときに、ＭＲ素子に電流を供給するトラン
ジスタのベース電位が変動しないようにできる。
【００５１】請求項４に係る発明は、第２のスイッチの
入力端子に非反転端子が接続されたホールドアンプを有
し、そのホールドアンプの反転端子および出力端子が第
２のスイッチの出力端子に接続されるホールドアンプは
電流型オペアンプによって構成されるので、ＭＲヘッド
用増幅器が書き込み状態から読出し状態に変化したとき
に、ＭＲ素子に電流を供給するトランジスタのベース電
位が変動しないようにできる。
入力端子に非反転端子が接続されたホールドアンプを有
し、そのホールドアンプの反転端子および出力端子が第
２のスイッチの出力端子に接続されるホールドアンプは
電流型オペアンプによって構成されるので、ＭＲヘッド
用増幅器が書き込み状態から読出し状態に変化したとき
に、ＭＲ素子に電流を供給するトランジスタのベース電
位が変動しないようにできる。
【００５２】請求項５に係る発明は、第２のスイッチに
は２方向切替え型スイッチを用い、第２のスイッチの第
１の方向の接点に非反転端子が接続されたホールドアン
プを有し、そのホールドアンプの反転端子および出力端
子が第２のスイッチの他の第２の方向の接点に接続され
るように構成されるので、書き込み状態から読出し状態
に変わったときにＭＲ素子に電流を供給するトランジス
タのベース電位があらかじめ定められた値に設定される
ので、ＭＲヘッド用増幅器が書き込み状態から読出し状
態に変化したときに、ＭＲ素子に電流を供給するトラン
ジスタのベース電位が変動しないようにできる。
は２方向切替え型スイッチを用い、第２のスイッチの第
１の方向の接点に非反転端子が接続されたホールドアン
プを有し、そのホールドアンプの反転端子および出力端
子が第２のスイッチの他の第２の方向の接点に接続され
るように構成されるので、書き込み状態から読出し状態
に変わったときにＭＲ素子に電流を供給するトランジス
タのベース電位があらかじめ定められた値に設定される
ので、ＭＲヘッド用増幅器が書き込み状態から読出し状
態に変化したときに、ＭＲ素子に電流を供給するトラン
ジスタのベース電位が変動しないようにできる。
【００５３】請求項６に係る発明は、第２のスイッチに
は２方向切替え型スイッチを用い、第２のスイッチの第
１の方向の接点に非反転端子が接続されたホールドアン
プを有し、そのホールドアンプの反転端子および出力端
子が第２のスイッチの第２の方向の接点に接続されるホ
ールドアンプは、電圧出力型オペアンプで構成されるの
で、ＭＲヘッド用増幅器が書き込み状態から読出し状態
に変化したときに、ＭＲ素子に電流を供給するトランジ
スタのベース電位が変動しないようにできる。
は２方向切替え型スイッチを用い、第２のスイッチの第
１の方向の接点に非反転端子が接続されたホールドアン
プを有し、そのホールドアンプの反転端子および出力端
子が第２のスイッチの第２の方向の接点に接続されるホ
ールドアンプは、電圧出力型オペアンプで構成されるの
で、ＭＲヘッド用増幅器が書き込み状態から読出し状態
に変化したときに、ＭＲ素子に電流を供給するトランジ
スタのベース電位が変動しないようにできる。
【図１】本発明の実施の形態１による電流出力型アンプ
を用いたＭＲヘッド増幅器を示す図である。
を用いたＭＲヘッド増幅器を示す図である。
【図２】本発明の実施の形態１による電流出力型アンプ
を用いたＭＲヘッド増幅器の動作タイミングを示す図で
ある。
を用いたＭＲヘッド増幅器の動作タイミングを示す図で
ある。
【図３】本発明の実施の形態２による電流出力型アンプ
を用いたＭＲヘッド増幅器を示す図である。
を用いたＭＲヘッド増幅器を示す図である。
【図４】本発明の実施の形態３による電流出力型アンプ
を用いたＭＲヘッド増幅器を示す図である。
を用いたＭＲヘッド増幅器を示す図である。
【図５】本発明の実施の形態４による電圧出力型アンプ
を用いたＭＲヘッド増幅器を示す図である。
を用いたＭＲヘッド増幅器を示す図である。
【図６】本発明の実施の形態４による電圧出力型アンプ
を用いたＭＲヘッド増幅器の動作タイミング図を示す図
である。
を用いたＭＲヘッド増幅器の動作タイミング図を示す図
である。
【図７】本発明の実施の形態４によるアナログスイッチ
を示す図である。
を示す図である。
【図８】電流出力型アンプを用いたホールドアンプ例を
示す図である。
示す図である。
【図９】電圧出力型アンプを用いたホールドアンプ例を
示す図である。
示す図である。
【図１０】従来のＭＲヘッド増幅器を示す図である。
【図１１】従来のＭＲヘッド増幅器の動作タイミングを
示す図である。
示す図である。
【図１２】従来のループアンプの一例を示す図である。
１…ＭＲ素子、２…トランジスタ、３，４…抵抗、５…
定電流源、６…ループアンプ、７…トランジスタ、９…
コンデンサ、１０…スイッチ１、１４，１５…カレント
ミラー回路、１６…バイアス電流補償回路、１７…ホー
ルドアンプ、３８３４，３５…カレントミラー回路、３
６，４１…抵抗、３７，４０…定電流源、３８，３９…
トランジスタ、５１，５９…トランジスタ、５２，５８
…抵抗、５４，５５…差動アンプ、５６，５７…カレン
トミラー回路、７０，７１トランジスタ、７２，７５，
７８…インバータ、７３，７４…トランジスタ、７６，
７７…トランジスタ
定電流源、６…ループアンプ、７…トランジスタ、９…
コンデンサ、１０…スイッチ１、１４，１５…カレント
ミラー回路、１６…バイアス電流補償回路、１７…ホー
ルドアンプ、３８３４，３５…カレントミラー回路、３
６，４１…抵抗、３７，４０…定電流源、３８，３９…
トランジスタ、５１，５９…トランジスタ、５２，５８
…抵抗、５４，５５…差動アンプ、５６，５７…カレン
トミラー回路、７０，７１トランジスタ、７２，７５，
７８…インバータ、７３，７４…トランジスタ、７６，
７７…トランジスタ
Claims (6)
- 【請求項１】 ＭＲ素子に電流を供給する第１のトラン
ジスタの一端と定電流を供給する第２のトランジスタの
一端にそれぞれ非反転入力端子および反転入力端子が接
続されたループアンプを有し、そのループアンプの出力
端子が第１のスイッチを介して前記第１のトランジスタ
のベース端子にフィードバックされ、他端が接地された
コンデンサが前記第１のスイッチの出力端子に接続され
るＭＲヘッド用増幅器において：前記第１のスイッチの
出力端子と前記第１のトランジスタのベース端子間に接
続された第２のスイッチを有することを特徴とするＭＲ
ヘッド用増幅器。 - 【請求項２】 請求項１記載のＭＲヘッド用増幅器にお
いて：さらに前記第２のスイッチの出力端子に接続され
た電流供給回路を有し、その電流出力回路はＭＲ素子の
書き込み時に前記第１のトランジスタのベースに電流を
供給することを特徴とするＭＲヘッド用増幅器。 - 【請求項３】 請求項１記載のＭＲヘッド用増幅器にお
いて：さらに前記第２のスイッチの入力端子に非反転端
子が接続されたホールドアンプを有し、そのホールドア
ンプの反転端子および出力端子が前記第２のスイッチの
出力端子に接続されることを特徴とするＭＲヘッド用増
幅器。 - 【請求項４】 請求項３記載のＭＲヘッド用増幅器にお
いて：前記ホールドアンプは電流出力型オペアンプによ
って構成されることを特徴とするＭＲヘッド用増幅器。 - 【請求項５】 請求項１記載のＭＲヘッド用増幅器にお
いて：さらに前記第２のスイッチには２方向切替え型ス
イッチを用い、前記第２のスイッチの第１の方向の接点
に非反転端子が接続されたホールドアンプを有し、その
ホールドアンプの反転端子および出力端子が前記第２の
スイッチの第２の方向の接点に接続されることを特徴と
するＭＲヘッド用増幅器。 - 【請求項６】 請求項５記載のＭＲヘッド用増幅器にお
いて：前記ホールドアンプは電圧出力型オペアンプで構
成されることを特徴とするＭＲヘッド用増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8098541A JPH09288801A (ja) | 1996-04-19 | 1996-04-19 | Ｍｒヘッド用増幅器 |
| US08/733,325 US5986840A (en) | 1996-04-19 | 1996-10-17 | Amplifier with capacitive feedback for driving a magneto-resistive head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8098541A JPH09288801A (ja) | 1996-04-19 | 1996-04-19 | Ｍｒヘッド用増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09288801A true JPH09288801A (ja) | 1997-11-04 |
Family
ID=14222553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8098541A Pending JPH09288801A (ja) | 1996-04-19 | 1996-04-19 | Ｍｒヘッド用増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5986840A (ja) |
| JP (1) | JPH09288801A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600224B1 (ko) * | 1998-07-06 | 2006-07-13 | 애질런트 테크놀로지스, 인크. | 자기 저항 헤드 판독 증폭기 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0860825A3 (en) * | 1997-02-25 | 1999-05-12 | Hitachi, Ltd. | Information storage device having transducers operating in a pulse mode in synchronism with a clock |
| US6134060A (en) * | 1997-06-10 | 2000-10-17 | Stmicroelectronics, Inc. | Current bias, current sense for magneto-resistive preamplifier, preamplifying integrated circuit, and related methods |
| US6275347B1 (en) * | 1998-04-06 | 2001-08-14 | Agere Systems Guardian Corp. | Current bias, current sense preamplifier for a magnetoresistive reader |
| US6111711A (en) * | 1998-08-24 | 2000-08-29 | International Business Machines Corp. | Fast charge and thermal asperity compensation circuit |
| US6420910B1 (en) * | 1999-04-27 | 2002-07-16 | International Business Machines Corporation | Quasi-current sensing input impedance controlled preamplifier for magnetoresistive elements |
| US6621333B1 (en) * | 2001-12-11 | 2003-09-16 | National Semiconductor Corporation | Circuit and method to counter offset voltage induced by load changes |
| US7187513B2 (en) * | 2002-06-14 | 2007-03-06 | Renesas Technology America, Inc. | Differential magneto-resistive head pre-amplifiers for single polarity power supply applications |
| US8077152B2 (en) * | 2004-10-15 | 2011-12-13 | University Of Iowa Research Foundation | Magneto resistive elements and methods for manufacture and use of same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4550351A (en) * | 1982-03-31 | 1985-10-29 | Rca Corporation | Adaptive automatic scan tracking system |
| JPH06150208A (ja) * | 1992-10-30 | 1994-05-31 | Sony Corp | 磁気抵抗効果型ヘッド用記録再生装置 |
| US5534818A (en) * | 1993-12-30 | 1996-07-09 | Vtc Inc. | Preamplifier noise filtering circuit |
| US5426542A (en) * | 1994-01-21 | 1995-06-20 | Seagate Technology, Inc. | Electronically coupled high-impedance magnetoresistive preamplifier |
| JPH09116347A (ja) * | 1995-10-17 | 1997-05-02 | Mitsubishi Electric Corp | シングルエンド入力型高周波増幅器 |
-
1996
- 1996-04-19 JP JP8098541A patent/JPH09288801A/ja active Pending
- 1996-10-17 US US08/733,325 patent/US5986840A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600224B1 (ko) * | 1998-07-06 | 2006-07-13 | 애질런트 테크놀로지스, 인크. | 자기 저항 헤드 판독 증폭기 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5986840A (en) | 1999-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| US4706138A (en) | Amplification of signals produced by a magnetic sensor | |
| US5841603A (en) | Arrangement comprising a magnetic write head, and write amplifier with capacitive feed-forward compensation | |
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| US5345346A (en) | Positive feedback low input capacitance differential amplifier | |
| JPH0351118B2 (ja) | ||
| JPH09288801A (ja) | Ｍｒヘッド用増幅器 | |
| US6721117B2 (en) | Read/write system with reduced write-to-read transition recovery time independent from input voltage and input current offset | |
| EP0706263B1 (en) | Comparator circuit operating on variable current | |
| US6400190B1 (en) | Controlled current undershoot circuit | |
| US6028458A (en) | Differential amplifier with input signal determined standby state | |
| US5834952A (en) | Open-loop current mode biasing scheme for MR head | |
| US7251091B2 (en) | Current-sense bias circuit for a magnetoresistive head and method of sensing a current therethrough | |
| US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
| US6731449B2 (en) | Magnetic recording writing circuit | |
| JPH04177604A (ja) | 磁気ディスク装置のリード・ライトアンプ回路 | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| US6522491B1 (en) | Magnetoresistive element input circuit | |
| US7046044B2 (en) | Differential preamplifier having balanced resistor network | |
| US6683740B1 (en) | Architecture for a hard disk drive write amplifier circuit with damping control | |
| US5177380A (en) | ECL latch with single-ended and differential inputs | |
| US6320466B1 (en) | Amplifier circuit | |
| JPH04329707A (ja) | 利得切換増幅器 | |
| JP2786338B2 (ja) | 磁気記録装置 | |
| JPH10303655A (ja) | 増幅回路 |