JPH04329707A - 利得切換増幅器 - Google Patents
利得切換増幅器Info
- Publication number
- JPH04329707A JPH04329707A JP3126449A JP12644991A JPH04329707A JP H04329707 A JPH04329707 A JP H04329707A JP 3126449 A JP3126449 A JP 3126449A JP 12644991 A JP12644991 A JP 12644991A JP H04329707 A JPH04329707 A JP H04329707A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gain
- transistors
- voltage
- waveform distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、利得切換機能を有する
直流増幅器、特に高精度な平衡増幅器に関するものであ
る。
直流増幅器、特に高精度な平衡増幅器に関するものであ
る。
【０００２】
【従来の技術】従来の利得切換機能をもつ直流増幅器の
例を図２に示す。この動作は平衡入力信号１（＋Ｖｉｎ
／２）と２（−Ｖｉｎ／２）がそれぞれ３（正極入力端
子）と４（負極入力端子）に入力されると、＋Ｖｉｎ／
２がＮＰＮトランジスタＱ１ＡとＱ２Ａのベースに、−
Ｖｉｎ／２がＮＰＮトランジスタＱ１ＢとＱ２Ｂのベー
スに印加される。 このとき正電源端子５には定電圧ＶＣＣが負電源端子８
には定電圧ＶＥＥが印加されており、またＰＮＰトラン
ジスタＱ４ のベースには基準電圧端子１０から基準電
圧ＶＲＥＦ が印加されている。ここで、利得制御入力
端子９にＶＲＥＦ よりも十分低い電圧が印加されてい
る場合には、定電流源Ｉ１ の電流はトランジスタＱ４
を通ってその一部の電流は抵抗Ｒ１Ａを通ってトラン
ジスタＱ１Ａのエミッタに流れ、残余の電流は抵抗Ｒ１
Ｂを通ってトランジスタＱ１Ｂを通ってトランジスタＱ
１Ｂのエミッタに流れる。このときトランジスタＱ５
はそのベース・エミッタ間が逆方向にバイアスされるた
め、電流は流れず、従って抵抗Ｒ２Ａ，トランジスタＱ
２Ａ，抵抗Ｒ２Ｂ，トランジスタＱ２Ｂには電流は流れ
ない。
例を図２に示す。この動作は平衡入力信号１（＋Ｖｉｎ
／２）と２（−Ｖｉｎ／２）がそれぞれ３（正極入力端
子）と４（負極入力端子）に入力されると、＋Ｖｉｎ／
２がＮＰＮトランジスタＱ１ＡとＱ２Ａのベースに、−
Ｖｉｎ／２がＮＰＮトランジスタＱ１ＢとＱ２Ｂのベー
スに印加される。 このとき正電源端子５には定電圧ＶＣＣが負電源端子８
には定電圧ＶＥＥが印加されており、またＰＮＰトラン
ジスタＱ４ のベースには基準電圧端子１０から基準電
圧ＶＲＥＦ が印加されている。ここで、利得制御入力
端子９にＶＲＥＦ よりも十分低い電圧が印加されてい
る場合には、定電流源Ｉ１ の電流はトランジスタＱ４
を通ってその一部の電流は抵抗Ｒ１Ａを通ってトラン
ジスタＱ１Ａのエミッタに流れ、残余の電流は抵抗Ｒ１
Ｂを通ってトランジスタＱ１Ｂを通ってトランジスタＱ
１Ｂのエミッタに流れる。このときトランジスタＱ５
はそのベース・エミッタ間が逆方向にバイアスされるた
め、電流は流れず、従って抵抗Ｒ２Ａ，トランジスタＱ
２Ａ，抵抗Ｒ２Ｂ，トランジスタＱ２Ｂには電流は流れ
ない。
【０００３】このときトランジスタＱ１ＡとＱ１Ｂに流
れる電流の差は、トランジスタのｇｍが抵抗Ｒ１Ａ，Ｒ
１Ｂのコンダクタンスよりも十分大きい場合、Ｖｉｎに
よって次式で表わされる。
Ｖｉｎ ＩＣＱ
１Ａ−ＩＣＱ１Ｂ＝───────
……（１）
Ｒ１Ａ
＋Ｒ１Ｂ ＩＣＱ１Ａはベース接地のトランジスタＱ３Ａを通って
抵抗Ｒ３Ａに、ＩＣＱ１ＢはトランジスタＱ３Ｂを通っ
て抵抗Ｒ３Ｂに流れるため負極出力端子６と正極出力端
子７の電位差Ｖｏｕｔ１は次の式で表わされる。
Ｒ３
Ａ＋Ｒ３Ｂ Ｖｏｕｔ１＝（Ｒ３Ａ＋Ｒ３Ｂ）（ＩＣ
Ｑ１Ａ−ＩＣＱ１Ｂ）＝Ｖｉｎ・───── …
…（２）
Ｒ１Ａ＋Ｒ１Ｂ
れる電流の差は、トランジスタのｇｍが抵抗Ｒ１Ａ，Ｒ
１Ｂのコンダクタンスよりも十分大きい場合、Ｖｉｎに
よって次式で表わされる。
Ｖｉｎ ＩＣＱ
１Ａ−ＩＣＱ１Ｂ＝───────
……（１）
Ｒ１Ａ
＋Ｒ１Ｂ ＩＣＱ１Ａはベース接地のトランジスタＱ３Ａを通って
抵抗Ｒ３Ａに、ＩＣＱ１ＢはトランジスタＱ３Ｂを通っ
て抵抗Ｒ３Ｂに流れるため負極出力端子６と正極出力端
子７の電位差Ｖｏｕｔ１は次の式で表わされる。
Ｒ３
Ａ＋Ｒ３Ｂ Ｖｏｕｔ１＝（Ｒ３Ａ＋Ｒ３Ｂ）（ＩＣ
Ｑ１Ａ−ＩＣＱ１Ｂ）＝Ｖｉｎ・───── …
…（２）
Ｒ１Ａ＋Ｒ１Ｂ
【０００４】ここで、利得Ｇ１ は次式で表わされる。
Ｖｏｕｔ
Ｒ３Ａ＋Ｒ３Ｂ Ｇ１ ＝
───＝───────
……（３）
Ｖｉｎ Ｒ１Ａ＋Ｒ１Ｂ さらに、利得制御入力端子９にＶＲＥＦ よりも十分高
い電圧印加されている場合には、トランジスタＱ５ は
オンに、トランジスタＱ４ がオフとなり利得Ｇ２ は
同様にして Ｒ３Ａ＋Ｒ３Ｂ
Ｇ２ ＝──────
……（４）
Ｒ２Ａ＋Ｒ２Ｂ となる。
Ｒ３Ａ＋Ｒ３Ｂ Ｇ１ ＝
───＝───────
……（３）
Ｖｉｎ Ｒ１Ａ＋Ｒ１Ｂ さらに、利得制御入力端子９にＶＲＥＦ よりも十分高
い電圧印加されている場合には、トランジスタＱ５ は
オンに、トランジスタＱ４ がオフとなり利得Ｇ２ は
同様にして Ｒ３Ａ＋Ｒ３Ｂ
Ｇ２ ＝──────
……（４）
Ｒ２Ａ＋Ｒ２Ｂ となる。
【０００５】従って、（Ｒ１Ａ＋Ｒ１Ｂ）の値と（Ｒ２
Ａ＋Ｒ２Ｂ）の値とを異なった値にしておくことにより
、利得を切換えることができる。ここで、トランジスタ
Ｑ１Ａ，Ｑ１ＢおよびトランジスタＱ２Ａ，Ｑ２Ｂのそ
れぞれ動作状態における動作点は図４に示すようになる
。
Ａ＋Ｒ２Ｂ）の値とを異なった値にしておくことにより
、利得を切換えることができる。ここで、トランジスタ
Ｑ１Ａ，Ｑ１ＢおよびトランジスタＱ２Ａ，Ｑ２Ｂのそ
れぞれ動作状態における動作点は図４に示すようになる
。
【０００６】
【発明が解決しようとする課題】入力信号電圧が０Ｖの
ときの動作点ＰはＩＣ ＝Ｉ１ ／２，ＶＣ ≒ＶＢＢ
となり、入力信号電圧が印加されると、トランジスタＱ
４ がオンの場合にはＰ点を通る傾きＲ１ （＝Ｒ１Ａ
＝Ｒ１Ｂ）の負荷直線上をＰ点を中心に入力信号電圧に
応じてＶＣ ，ＩＣ が動作する。また、トランジスタ
Ｑ５ がオンの場合にはＰ点を通る傾きＲ２ （＝Ｒ２
Ａ＝Ｒ２Ｂ）の負荷直線上をＰ点を中心に動作する。こ
のトランジスタの消費電力に着目すると、トランジスタ
Ｑ１Ａ，Ｑ１Ｂの負荷直線の傾きＲ１ と動作点ＰのＶ
Ｃ ，ＩＣ がＲ１ ＝ＶＣ ／ＩＣ の関係にある場
合、トランジスタＱ１Ａの動作点が移動した点のＰｃ
とトランジスタＱ１Ｂの動作点が移動した点のＰｃ は
一致し、たとえＰｃ の変化がトランジスタの温度変化
となり、ベース・エミッタ間の順方向電圧ＶＢＥが変化
してもトランジスタＱ１Ａの変化量とトランジスタＱ２
Ａの変化量は一致するので、差動増幅器の特性から出力
電流に波形歪は発生しない。
ときの動作点ＰはＩＣ ＝Ｉ１ ／２，ＶＣ ≒ＶＢＢ
となり、入力信号電圧が印加されると、トランジスタＱ
４ がオンの場合にはＰ点を通る傾きＲ１ （＝Ｒ１Ａ
＝Ｒ１Ｂ）の負荷直線上をＰ点を中心に入力信号電圧に
応じてＶＣ ，ＩＣ が動作する。また、トランジスタ
Ｑ５ がオンの場合にはＰ点を通る傾きＲ２ （＝Ｒ２
Ａ＝Ｒ２Ｂ）の負荷直線上をＰ点を中心に動作する。こ
のトランジスタの消費電力に着目すると、トランジスタ
Ｑ１Ａ，Ｑ１Ｂの負荷直線の傾きＲ１ と動作点ＰのＶ
Ｃ ，ＩＣ がＲ１ ＝ＶＣ ／ＩＣ の関係にある場
合、トランジスタＱ１Ａの動作点が移動した点のＰｃ
とトランジスタＱ１Ｂの動作点が移動した点のＰｃ は
一致し、たとえＰｃ の変化がトランジスタの温度変化
となり、ベース・エミッタ間の順方向電圧ＶＢＥが変化
してもトランジスタＱ１Ａの変化量とトランジスタＱ２
Ａの変化量は一致するので、差動増幅器の特性から出力
電流に波形歪は発生しない。
【０００７】しかし、上記関係から著しくはずれる場合
には、Ｐｃ の差が温度差をまねき、両トランジスタの
ＶＢＥの差から、波形歪が発生することになる。利得切
換を行った場合抵抗Ｒ１ とＲ２ が異なるので、当然
どちらかの利得設定時には上記関係を満たしても他の利
得設定時には上記関係を満たすことができず波形歪が発
生することになる。
には、Ｐｃ の差が温度差をまねき、両トランジスタの
ＶＢＥの差から、波形歪が発生することになる。利得切
換を行った場合抵抗Ｒ１ とＲ２ が異なるので、当然
どちらかの利得設定時には上記関係を満たしても他の利
得設定時には上記関係を満たすことができず波形歪が発
生することになる。
【０００８】本発明の目的は、利得の切換えをしても波
形歪が発生しない利得切換増幅器を提供することにある
。
形歪が発生しない利得切換増幅器を提供することにある
。
【０００９】
【課題を解決するための手段】この課題を解決するため
に、本発明による利得切換増幅器は、いずれの利得設定
時においても、波形歪を発生しない条件を満たすため、
利得設定に応じて平衡増幅器を形成するトランジスタの
動作点を移動させるように構成されている。
に、本発明による利得切換増幅器は、いずれの利得設定
時においても、波形歪を発生しない条件を満たすため、
利得設定に応じて平衡増幅器を形成するトランジスタの
動作点を移動させるように構成されている。
【００１０】
【実施例】以下図面により本発明を詳細に説明する。図
１は本発明の一実施例であって、平衡入力信号１（＋Ｖ
ｉｎ／２）は３（正極入力端子）を経由してトランジス
タＱ１ＡとＱ１Ｂのベースに接続され、２（−Ｖｉｎ／
２）は４（負極入力端子）を経由してトランジスタＱ１
ＢとＱ２Ｂのベースに接続されている。トランジスタＱ
１ＡとＱ１Ｂのエミッタにはそれぞれ抵抗Ｒ１ＡとＲ１
Ｂが接続され、その他端は共通にトランジスタＱ４ の
コレクタに、またトランジスタＱ２ＡとＱ２Ｂのエミッ
タにはそれぞれ抵抗Ｒ２ＡとＲ２Ｂが接続され、その他
端は共通にトランジスタＱ５ のコレクタに接続されて
いる。トランジスタＱ１ＡとＱ２Ａのコレクタは共通に
トランジスタＱ３Ａのエミッタに、またトランジスタＱ
１ＢとＱ２Ｂのコレクタは共通にトランジスタＱ３Ｂの
エミッタに接続されている。トランジスタＱ３ＡとＱ３
Ｂのベースは共通にトランジスタＱ７ のコレクタに接
続されると共に、バイアス印加用抵抗Ｒ４ ，Ｒ５ に
接続され、トランジスタＱ３Ａ，Ｑ３Ｂのコレクタは各
出力端子６，７に接続されると共に、負荷抵抗Ｒ３Ａ，
Ｒ４Ａを経て電源ＶＣＣに接続される。トランジスタＱ
４ ，Ｑ５ のエミッタは共通に電流源Ｉ１ に接続さ
れ、トランジスタＱ６ ，Ｑ７ のエミッタは共通に電
流源Ｉ２ に接続され、またトランジスタＱ４ ，Ｑ６
のベースは共通に基準電圧端子１０に接続され、トラ
ンジスタＱ５ ，Ｑ７ のベースは共通に利得制御入力
端子９に接続されている。
１は本発明の一実施例であって、平衡入力信号１（＋Ｖ
ｉｎ／２）は３（正極入力端子）を経由してトランジス
タＱ１ＡとＱ１Ｂのベースに接続され、２（−Ｖｉｎ／
２）は４（負極入力端子）を経由してトランジスタＱ１
ＢとＱ２Ｂのベースに接続されている。トランジスタＱ
１ＡとＱ１Ｂのエミッタにはそれぞれ抵抗Ｒ１ＡとＲ１
Ｂが接続され、その他端は共通にトランジスタＱ４ の
コレクタに、またトランジスタＱ２ＡとＱ２Ｂのエミッ
タにはそれぞれ抵抗Ｒ２ＡとＲ２Ｂが接続され、その他
端は共通にトランジスタＱ５ のコレクタに接続されて
いる。トランジスタＱ１ＡとＱ２Ａのコレクタは共通に
トランジスタＱ３Ａのエミッタに、またトランジスタＱ
１ＢとＱ２Ｂのコレクタは共通にトランジスタＱ３Ｂの
エミッタに接続されている。トランジスタＱ３ＡとＱ３
Ｂのベースは共通にトランジスタＱ７ のコレクタに接
続されると共に、バイアス印加用抵抗Ｒ４ ，Ｒ５ に
接続され、トランジスタＱ３Ａ，Ｑ３Ｂのコレクタは各
出力端子６，７に接続されると共に、負荷抵抗Ｒ３Ａ，
Ｒ４Ａを経て電源ＶＣＣに接続される。トランジスタＱ
４ ，Ｑ５ のエミッタは共通に電流源Ｉ１ に接続さ
れ、トランジスタＱ６ ，Ｑ７ のエミッタは共通に電
流源Ｉ２ に接続され、またトランジスタＱ４ ，Ｑ６
のベースは共通に基準電圧端子１０に接続され、トラ
ンジスタＱ５ ，Ｑ７ のベースは共通に利得制御入力
端子９に接続されている。
【００１１】ここで、利得制御入力端子９にＶＲＥＦ
よりも十分低い電圧が印加されると、トランジスタＱ４
がオンとなりトランジスタＱ１Ａ，Ｑ１Ｂを動作状態
とし、またトランジスタＱ６ がオンとなり、トランジ
スタＱ７ はオフとなるため、トランジスタＱ３Ａ，Ｑ
３Ｂの共通ベース電圧ＶＢＢは、ベース電流を無視でき
る値とすると、ＶＢＢ＝ＶＣＣ×Ｒ５ ／（Ｒ４ ＋Ｒ
５ ）となる。ここで、入力信号電圧が０Ｖのときのト
ランジスタＱ１Ａ，Ｑ１Ｂの動作点はＩＣ ＝Ｉ１ ／
２，ＶＣ ≒ＶＢＢとなる。前記従来例で述べたように
、Ｒ１ ＝ＶＣ ／ＩＣ の関係にあれば、温度差によ
る波形歪は発生しないので、ＶＢＢ＝Ｒ１ ×Ｉ１ ／
２＝ＶＣＣ×Ｒ５ ／（Ｒ４ ＋Ｒ５ ）を満足する抵
抗Ｒ４ ，Ｒ５ の値を選べばよい。
よりも十分低い電圧が印加されると、トランジスタＱ４
がオンとなりトランジスタＱ１Ａ，Ｑ１Ｂを動作状態
とし、またトランジスタＱ６ がオンとなり、トランジ
スタＱ７ はオフとなるため、トランジスタＱ３Ａ，Ｑ
３Ｂの共通ベース電圧ＶＢＢは、ベース電流を無視でき
る値とすると、ＶＢＢ＝ＶＣＣ×Ｒ５ ／（Ｒ４ ＋Ｒ
５ ）となる。ここで、入力信号電圧が０Ｖのときのト
ランジスタＱ１Ａ，Ｑ１Ｂの動作点はＩＣ ＝Ｉ１ ／
２，ＶＣ ≒ＶＢＢとなる。前記従来例で述べたように
、Ｒ１ ＝ＶＣ ／ＩＣ の関係にあれば、温度差によ
る波形歪は発生しないので、ＶＢＢ＝Ｒ１ ×Ｉ１ ／
２＝ＶＣＣ×Ｒ５ ／（Ｒ４ ＋Ｒ５ ）を満足する抵
抗Ｒ４ ，Ｒ５ の値を選べばよい。
【００１２】次に、利得制御入力端子９にＶＲＥＦ よ
りも十分高い電圧が印加されると、トランジスタＱ５
がオンとなり、トランジスタＱ２Ａ，Ｑ２Ｂを動作状態
とし、またトランジスタＱ７ がオンとなり、電流Ｉ２
が抵抗Ｒ４ ，Ｒ５ を流れるため、トランジスタＱ
３Ａ，Ｑ３Ｂの共通ベース電圧ＶＢＢは、（ＶＣＣ−Ｉ
２ ×Ｒ４ ）×Ｒ５ ／（Ｒ４ ＋Ｒ５ ）となる。 この場合の波形歪が発生しない条件Ｒ２ ＝ＶＣ ／Ｉ
Ｃ からＶＢＢ＝Ｒ２ ×Ｉ１ ／２＝（ＶＣＣ−Ｉ２
×Ｒ４ ）×Ｒ５ ／（Ｒ４ ＋Ｒ５ ）を満足する
電流Ｉ２ と抵抗Ｒ４ ，Ｒ５ の値を選ぶことによっ
て、どちらの利得設定の場合でも波形歪を発生しない条
件を満足することが可能となる。すなわち、上記の式か
ら（Ｒ２ −Ｒ１ ）×Ｉ１ ／２＝Ｉ２ （Ｒ４ ・
Ｒ５）／（Ｒ４ ＋Ｒ５ ）を満足する電流Ｉ２ の値
を選べばよい。
りも十分高い電圧が印加されると、トランジスタＱ５
がオンとなり、トランジスタＱ２Ａ，Ｑ２Ｂを動作状態
とし、またトランジスタＱ７ がオンとなり、電流Ｉ２
が抵抗Ｒ４ ，Ｒ５ を流れるため、トランジスタＱ
３Ａ，Ｑ３Ｂの共通ベース電圧ＶＢＢは、（ＶＣＣ−Ｉ
２ ×Ｒ４ ）×Ｒ５ ／（Ｒ４ ＋Ｒ５ ）となる。 この場合の波形歪が発生しない条件Ｒ２ ＝ＶＣ ／Ｉ
Ｃ からＶＢＢ＝Ｒ２ ×Ｉ１ ／２＝（ＶＣＣ−Ｉ２
×Ｒ４ ）×Ｒ５ ／（Ｒ４ ＋Ｒ５ ）を満足する
電流Ｉ２ と抵抗Ｒ４ ，Ｒ５ の値を選ぶことによっ
て、どちらの利得設定の場合でも波形歪を発生しない条
件を満足することが可能となる。すなわち、上記の式か
ら（Ｒ２ −Ｒ１ ）×Ｉ１ ／２＝Ｉ２ （Ｒ４ ・
Ｒ５）／（Ｒ４ ＋Ｒ５ ）を満足する電流Ｉ２ の値
を選べばよい。
【００１３】これらの動作の負荷直線を図３に示す。こ
の図から負荷線の傾きの変化と同時に動作点も変化させ
てやることでトランジスタＱ１ＡとＱ１Ｂ、トランジス
タＱ２ＡとＱ２Ｂの相互の消費電力を一致させることが
可能である。
の図から負荷線の傾きの変化と同時に動作点も変化させ
てやることでトランジスタＱ１ＡとＱ１Ｂ、トランジス
タＱ２ＡとＱ２Ｂの相互の消費電力を一致させることが
可能である。
【００１４】
【発明の効果】以上述べたように、本発明によれば、増
幅器の利得を切換えると同時に、増幅段トランジスタの
動作点を移動させる回路構成をとることにより温度差に
よる波形歪の発生を防ぐことができる。
幅器の利得を切換えると同時に、増幅段トランジスタの
動作点を移動させる回路構成をとることにより温度差に
よる波形歪の発生を防ぐことができる。
【図１】本発明の一実施例を示す回路図である。
【図２】従来の利得切換回路を示す回路図である。
【図３】図１の回路の動作点と負荷直線を示す特性図で
ある。
ある。
【図４】図２の回路の動作点と負荷直線を示す図である
。
。
１，２ 平衡入力信号
３ 正極入力端子
４ 負極入力端子
５ 正電源端子
６ 負極出力端子
７ 正極出力端子
８ 負電源端子
９ 利得制御入力端子
１０ 基準電圧端子
Ｉ１ ，Ｉ２ 電源端子
Ｑ１Ａ，Ｑ１Ｂ，Ｑ２Ａ，Ｑ２Ｂ，Ｑ３Ａ，Ｑ３Ｂ，Ｑ
４ ，Ｑ５ ，Ｑ６ ，Ｑ７ トランジスタ Ｒ１Ａ，Ｒ１Ｂ，Ｒ２Ａ，Ｒ２Ｂ，Ｒ３Ａ，Ｒ３Ｂ，Ｒ
４ ，Ｒ５ 抵抗
４ ，Ｑ５ ，Ｑ６ ，Ｑ７ トランジスタ Ｒ１Ａ，Ｒ１Ｂ，Ｒ２Ａ，Ｒ２Ｂ，Ｒ３Ａ，Ｒ３Ｂ，Ｒ
４ ，Ｒ５ 抵抗
Claims (1)
- 【請求項１】 差動信号を与える正負２つの入力端子
と、各入力端子にベースが接続されかつエミッタ間に相
異なる値の抵抗が接続された複数のトランジスタ対と、
各トランジスタ対のコレクタが共通にエミッタに接続さ
れた２つのベース接地型トランジスタと、このベース接
地型トランジスタのコレクタに接続された出力端子とを
有する差動増幅器と、前記複数のトランジスタ対のエミ
ッタに供給する電流を切換えるスイッチ手段と、前記ベ
ース接地型トランジスタのベース電圧を切換えるスイッ
チ手段とを有し、前記トランジスタ対に供給する電流を
切換えると同時に前記ベース接地型トランジスタのベー
ス電圧を切換えることにより利得を制御するように構成
された利得切換増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126449A JPH04329707A (ja) | 1991-05-01 | 1991-05-01 | 利得切換増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126449A JPH04329707A (ja) | 1991-05-01 | 1991-05-01 | 利得切換増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04329707A true JPH04329707A (ja) | 1992-11-18 |
Family
ID=14935495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3126449A Pending JPH04329707A (ja) | 1991-05-01 | 1991-05-01 | 利得切換増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04329707A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260287A (ja) * | 2004-03-09 | 2005-09-22 | Fujitsu Ltd | 増幅器 |
| JP2006211582A (ja) * | 2005-01-31 | 2006-08-10 | Nec Compound Semiconductor Devices Ltd | 利得可変増幅器 |
-
1991
- 1991-05-01 JP JP3126449A patent/JPH04329707A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260287A (ja) * | 2004-03-09 | 2005-09-22 | Fujitsu Ltd | 増幅器 |
| JP2006211582A (ja) * | 2005-01-31 | 2006-08-10 | Nec Compound Semiconductor Devices Ltd | 利得可変増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630864B2 (en) | Linear variable gain amplifiers | |
| GB2344902A (en) | Level shift circuit with feedback | |
| US4013898A (en) | Hysteresis circuit | |
| US4219781A (en) | Transistor amplifier circuit | |
| JPH08265060A (ja) | 電圧電流変換回路 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH04329707A (ja) | 利得切換増幅器 | |
| US6441645B2 (en) | Low voltage bipolar drive circuits | |
| JPH04189007A (ja) | 差動アンプ回路 | |
| JPH05102755A (ja) | 差動増幅器 | |
| JP2779388B2 (ja) | 定電圧発生回路 | |
| US4509020A (en) | Push-pull amplifier | |
| KR100307834B1 (ko) | 전압전류변환회로 | |
| JPH0230902Y2 (ja) | ||
| JPH0851324A (ja) | バッファアンプ | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH0315844B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH10303655A (ja) | 増幅回路 | |
| JPH04334106A (ja) | 集積回路化された差動信号回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JP2563380B2 (ja) | 比較回路 | |
| JPH05218767A (ja) | 可変利得増幅回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH0451095B2 (ja) |