JPH04189007A - 差動アンプ回路 - Google Patents
差動アンプ回路Info
- Publication number
- JPH04189007A JPH04189007A JP2318251A JP31825190A JPH04189007A JP H04189007 A JPH04189007 A JP H04189007A JP 2318251 A JP2318251 A JP 2318251A JP 31825190 A JP31825190 A JP 31825190A JP H04189007 A JPH04189007 A JP H04189007A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- current
- circuit
- section
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 12
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は差動アンプ回路に関し、特にその出力電圧の安
定化に関する。
定化に関する。
従来の差動アンプ回路は第７図に示すようにトランジス
タＱ１およびＱ２で構成される差動アンプ部のエミッタ
回路にはトランジスタＱ３及びＱ４で構成されるカレン
トミラー回路が電流源として使用されている。このカレ
ントミラー回路に流入する電流の制御は第７図のように
トランジスタＱ５抵抗Ｒ７，Ｒ８およびダイオードＺＤ
、で構成される回路によるものと第８図のように、トラ
ンジスタＱ５抵抗Ｒ７，Ｒ８およびダイオードＺＤ、で
構成される回路によるもののおよそ２種類のものがある
がどちらも抵抗Ｒ７に流れる電流２は電源電圧の変動に
無関係に一定てこの電流工がカレントミラー回路を駆動
する。
タＱ１およびＱ２で構成される差動アンプ部のエミッタ
回路にはトランジスタＱ３及びＱ４で構成されるカレン
トミラー回路が電流源として使用されている。このカレ
ントミラー回路に流入する電流の制御は第７図のように
トランジスタＱ５抵抗Ｒ７，Ｒ８およびダイオードＺＤ
、で構成される回路によるものと第８図のように、トラ
ンジスタＱ５抵抗Ｒ７，Ｒ８およびダイオードＺＤ、で
構成される回路によるもののおよそ２種類のものがある
がどちらも抵抗Ｒ７に流れる電流２は電源電圧の変動に
無関係に一定てこの電流工がカレントミラー回路を駆動
する。
この従来の差動アンプ回路では、差動アンプ部の電流■
が電源電圧変動があっても一定になるようにコントロー
ルされているので、差動アンプ部の出力抵抗の両端電位
差が一定になる。このため、正の電源電圧が変動したと
き、変動した電圧分が、そのまま差動アンプの出力＋Ｖ
ｏおよび−Ｖｏに出力されてしまう。本来、差動アンプ
の出力は（＋ｖｏ） −（−ｖｏ）として利用されるの
で＋ｖ０とＶｏに出力される上記電源電圧変動分は相殺
されてしまうので問題にはならない。しかじ差動アンプ
の応用の一部には、コンパレータのように、出力の一方
だけを利用するものがあり、電源電圧の変動で、出力の
直流的オフセットが変動したり、電源にノイズがある場
合、それが出力される欠点があった。
が電源電圧変動があっても一定になるようにコントロー
ルされているので、差動アンプ部の出力抵抗の両端電位
差が一定になる。このため、正の電源電圧が変動したと
き、変動した電圧分が、そのまま差動アンプの出力＋Ｖ
ｏおよび−Ｖｏに出力されてしまう。本来、差動アンプ
の出力は（＋ｖｏ） −（−ｖｏ）として利用されるの
で＋ｖ０とＶｏに出力される上記電源電圧変動分は相殺
されてしまうので問題にはならない。しかじ差動アンプ
の応用の一部には、コンパレータのように、出力の一方
だけを利用するものがあり、電源電圧の変動で、出力の
直流的オフセットが変動したり、電源にノイズがある場
合、それが出力される欠点があった。
本発明の差動アンプ回路は、電源電圧の変動に伴なって
出力の変化する電流源を備えている。
出力の変化する電流源を備えている。
次に本発明の実施例について、図面を参照して説明する
。第１図は本発明の一実施例の構成を示すブロック図で
ある。差動アンプ部１はカレントミラー回路部２に接続
され電流制御部３は同じくカレントミラー回路部２に接
続される。
。第１図は本発明の一実施例の構成を示すブロック図で
ある。差動アンプ部１はカレントミラー回路部２に接続
され電流制御部３は同じくカレントミラー回路部２に接
続される。
カレントミラー回路部２は電流制御部３が流す電流と同
じ電流を差動アンプ部１に流す。この電流制御部３は正
電源負電源の端子間の電圧（電源電圧）の変化に比例し
て電流を流すように動作する。これに対応してカレント
ミラー回路部２は差動アンプ部ｌに流す電流も変化させ
る。電源電圧の変動による出力の変動を相殺するように
電流を変化させれば、出力の変動はない。
じ電流を差動アンプ部１に流す。この電流制御部３は正
電源負電源の端子間の電圧（電源電圧）の変化に比例し
て電流を流すように動作する。これに対応してカレント
ミラー回路部２は差動アンプ部ｌに流す電流も変化させ
る。電源電圧の変動による出力の変動を相殺するように
電流を変化させれば、出力の変動はない。
第２図を参照して差動アンプ部ｌの具体例について説明
する。トランジスタＱｌ、Ｑ２のベースはこのアンプの
入力である。Ｑｌ、Ｑ２のコレクタにはそれぞれコレク
タ抵抗Ｒ１，Ｒ２が接続され正の電源に至る。トランジ
スタＱｌ、Ｑ２のエミッタはそれぞれエミッタ抵抗Ｒ３
，Ｒ４に接続されカレントミラー回路部２へ至る。
する。トランジスタＱｌ、Ｑ２のベースはこのアンプの
入力である。Ｑｌ、Ｑ２のコレクタにはそれぞれコレク
タ抵抗Ｒ１，Ｒ２が接続され正の電源に至る。トランジ
スタＱｌ、Ｑ２のエミッタはそれぞれエミッタ抵抗Ｒ３
，Ｒ４に接続されカレントミラー回路部２へ至る。
第３図はカレントミラー回路部２の具体例である。トラ
ンジスタＱ３のエミッタには抵抗Ｒ５が接続され負電源
に至る。Ｑ３のベースは対向するトランジスタＱ４のベ
ースとコレクタに接続される。トランジスタＱ４のエミ
ッタには抵抗Ｒ６が接続され負電源に至る。トランジス
タＱ３のコレクタは差動アンプ部ｌに接続される。トラ
ンジスタＱ４のコレクタは電流制御部３へ接続される。
ンジスタＱ３のエミッタには抵抗Ｒ５が接続され負電源
に至る。Ｑ３のベースは対向するトランジスタＱ４のベ
ースとコレクタに接続される。トランジスタＱ４のエミ
ッタには抵抗Ｒ６が接続され負電源に至る。トランジス
タＱ３のコレクタは差動アンプ部ｌに接続される。トラ
ンジスタＱ４のコレクタは電流制御部３へ接続される。
第４図は電流制御部３の具体例の回路図である。
トランジスタＱ５はＰＮＰ構造でそのエミッタは抵抗Ｒ
７を介して正電源へ接続される。トランジスタＱ５のベ
ースには基準電圧Ｅ１が与えられる。
７を介して正電源へ接続される。トランジスタＱ５のベ
ースには基準電圧Ｅ１が与えられる。
またトランジスタＱ５のコレクタはカレントミラー回路
部２へ接続される。
部２へ接続される。
つぎに！５図を用いて本実施例の動作を説明する。全て
のトランジスタの直流電流増幅率ｈｆｅは１より十分大
きい。カレントミラー回路部２の抵抗Ｒ５とＲ６が等し
い値であるときトランジスタＱ３のコレクタ電流はトラ
ンジスタＱ４のコレクタ電流と等しくなる。トランジス
タＱ４のコレクタ電流は電流制御部のトランジスタＱ５
のコレクタ電流と等しくこの値工は正電源電圧をｖＰと
したとき Ｉ＝ （Ｖｐ ＶＢＥ５ Ｅｌ） ／Ｒ７である。
のトランジスタの直流電流増幅率ｈｆｅは１より十分大
きい。カレントミラー回路部２の抵抗Ｒ５とＲ６が等し
い値であるときトランジスタＱ３のコレクタ電流はトラ
ンジスタＱ４のコレクタ電流と等しくなる。トランジス
タＱ４のコレクタ電流は電流制御部のトランジスタＱ５
のコレクタ電流と等しくこの値工は正電源電圧をｖＰと
したとき Ｉ＝ （Ｖｐ ＶＢＥ５ Ｅｌ） ／Ｒ７である。
ＶＢＥ５はトランジスタＱ５のベースエミッタ間電圧で
ある。既に説明したとおりこの電流値工はトランジスタ
Ｑ３のコレクタ電流に等しい。差動アンプの入力が同電
位であるとぎ抵抗Ｒ１、トランジスタＱｌ、抵抗Ｒ３に
流れる電流と抵抗Ｒ２）ランジスタＱ２．抵抗Ｒ４に流
れる電流の値は等しく共にＩ／２である。従ってこの差
動アンプの直流出力電圧ｖ０は ｖ０＝ｖＰ−Ｒ１×工／２ ：ｖＰ ＲＩＸ（ＶＰ ＶＢＥ５ Ｅｌ）／（２
ｘＲ７）である。
ある。既に説明したとおりこの電流値工はトランジスタ
Ｑ３のコレクタ電流に等しい。差動アンプの入力が同電
位であるとぎ抵抗Ｒ１、トランジスタＱｌ、抵抗Ｒ３に
流れる電流と抵抗Ｒ２）ランジスタＱ２．抵抗Ｒ４に流
れる電流の値は等しく共にＩ／２である。従ってこの差
動アンプの直流出力電圧ｖ０は ｖ０＝ｖＰ−Ｒ１×工／２ ：ｖＰ ＲＩＸ（ＶＰ ＶＢＥ５ Ｅｌ）／（２
ｘＲ７）である。
ここで正電源電圧ｖＰがΔｖＰだけ変化したとする。電
流工が正電源電圧に無関係に一定であるならば前記直流
出力電圧Ｖ。はΔｖＰだけ変化するがこの実施例におけ
る電流制御回路はこの正電源電圧変化ΔＶ、に比例して Δ■＝ΔＶＰ／Ｒ７ たけ電流を変化させることができる。このため直流出力
電圧Ｖ。の変化ΔＶｏは ΔＶｏ” （Ｉ Ｒ１／（２ＸＲ７））ＸΔＶｐに抑
えられる。
流工が正電源電圧に無関係に一定であるならば前記直流
出力電圧Ｖ。はΔｖＰだけ変化するがこの実施例におけ
る電流制御回路はこの正電源電圧変化ΔＶ、に比例して Δ■＝ΔＶＰ／Ｒ７ たけ電流を変化させることができる。このため直流出力
電圧Ｖ。の変化ΔＶｏは ΔＶｏ” （Ｉ Ｒ１／（２ＸＲ７））ＸΔＶｐに抑
えられる。
この実施例において電流制御部３の抵抗Ｒ７の値を差動
アンプ部の抵抗Ｒ１の値の半分に選べば直流出力電圧■
。は Ｖｏ”ＶＢｐ：ｓ＋Ｅ ＋ となり正電源電圧の変化の影響を全く受けなくなる。
アンプ部の抵抗Ｒ１の値の半分に選べば直流出力電圧■
。は Ｖｏ”ＶＢｐ：ｓ＋Ｅ ＋ となり正電源電圧の変化の影響を全く受けなくなる。
本実施例の回路をコンパレータとしてトランジスタＱｌ
、Ｑ２をスイッチングさせて利用しようとする場合差動
アンプ部１の抵抗Ｒ１の値は電流制御部の抵抗Ｒ７の値
と同じに選ぶと良い。こうすると直流出力電圧ｖ０はノ
・インベル時に正電源電圧ｖＰに等しくなりローレベル
時に Ｖ ｏ ” Ｖお、＋Ｅ１ になる。コンパレータとして使用するときの出力電圧は
そのローレベル時の電圧ができるだけゼロボルトである
ことが望まれるためＥｌを−ＶＢＥ５に選べば極めて安
定なゼロボルトローレベル出力が得られる。
、Ｑ２をスイッチングさせて利用しようとする場合差動
アンプ部１の抵抗Ｒ１の値は電流制御部の抵抗Ｒ７の値
と同じに選ぶと良い。こうすると直流出力電圧ｖ０はノ
・インベル時に正電源電圧ｖＰに等しくなりローレベル
時に Ｖ ｏ ” Ｖお、＋Ｅ１ になる。コンパレータとして使用するときの出力電圧は
そのローレベル時の電圧ができるだけゼロボルトである
ことが望まれるためＥｌを−ＶＢＥ５に選べば極めて安
定なゼロボルトローレベル出力が得られる。
第６図は電流制御部３の他の実施例の回路図である。ト
ランジスタＱ６のエミツタは接地（セロボルト）される
。トランジスタＱ６のベースはコレクタと接続されトラ
ンジスタＱ５とＷ抗Ｒ８へ接続される。抵抗Ｒ８の他端
は負の電圧源に接続される。Ｒ８の値はＲ８に流れる電
流が抵抗Ｒ７に流れる電流つまり工に等しければ更に精
度が上がる。この回路ではトランジスタＱ６のベース・
エミッタ間電圧Ｖ０６がトランジスタＱ５のベースへ印
加される。つまり第５図におけるＥｌであり Ｅ ＋＝ＶＢｚ６＃■ＢＥｓ となる。このため前記の如くコンパレータとして応用し
たときのローレベル時出力電圧であるゼロボルトの安定
化を容易に行なうことができる。
ランジスタＱ６のエミツタは接地（セロボルト）される
。トランジスタＱ６のベースはコレクタと接続されトラ
ンジスタＱ５とＷ抗Ｒ８へ接続される。抵抗Ｒ８の他端
は負の電圧源に接続される。Ｒ８の値はＲ８に流れる電
流が抵抗Ｒ７に流れる電流つまり工に等しければ更に精
度が上がる。この回路ではトランジスタＱ６のベース・
エミッタ間電圧Ｖ０６がトランジスタＱ５のベースへ印
加される。つまり第５図におけるＥｌであり Ｅ ＋＝ＶＢｚ６＃■ＢＥｓ となる。このため前記の如くコンパレータとして応用し
たときのローレベル時出力電圧であるゼロボルトの安定
化を容易に行なうことができる。
以上説明したように本発明は作動アンプ回路を特許請求
範囲に示すように構成することによって差動アンプ回路
の直流出力電圧を電源電圧の変動に無関係に一定にする
ことができる作動アンプ回路を供給することができる効
果がある。
範囲に示すように構成することによって差動アンプ回路
の直流出力電圧を電源電圧の変動に無関係に一定にする
ことができる作動アンプ回路を供給することができる効
果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図に示した差動アンプ部の回路図、第３図は第１図に示
したカレントミラー回路部の回路図、第４図は第１図に
示した電流制御部の第１の実施例の回路図、第５図は第
１図に示したブロック図の全体回路図、第６図は第１図
に示した電流制御部の他の実施例の回路図、第７図およ
び第８図は従来例を示す回路図である。 Ｒ１−Ｒ８・・・・・・抵抗器、Ｑｌ−Ｑ４・・・・・
・ＮＰＮトランジスタ、Ｑ５〜Ｑ６・・・・・・ＰＮＰ
）ランジスタ、ＺＤ、・・・・・・ツェナーダイオー
ド。 代理人 弁理士 内 原 晋 第１ 回
図に示した差動アンプ部の回路図、第３図は第１図に示
したカレントミラー回路部の回路図、第４図は第１図に
示した電流制御部の第１の実施例の回路図、第５図は第
１図に示したブロック図の全体回路図、第６図は第１図
に示した電流制御部の他の実施例の回路図、第７図およ
び第８図は従来例を示す回路図である。 Ｒ１−Ｒ８・・・・・・抵抗器、Ｑｌ−Ｑ４・・・・・
・ＮＰＮトランジスタ、Ｑ５〜Ｑ６・・・・・・ＰＮＰ
）ランジスタ、ＺＤ、・・・・・・ツェナーダイオー
ド。 代理人 弁理士 内 原 晋 第１ 回
Claims (1)
- 【特許請求の範囲】 １、少なくとも差動アンプ部とこの差動アンプ部に流れ
る電流を制限する電流源とを有する差動アンプ回路にお
いて、 前記電流源の制御する電流を電源電圧に比例して変化さ
せる電流制御部を有する差動アンプ回路。 ２、差動アンプ部のエミッタ回路にカレントミラー回路
で構成される電流源と、このカレントミラー回路に流入
する電流を正の電源電圧に比例させる電流制御回路とを
含むことを特徴とする差動アンプ回路。 ３、前記電流制御回路が正電源に接続された第１の抵抗
器と、この第１の抵抗器にエミッタを接続しベースに一
定電圧を与えた第１のトランジスタとを有することを特
徴とする請求項２項記載の差動アンプ回路。 ４、前記電流制御回路が正電源に接続された第１の抵抗
器と、この第１の抵抗器にエミッタを接続した第１のト
ランジスタと、エミッタに一定電圧を与えベースとコレ
クタを短絡し前記第１のトランジスタのベースに接続し
た第２のトランジスタと、この第２のトランジスタをバ
イアスするためにそのコレクタに接続された第２の抵抗
器とを含むことを特徴とする請求項２項記載の差動アン
プ回路。 ５、前記第１の抵抗器が前記差動アンプ部のコレクタ抵
抗の値の１／２倍の値であることを特徴とする請求項３
項または４項記載の差動アンプ回路。 ６、前記第１の抵抗器が前記差動アンプ部のコレクタ抵
抗の値と同じ値であることを特徴とする請求項３項また
は４項記載の差動アンプ回路。 ７、前記第２の抵抗器は前記第１の抵抗器に流れる電流
と同じ値の電流をそれ自身に流す値であることを特徴と
する請求項４項記載の差動アンプ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318251A JPH04189007A (ja) | 1990-11-22 | 1990-11-22 | 差動アンプ回路 |
| US07/796,357 US5220289A (en) | 1990-11-22 | 1991-11-22 | Differential amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318251A JPH04189007A (ja) | 1990-11-22 | 1990-11-22 | 差動アンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04189007A true JPH04189007A (ja) | 1992-07-07 |
Family
ID=18097125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2318251A Pending JPH04189007A (ja) | 1990-11-22 | 1990-11-22 | 差動アンプ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5220289A (ja) |
| JP (1) | JPH04189007A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349287A (en) * | 1992-10-08 | 1994-09-20 | National Semiconductor Corporation | Low power comparator having a non-saturating current mirror load |
| JP3713324B2 (ja) * | 1996-02-26 | 2005-11-09 | 三菱電機株式会社 | カレントミラー回路および信号処理回路 |
| KR100265999B1 (ko) * | 1997-06-30 | 2000-09-15 | 김영환 | 차동 전압-전류 변환기 |
| US5917349A (en) * | 1997-10-09 | 1999-06-29 | Kabushiki Kaisha Toshiba | Current mode driver using N-type transistors |
| JP3841195B2 (ja) * | 1998-12-02 | 2006-11-01 | 富士通株式会社 | 差動増幅器 |
| JP4578896B2 (ja) * | 2004-08-26 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | クロックバッファ回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147610A (ja) * | 1984-12-21 | 1986-07-05 | Nec Corp | 増幅度安定化回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057248B2 (ja) * | 1980-09-27 | 1985-12-13 | パイオニア株式会社 | 増幅器の入力バイアス調整回路 |
| EP0392062B1 (de) * | 1989-04-14 | 1994-06-22 | Siemens Aktiengesellschaft | Integrierbare Verstärkerschaltung |
-
1990
- 1990-11-22 JP JP2318251A patent/JPH04189007A/ja active Pending
-
1991
- 1991-11-22 US US07/796,357 patent/US5220289A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147610A (ja) * | 1984-12-21 | 1986-07-05 | Nec Corp | 増幅度安定化回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5220289A (en) | 1993-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| JPH04189007A (ja) | 差動アンプ回路 | |
| KR900000482B1 (ko) | 전류미터(mirror)회로 | |
| JP2001134330A (ja) | 定電流回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| US5164681A (en) | Voltage-current conversion circuit | |
| US6169453B1 (en) | Error amplifier with a high common mode rejection | |
| JPH05102755A (ja) | 差動増幅器 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH1051248A (ja) | 差動増幅回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0352031Y2 (ja) | ||
| JP3398907B2 (ja) | バイアス電流制御装置 | |
| JP3105682B2 (ja) | コンパレータ | |
| JP3116595B2 (ja) | 演算増幅回路 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JPH1013165A (ja) | 電圧電流変換回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JPS6224973Y2 (ja) | ||
| JPH0419881Y2 (ja) |