JPH1013165A - 電圧電流変換回路 - Google Patents
電圧電流変換回路Info
- Publication number
- JPH1013165A JPH1013165A JP8163035A JP16303596A JPH1013165A JP H1013165 A JPH1013165 A JP H1013165A JP 8163035 A JP8163035 A JP 8163035A JP 16303596 A JP16303596 A JP 16303596A JP H1013165 A JPH1013165 A JP H1013165A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- terminal
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 エミッタフォロワ回路とエミッタ接地増幅回
路により構成された電圧電流変換回路において、エミッ
タフォロワ回路のバイアス電流とエミッタ接地増幅回路
のバイアス電流が異なるため、出力電流は入力電圧に対
して比例していなかった。 【解決手段】 出力段のエミッタ接地増幅回路を構成す
るトランジスタＱ２，抵抗Ｒ１と同様の構成を有するト
ランジスタＱ３，抵抗Ｒ２を設け、トランジスタＱ３の
コレクタ電流をカレントミラー回路１１で折り返してエ
ミッタフォロワＱ１のバイアス電流に加える。
路により構成された電圧電流変換回路において、エミッ
タフォロワ回路のバイアス電流とエミッタ接地増幅回路
のバイアス電流が異なるため、出力電流は入力電圧に対
して比例していなかった。 【解決手段】 出力段のエミッタ接地増幅回路を構成す
るトランジスタＱ２，抵抗Ｒ１と同様の構成を有するト
ランジスタＱ３，抵抗Ｒ２を設け、トランジスタＱ３の
コレクタ電流をカレントミラー回路１１で折り返してエ
ミッタフォロワＱ１のバイアス電流に加える。
Description
【０００１】
【発明の属する技術分野】本発明は、入力電圧の変化量
に対する出力電流の変化量が直線的な関係にある電圧電
流変換回路に関するもので、特に電圧で与えられた制御
信号の処理を電流で行う電子ボリュームの制御回路に使
用されるものである。
に対する出力電流の変化量が直線的な関係にある電圧電
流変換回路に関するもので、特に電圧で与えられた制御
信号の処理を電流で行う電子ボリュームの制御回路に使
用されるものである。
【０００２】
【従来の技術】図４は、従来用いられる、入力電圧の変
化量に対して直線的な関係で変化する出力電流を得るこ
とができる電圧電流変換回路を示す。この回路は、定電
流源Ｉ１でバイアスされ、エミッタフォロワとされたト
ランジスタＱ１と、このトランジスタＱ１の出力端子に
設けられ、エミッタ抵抗Ｒ１を有し、トランジスタＱ１
とは逆導電性のトランジスタＱ２からなるエミッタ接地
回路とにより構成されている。
化量に対して直線的な関係で変化する出力電流を得るこ
とができる電圧電流変換回路を示す。この回路は、定電
流源Ｉ１でバイアスされ、エミッタフォロワとされたト
ランジスタＱ１と、このトランジスタＱ１の出力端子に
設けられ、エミッタ抵抗Ｒ１を有し、トランジスタＱ１
とは逆導電性のトランジスタＱ２からなるエミッタ接地
回路とにより構成されている。
【０００３】すなわち、入力端子は例えばｐｎｐトラン
ジスタＱ１のベースに接続される。トランジスタＱ１の
コレクタは接地され、トランジスタＱ１のエミッタは定
電流Ｉ１を供給する定電流源Ｉ１の第１の端子に接続さ
れ、定電流源Ｉ１の第２の端子は電源端子に接続され
る。さらにトランジスタＱ１のエミッタはトランジスタ
Ｑ１とは逆導電性である例えばｎｐｎトランジスタＱ２
のベースに接続され、トランジスタＱ２のコレクタは出
力端子に接続され、トランジスタＱ２のエミッタは抵抗
Ｒ１を介して接地される。
ジスタＱ１のベースに接続される。トランジスタＱ１の
コレクタは接地され、トランジスタＱ１のエミッタは定
電流Ｉ１を供給する定電流源Ｉ１の第１の端子に接続さ
れ、定電流源Ｉ１の第２の端子は電源端子に接続され
る。さらにトランジスタＱ１のエミッタはトランジスタ
Ｑ１とは逆導電性である例えばｎｐｎトランジスタＱ２
のベースに接続され、トランジスタＱ２のコレクタは出
力端子に接続され、トランジスタＱ２のエミッタは抵抗
Ｒ１を介して接地される。
【０００４】図４に示した回路において、入力端子に電
圧Ｖｉｎが供給され、出力端子に電流Ｉｏｕｔが流れる
とする。Ｉｏｕｔは、出力端子からトランジスタＱ２の
コレクタに流れる向きを正とする。この場合、トランジ
スタＱ１及びＱ２のベース・エミッタ間電圧をそれぞれ
ＶＢＥＱ１，ＶＢＥＱ２とすると、 Ｉｏｕｔ＝（Ｖｉｎ＋ＶＢＥＱ１−ＶＢＥＱ２）／Ｒ１ で与えられる。ＶＢＥＱ１とＶＢＥＱ２が等しい場合、
入力電圧Ｖｉｎの変化量に比例した変化量を有する出力
電流Ｉｏｕｔを得ることができる。
圧Ｖｉｎが供給され、出力端子に電流Ｉｏｕｔが流れる
とする。Ｉｏｕｔは、出力端子からトランジスタＱ２の
コレクタに流れる向きを正とする。この場合、トランジ
スタＱ１及びＱ２のベース・エミッタ間電圧をそれぞれ
ＶＢＥＱ１，ＶＢＥＱ２とすると、 Ｉｏｕｔ＝（Ｖｉｎ＋ＶＢＥＱ１−ＶＢＥＱ２）／Ｒ１ で与えられる。ＶＢＥＱ１とＶＢＥＱ２が等しい場合、
入力電圧Ｖｉｎの変化量に比例した変化量を有する出力
電流Ｉｏｕｔを得ることができる。
【０００５】
【発明が解決しようとする課題】ところで、図４に示し
た回路において、ＶＢＥＱ１，ＶＢＥＱ２は、 ＶＢＥＱ１＝ＶＴ×ｌｎ（Ｉ１／ＩＳ） ＶＢＥＱ２＝ＶＴ×ｌｎ（Ｉｏｕｔ／ＩＳ） と表される。ここで、ＶＴはｋＴ／ｑで与えられる熱起
電力定数であり、ＩＳは飽和電流値で同一のプロセスで
作成された同一の集積回路内のトランジスタでは同じ値
を示す。
た回路において、ＶＢＥＱ１，ＶＢＥＱ２は、 ＶＢＥＱ１＝ＶＴ×ｌｎ（Ｉ１／ＩＳ） ＶＢＥＱ２＝ＶＴ×ｌｎ（Ｉｏｕｔ／ＩＳ） と表される。ここで、ＶＴはｋＴ／ｑで与えられる熱起
電力定数であり、ＩＳは飽和電流値で同一のプロセスで
作成された同一の集積回路内のトランジスタでは同じ値
を示す。
【０００６】実際には、トランジスタＱ１は定電流Ｉ１
でバイアスされ、トランジスタＱ２は出力電流Ｉｏｕｔ
でバイアスされている。よって、ＶＢＥＱ１とＶＢＥＱ
２は等しくなく、しかも両者の差はＩｏｕｔの１次関数
ではない。その結果、入力電圧の変化量ΔＶｉｎと出力
電流の変化量ΔＩｏｕｔとの関係は、本来の比例関係か
らずれてしまう。
でバイアスされ、トランジスタＱ２は出力電流Ｉｏｕｔ
でバイアスされている。よって、ＶＢＥＱ１とＶＢＥＱ
２は等しくなく、しかも両者の差はＩｏｕｔの１次関数
ではない。その結果、入力電圧の変化量ΔＶｉｎと出力
電流の変化量ΔＩｏｕｔとの関係は、本来の比例関係か
らずれてしまう。
【０００７】本発明は、上記の課題に鑑みてなされたも
ので、入力電圧の変化量と出力電流の変化量との直線的
な関係がより改善されている電圧電流変換回路を提供す
ることを目的とする。
ので、入力電圧の変化量と出力電流の変化量との直線的
な関係がより改善されている電圧電流変換回路を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】本発明の電圧電流変換回
路は、上記課題を解決するため、ベースが入力端子に接
続されたエミッタフォロワの第１のトランジスタと、ベ
ースに第１のトランジスタのエミッタが接続され、エミ
ッタが第１の抵抗を介して接地され、コレクタが出力端
子に接続され、第１のトランジスタの導電性と逆の導電
性を有する第２のトランジスタと、ベースに第１のトラ
ンジスタのエミッタが接続され、エミッタが第２の抵抗
を介して接地され、第２のトランジスタと同一の特性を
有する第３のトランジスタと、第３のトランジスタのコ
レクタ電流が入力され、第２のトランジスタのコレクタ
電流と同一の電流を第１のトランジスタのエミッタに供
給するカレントミラー回路とを具備することを特徴とす
る電圧電流変換回路。
路は、上記課題を解決するため、ベースが入力端子に接
続されたエミッタフォロワの第１のトランジスタと、ベ
ースに第１のトランジスタのエミッタが接続され、エミ
ッタが第１の抵抗を介して接地され、コレクタが出力端
子に接続され、第１のトランジスタの導電性と逆の導電
性を有する第２のトランジスタと、ベースに第１のトラ
ンジスタのエミッタが接続され、エミッタが第２の抵抗
を介して接地され、第２のトランジスタと同一の特性を
有する第３のトランジスタと、第３のトランジスタのコ
レクタ電流が入力され、第２のトランジスタのコレクタ
電流と同一の電流を第１のトランジスタのエミッタに供
給するカレントミラー回路とを具備することを特徴とす
る電圧電流変換回路。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の第１の実施例を
示す。以下、同一の構成要素には同一の符号を付し、説
明を省略する。
施の形態を説明する。図１は、本発明の第１の実施例を
示す。以下、同一の構成要素には同一の符号を付し、説
明を省略する。
【００１０】本実施例は、出力段のエミッタ接地トラン
ジスタＱ２及び抵抗Ｒ１と同一の構成のトランジスタＱ
３及び抵抗Ｒ２を配し、トランジスタＱ３のコレクタ電
流をカレントミラー回路１１で折り返して入力トランジ
スタＱ１のバイアス電流とするものである。さらに、初
期動作時のスタータ用としてトランジスタＱ１のバイア
ス電流として定電流源１２が設けられている。この定電
流源１２から出力される定電流Ｉ２は、出力端子におけ
る電流すなわちトランジスタＱ２のコレクタ電流Ｉｏｕ
ｔよりも十分小さいものとする。
ジスタＱ２及び抵抗Ｒ１と同一の構成のトランジスタＱ
３及び抵抗Ｒ２を配し、トランジスタＱ３のコレクタ電
流をカレントミラー回路１１で折り返して入力トランジ
スタＱ１のバイアス電流とするものである。さらに、初
期動作時のスタータ用としてトランジスタＱ１のバイア
ス電流として定電流源１２が設けられている。この定電
流源１２から出力される定電流Ｉ２は、出力端子におけ
る電流すなわちトランジスタＱ２のコレクタ電流Ｉｏｕ
ｔよりも十分小さいものとする。
【００１１】すなわち、入力端子は例えばｐｎｐトラン
ジスタＱ１のベースに接続される。トランジスタＱ１の
コレクタは接地され、トランジスタＱ１のエミッタは定
電流源１２の第１の端子に接続され、定電流源回路１２
の第２の端子は電源端子に接続される。
ジスタＱ１のベースに接続される。トランジスタＱ１の
コレクタは接地され、トランジスタＱ１のエミッタは定
電流源１２の第１の端子に接続され、定電流源回路１２
の第２の端子は電源端子に接続される。
【００１２】また、トランジスタＱ１のエミッタは、カ
レントミラー回路１１の出力端子に接続される。さら
に、トランジスタＱ１のエミッタは、トランジスタＱ１
とは逆導電性である例えばｎｐｎトランジスタＱ３のベ
ースに接続される。トランジスタＱ３のエミッタは抵抗
Ｒ２を介してアース端子に接続され、トランジスタＱ３
のコレクタはカレントミラー回路１１の入力端子に接続
される。
レントミラー回路１１の出力端子に接続される。さら
に、トランジスタＱ１のエミッタは、トランジスタＱ１
とは逆導電性である例えばｎｐｎトランジスタＱ３のベ
ースに接続される。トランジスタＱ３のエミッタは抵抗
Ｒ２を介してアース端子に接続され、トランジスタＱ３
のコレクタはカレントミラー回路１１の入力端子に接続
される。
【００１３】また、トランジスタＱ１のエミッタは、ト
ランジスタＱ１とは逆導電性である例えばｎｐｎトラン
ジスタＱ２のベースに接続される。トランジスタＱ２の
コレクタは出力端子に接続され、トランジスタＱ２のエ
ミッタは抵抗Ｒ１を介してアース端子に接続される。
ランジスタＱ１とは逆導電性である例えばｎｐｎトラン
ジスタＱ２のベースに接続される。トランジスタＱ２の
コレクタは出力端子に接続され、トランジスタＱ２のエ
ミッタは抵抗Ｒ１を介してアース端子に接続される。
【００１４】上述のカレントミラー回路１１は、例えば
ｐｎｐトランジスタＱ４，Ｑ５により構成される。カレ
ントミラー回路１１の入力端子としてのトランジスタＱ
５のコレクタはトランジスタＱ３のコレクタ及びトラン
ジスタＱ４，Ｑ５のベースに接続され、トランジスタＱ
４，Ｑ５のエミッタは電源端子に接続され、カレントミ
ラー回路１１の出力端子としてのトランジスタＱ４のコ
レクタはトランジスタＱ１のエミッタに接続されてい
る。
ｐｎｐトランジスタＱ４，Ｑ５により構成される。カレ
ントミラー回路１１の入力端子としてのトランジスタＱ
５のコレクタはトランジスタＱ３のコレクタ及びトラン
ジスタＱ４，Ｑ５のベースに接続され、トランジスタＱ
４，Ｑ５のエミッタは電源端子に接続され、カレントミ
ラー回路１１の出力端子としてのトランジスタＱ４のコ
レクタはトランジスタＱ１のエミッタに接続されてい
る。
【００１５】本実施例において、図４に示した回路の場
合と同様に、トランジスタＱ１，Ｑ２のベース・エミッ
タ間電圧をそれぞれＶＢＥＱ１，ＶＢＥＱ２とすると、 Ｉｏｕｔ＝（Ｖｉｎ＋ＶＢＥＱ１−ＶＢＥＱ２）／Ｒ１ で与えられる。
合と同様に、トランジスタＱ１，Ｑ２のベース・エミッ
タ間電圧をそれぞれＶＢＥＱ１，ＶＢＥＱ２とすると、 Ｉｏｕｔ＝（Ｖｉｎ＋ＶＢＥＱ１−ＶＢＥＱ２）／Ｒ１ で与えられる。
【００１６】いま、トランジスタＱ２とＱ３及び抵抗Ｒ
１とＲ２が全く同一であり、カレントミラー回路１１の
入力電流と出力電流の比が１対１であるとする。この場
合、トランジスタＱ３のコレクタ電流はＩｏｕｔと等し
くなり、トランジスタＱ１のエミッタ電流はＩｏｕｔ＋
Ｉ２となる。よって、 ＶＢＥＱ１＝ＶＴ×ｌｎ（（Ｉｏｕｔ＋Ｉ２）／ＩＳ） ＶＢＥＱ２＝ＶＴ×ｌｎ（Ｉｏｕｔ／ＩＳ） となる。上述のように、Ｉｏｕｔ＞＞Ｉ２であるから、
ＶＢＥＱ１〓ＶＢＥＱ２となる。
１とＲ２が全く同一であり、カレントミラー回路１１の
入力電流と出力電流の比が１対１であるとする。この場
合、トランジスタＱ３のコレクタ電流はＩｏｕｔと等し
くなり、トランジスタＱ１のエミッタ電流はＩｏｕｔ＋
Ｉ２となる。よって、 ＶＢＥＱ１＝ＶＴ×ｌｎ（（Ｉｏｕｔ＋Ｉ２）／ＩＳ） ＶＢＥＱ２＝ＶＴ×ｌｎ（Ｉｏｕｔ／ＩＳ） となる。上述のように、Ｉｏｕｔ＞＞Ｉ２であるから、
ＶＢＥＱ１〓ＶＢＥＱ２となる。
【００１７】よって、入力段のエミッタフォロワＱ１と
出力段のエミッタ接地トランジスタＱ２のベース・エミ
ッタ間電圧は同じように変動し、両者のベース・エミッ
タ間電圧の変動は打ち消される。すなわち、 Ｉｏｕｔ＝Ｖｉｎ／Ｒ１ となり、入力電圧Ｖｉｎの変化量と出力電流Ｉｏｕｔの
変化量の関係をほぼ直線的なものとすることができる。
出力段のエミッタ接地トランジスタＱ２のベース・エミ
ッタ間電圧は同じように変動し、両者のベース・エミッ
タ間電圧の変動は打ち消される。すなわち、 Ｉｏｕｔ＝Ｖｉｎ／Ｒ１ となり、入力電圧Ｖｉｎの変化量と出力電流Ｉｏｕｔの
変化量の関係をほぼ直線的なものとすることができる。
【００１８】なお、定電流源１２は、初期動作時にトラ
ンジスタＱ２及びＱ３をオンさせるために設けられてい
るが、これがなくてもリーク電流によってトランジスタ
Ｑ２、Ｑ３をオンさせることができるので、定電流源１
２を設けなくてもよい。この場合、素子数を減らし、か
つ入力電圧と出力電流間の直線性をより改善することが
できる。
ンジスタＱ２及びＱ３をオンさせるために設けられてい
るが、これがなくてもリーク電流によってトランジスタ
Ｑ２、Ｑ３をオンさせることができるので、定電流源１
２を設けなくてもよい。この場合、素子数を減らし、か
つ入力電圧と出力電流間の直線性をより改善することが
できる。
【００１９】また、トランジスタＱ２とＱ３及び抵抗Ｒ
１とＲ２が全く同一であり、カレントミラー回路１１の
入力電流と出力電流の比が１対１であるとしたが、これ
に限るものではなく、カレントミラー回路１１の出力電
流がＩｏｕｔと等しければよい。例えば、トランジスタ
Ｑ３をトランジスタＱ２と同一のものとし、抵抗Ｒ２の
抵抗値を抵抗Ｒ１の抵抗値のｎ倍の値に設定し、カレン
トミラー回路１１の入力電流と出力電流の比を１対ｎと
設定してもよい。
１とＲ２が全く同一であり、カレントミラー回路１１の
入力電流と出力電流の比が１対１であるとしたが、これ
に限るものではなく、カレントミラー回路１１の出力電
流がＩｏｕｔと等しければよい。例えば、トランジスタ
Ｑ３をトランジスタＱ２と同一のものとし、抵抗Ｒ２の
抵抗値を抵抗Ｒ１の抵抗値のｎ倍の値に設定し、カレン
トミラー回路１１の入力電流と出力電流の比を１対ｎと
設定してもよい。
【００２０】図２は、本発明の第２の実施例を示す。本
実施例は、出力用のトランジスタＱ２のエミッタ抵抗と
カレントミラー回路１１の入力端子に接続されたトラン
ジスタＱ３のエミッタ抵抗を共通としたことに特徴があ
る。また、カレントミラー回路１１及び定電流源１２の
回路構成を第１の実施例と異なるものにしている。
実施例は、出力用のトランジスタＱ２のエミッタ抵抗と
カレントミラー回路１１の入力端子に接続されたトラン
ジスタＱ３のエミッタ抵抗を共通としたことに特徴があ
る。また、カレントミラー回路１１及び定電流源１２の
回路構成を第１の実施例と異なるものにしている。
【００２１】すなわち、図２に示した回路において、ト
ランジスタＱ２のエミッタ及びトランジスタＱ３のエミ
ッタは抵抗Ｒ６の第１の端子に接続され、抵抗Ｒ６の第
２の端子はアース端子に接続されている。
ランジスタＱ２のエミッタ及びトランジスタＱ３のエミ
ッタは抵抗Ｒ６の第１の端子に接続され、抵抗Ｒ６の第
２の端子はアース端子に接続されている。
【００２２】その結果、図１に示す回路において抵抗Ｒ
１及び抵抗Ｒ２間の誤差に起因した入力段のエミッタフ
ォロワＱ１のバイアス電流と出力段のトランジスタＱ２
のバイアス電流間の誤差をなくすことができ、入力電圧
Ｖｉｎと出力電流Ｉｏｕｔ間の直線性を改善することが
できる。また、抵抗Ｒ６にはトランジスタＱ２及びＱ３
のエミッタ電流が流れることから、抵抗Ｒ６の抵抗値を
図１に示す抵抗Ｒ１の抵抗値より下げても抵抗Ｒ６にお
いて図１に示した実施例と同一の電圧降下を得ることが
できる。よって、抵抗数を少なくし、素子領域を小さく
することができる。
１及び抵抗Ｒ２間の誤差に起因した入力段のエミッタフ
ォロワＱ１のバイアス電流と出力段のトランジスタＱ２
のバイアス電流間の誤差をなくすことができ、入力電圧
Ｖｉｎと出力電流Ｉｏｕｔ間の直線性を改善することが
できる。また、抵抗Ｒ６にはトランジスタＱ２及びＱ３
のエミッタ電流が流れることから、抵抗Ｒ６の抵抗値を
図１に示す抵抗Ｒ１の抵抗値より下げても抵抗Ｒ６にお
いて図１に示した実施例と同一の電圧降下を得ることが
できる。よって、抵抗数を少なくし、素子領域を小さく
することができる。
【００２３】また、本実施例において、カレントミラー
回路１１は、ｐｎｐトランジスタＱ４，Ｑ５，Ｑ６及び
抵抗Ｒ３，Ｒ４により構成されている。カレントミラー
回路の入力端子であるトランジスタＱ５のコレクタはト
ランジスタＱ６のベースに接続される。トランジスタＱ
６のコレクタは接地され、エミッタはトランジスタＱ
４，Ｑ５のベースに接続される。トランジスタＱ４，Ｑ
５のエミッタは、それぞれ抵抗Ｒ３，Ｒ４を介して電源
端子に接続される。カレントミラー回路の出力端子であ
るトランジスタＱ４のコレクタは、トランジスタＱ１の
エミッタに接続される。
回路１１は、ｐｎｐトランジスタＱ４，Ｑ５，Ｑ６及び
抵抗Ｒ３，Ｒ４により構成されている。カレントミラー
回路の入力端子であるトランジスタＱ５のコレクタはト
ランジスタＱ６のベースに接続される。トランジスタＱ
６のコレクタは接地され、エミッタはトランジスタＱ
４，Ｑ５のベースに接続される。トランジスタＱ４，Ｑ
５のエミッタは、それぞれ抵抗Ｒ３，Ｒ４を介して電源
端子に接続される。カレントミラー回路の出力端子であ
るトランジスタＱ４のコレクタは、トランジスタＱ１の
エミッタに接続される。
【００２４】図２に示したカレントミラー回路１１にお
いて、トランジスタＱ６によりベース電流を補正するこ
とができ、温度変化等に対して安定した高性能な電流を
供給することができる。
いて、トランジスタＱ６によりベース電流を補正するこ
とができ、温度変化等に対して安定した高性能な電流を
供給することができる。
【００２５】また、本実施例において、定電流源１２
は、定電流源Ｉ３と、トランジスタＱ７，Ｑ８及びトラ
ンジスタＱ８のエミッタ抵抗Ｒ５によりなるカレントミ
ラー回路１４により構成される。定電流源Ｉ３の出力電
流をカレントミラー回路１４で折り返した電流がトラン
ジスタＱ１のエミッタに供給される。
は、定電流源Ｉ３と、トランジスタＱ７，Ｑ８及びトラ
ンジスタＱ８のエミッタ抵抗Ｒ５によりなるカレントミ
ラー回路１４により構成される。定電流源Ｉ３の出力電
流をカレントミラー回路１４で折り返した電流がトラン
ジスタＱ１のエミッタに供給される。
【００２６】なお、本実施例においても第１の実施例と
同様に定電流源１２は設けなくてもよい。図３は、本発
明の第３の実施例を示す。
同様に定電流源１２は設けなくてもよい。図３は、本発
明の第３の実施例を示す。
【００２７】本実施例は、差動増幅器の入力段に用いら
れるもので、正転信号及び反転信号を出力する電流電圧
変換回路である。正転信号入力端子はトランジスタＱ１
のベースに接続され、正転信号出力端子はトランジスタ
Ｑ２のコレクタに接続される。正転信号出力端子は、例
えば差動増幅器の非反転入力端子に接続される。トラン
ジスタＱ１，Ｑ２，Ｑ３，抵抗Ｒ６、カレントミラー回
路１１及び定電流源１２で構成される電流電圧変換回路
は、図２に示した電流電圧変換回路と同様のものであ
る。
れるもので、正転信号及び反転信号を出力する電流電圧
変換回路である。正転信号入力端子はトランジスタＱ１
のベースに接続され、正転信号出力端子はトランジスタ
Ｑ２のコレクタに接続される。正転信号出力端子は、例
えば差動増幅器の非反転入力端子に接続される。トラン
ジスタＱ１，Ｑ２，Ｑ３，抵抗Ｒ６、カレントミラー回
路１１及び定電流源１２で構成される電流電圧変換回路
は、図２に示した電流電圧変換回路と同様のものであ
る。
【００２８】また、反転信号入力端子はトランジスタＱ
１’のベースに接続され、反転信号出力端子はトランジ
スタＱ２’のコレクタに接続される。反転信号出力端子
は、例えば差動増幅器の反転入力端子に接続される。こ
こで、トランジスタＱ１’、Ｑ２’、Ｑ３’、Ｑ４’、
Ｑ５’、定電流源１２’、抵抗Ｒ６’で構成される電圧
電流変換回路は、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ
４、Ｑ５、定電流源１２、抵抗Ｒ６で構成される電圧電
流変換回路と同一のものである。
１’のベースに接続され、反転信号出力端子はトランジ
スタＱ２’のコレクタに接続される。反転信号出力端子
は、例えば差動増幅器の反転入力端子に接続される。こ
こで、トランジスタＱ１’、Ｑ２’、Ｑ３’、Ｑ４’、
Ｑ５’、定電流源１２’、抵抗Ｒ６’で構成される電圧
電流変換回路は、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ
４、Ｑ５、定電流源１２、抵抗Ｒ６で構成される電圧電
流変換回路と同一のものである。
【００２９】本実施例において、正転信号出力端子また
は反転信号出力端子に出力される出力電流は正転信号入
力端子または反転信号入力端子に供給される入力電圧に
対してリニアな変化量を有し、その歪み特性を良好なも
のとすることができる。また、トランジスタＱ２、Ｑ
３，Ｑ２’，Ｑ３’のバイアスが抵抗でなされているの
で、入力のダイナミックレンジを広くすることができ
る。
は反転信号出力端子に出力される出力電流は正転信号入
力端子または反転信号入力端子に供給される入力電圧に
対してリニアな変化量を有し、その歪み特性を良好なも
のとすることができる。また、トランジスタＱ２、Ｑ
３，Ｑ２’，Ｑ３’のバイアスが抵抗でなされているの
で、入力のダイナミックレンジを広くすることができ
る。
【００３０】また、第１の実施例と同様に、抵抗Ｒ６，
Ｒ６’に代えてトランジスタＱ２，Ｑ３、Ｑ２’、Ｑ
３’のエミッタをそれぞれ抵抗Ｒ１，Ｒ２，Ｒ１’，Ｒ
２’を介して接地させてもよい。
Ｒ６’に代えてトランジスタＱ２，Ｑ３、Ｑ２’、Ｑ
３’のエミッタをそれぞれ抵抗Ｒ１，Ｒ２，Ｒ１’，Ｒ
２’を介して接地させてもよい。
【００３１】
【発明の効果】以上説明したように、本発明の電圧電流
変換回路において、入力段のトランジスタのバイアス電
流と出力段のトランジスタのバイアス電流が同一である
ため、入力電圧に対して極めて直線的に変化する出力電
流を得ることができる。
変換回路において、入力段のトランジスタのバイアス電
流と出力段のトランジスタのバイアス電流が同一である
ため、入力電圧に対して極めて直線的に変化する出力電
流を得ることができる。
【図１】本発明の第１の実施例を示す回路図。
【図２】本発明の第２の実施例を示す回路図。
【図３】本発明の第３の実施例を示す回路図。
【図４】従来の回路を示す回路図。
Ｑ１，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８…ｐｎｐトランジ
スタ、 Ｑ２，Ｑ３…ｎｐｎトランジスタ、 Ｉ１，Ｉ２…定電流源、 Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６…抵抗、 Ｖｉｎ…入力電圧、 Ｉｏｕｔ…出力電流、 １１、１３…カレントミラー回路、 １２…定電流源。
スタ、 Ｑ２，Ｑ３…ｎｐｎトランジスタ、 Ｉ１，Ｉ２…定電流源、 Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６…抵抗、 Ｖｉｎ…入力電圧、 Ｉｏｕｔ…出力電流、 １１、１３…カレントミラー回路、 １２…定電流源。
Claims (4)
- 【請求項１】 ベースが入力端子に接続されたエミッタ
フォロワの第１のトランジスタと、 ベースに前記第１のトランジスタのエミッタが接続さ
れ、エミッタが第１の抵抗を介して接地され、コレクタ
が出力端子に接続され、前記第１のトランジスタの導電
性と逆の導電性を有する第２のトランジスタと、 ベースに前記第１のトランジスタのエミッタが接続さ
れ、エミッタが第２の抵抗を介して接地され、前記第２
のトランジスタと同一の特性を有する第３のトランジス
タと、 前記第３のトランジスタのコレクタ電流が入力され、前
記第２のトランジスタのコレクタ電流と同一の電流を前
記第１のトランジスタのエミッタに供給するカレントミ
ラー回路とを具備することを特徴とする電圧電流変換回
路。 - 【請求項２】 ベースが入力端子に接続されたエミッタ
フォロワの第１のトランジスタと、 ベースに前記第１のトランジスタのエミッタが接続さ
れ、コレクタが出力端子に接続され、前記第１のトラン
ジスタの導電性と逆の導電性を有する第２のトランジス
タと、 ベースに前記第１のトランジスタのエミッタが接続さ
れ、前記第２のトランジスタと同一の特性を有する第３
のトランジスタと、 第１の端子が前記第２のトランジスタのエミッタ及び前
記第３のトランジスタのエミッタに接続され、第２の端
子が接地された抵抗と、 前記第３のトランジスタのコレクタ電流が入力され、前
記第２のトランジスタのコレクタ電流と同一の電流を前
記第１のトランジスタのエミッタに供給するカレントミ
ラー回路とを具備することを特徴とする電圧電流変換回
路。 - 【請求項３】 前記第１のトランジスタのエミッタに、
前記カレントミラー回路が供給する電流よりも小さい電
流を供給する定電流源をさらに具備することを特徴とす
る請求項１、２記載の電圧電流変換回路。 - 【請求項４】 正転信号入力端子、反転信号入力端子、
正転信号出力端子及び反転信号出力端子を有し、 ベースが前記正転信号入力端子に接続されたエミッタフ
ォロワの第１のトランジスタと、 ベースに前記第１のトランジスタのエミッタが接続さ
れ、コレクタが前記正転信号出力端子に接続され、前記
第１のトランジスタの導電性と逆の導電性を有する第２
のトランジスタと、 ベースに前記第１のトランジスタのエミッタが接続さ
れ、前記第２のトランジスタと同一の特性を有しる第３
のトランジスタと、 第１の端子が前記第２のトランジスタのエミッタ及び前
記第３のトランジスタのエミッタに接続され、第２の端
子が接地された第１の抵抗と、 前記第３のトランジスタのコレクタ電流が入力され、前
記第２のトランジスタのコレクタ電流と同一の電流を前
記第１のトランジスタのエミッタに供給する第１のカレ
ントミラー回路と、 前記第１のトランジスタのエミッタに、前記第１のカレ
ントミラー回路が供給する電流よりも小さい電流を供給
する第１の定電流源と、 ベースが前記反転信号入力端子に接続されたエミッタフ
ォロワの第４のトランジスタと、 ベースに前記第４のトランジスタのエミッタが接続さ
れ、コレクタが前記反転信号出力端子に接続され、前記
第４のトランジスタの導電性と逆の導電性を有する第５
のトランジスタと、 ベースに前記第４のトランジスタのエミッタが接続さ
れ、前記第５のトランジスタと同一の特性を有する第６
のトランジスタと、 第１の端子が前記第５のトランジスタのエミッタ及び前
記第６のトランジスタのエミッタに接続され、第２の端
子が接地された第２の抵抗と、 前記第６のトランジスタのコレクタ電流が入力され、前
記第５のトランジスタのコレクタ電流と同一の電流を前
記第４のトランジスタのエミッタに供給する第２のカレ
ントミラー回路と、 前記第４のトランジスタのエミッタに、前記第４のカレ
ントミラー回路が供給する電流よりも小さい電流を供給
する第２の定電流源とを具備することを特徴とする電圧
電流変換回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8163035A JPH1013165A (ja) | 1996-06-24 | 1996-06-24 | 電圧電流変換回路 |
| TW086108593A TW347610B (en) | 1996-06-24 | 1997-06-19 | Voltage/current converting circuit |
| US08/880,693 US5859528A (en) | 1996-06-24 | 1997-06-23 | Voltage-to-current converter for outputting a current which varies in proportion to an input voltage |
| KR1019970026413A KR100307834B1 (ko) | 1996-06-24 | 1997-06-23 | 전압전류변환회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8163035A JPH1013165A (ja) | 1996-06-24 | 1996-06-24 | 電圧電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1013165A true JPH1013165A (ja) | 1998-01-16 |
Family
ID=15765955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8163035A Pending JPH1013165A (ja) | 1996-06-24 | 1996-06-24 | 電圧電流変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5859528A (ja) |
| JP (1) | JPH1013165A (ja) |
| KR (1) | KR100307834B1 (ja) |
| TW (1) | TW347610B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108205349A (zh) * | 2016-12-19 | 2018-06-26 | 北京兆易创新科技股份有限公司 | 一种带隙基准电路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3465840B2 (ja) * | 1997-11-21 | 2003-11-10 | 松下電器産業株式会社 | 電圧電流変換回路 |
| FR2809834B1 (fr) * | 2000-05-30 | 2002-08-23 | St Microelectronics Sa | Source de courant a faible tension d'alimentation et a faible sensibilite en tension |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4354122A (en) * | 1980-08-08 | 1982-10-12 | Bell Telephone Laboratories, Incorporated | Voltage to current converter |
| JPH05259755A (ja) * | 1992-03-16 | 1993-10-08 | Toshiba Corp | 電圧電流変換回路 |
-
1996
- 1996-06-24 JP JP8163035A patent/JPH1013165A/ja active Pending
-
1997
- 1997-06-19 TW TW086108593A patent/TW347610B/zh not_active IP Right Cessation
- 1997-06-23 US US08/880,693 patent/US5859528A/en not_active Expired - Fee Related
- 1997-06-23 KR KR1019970026413A patent/KR100307834B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108205349A (zh) * | 2016-12-19 | 2018-06-26 | 北京兆易创新科技股份有限公司 | 一种带隙基准电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW347610B (en) | 1998-12-11 |
| KR980006947A (ko) | 1998-03-30 |
| KR100307834B1 (ko) | 2001-10-19 |
| US5859528A (en) | 1999-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| US5311146A (en) | Current mirror for low supply voltage operation | |
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| KR870002693B1 (ko) | 증폭기 장치 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JPH1013165A (ja) | 電圧電流変換回路 | |
| JP2644191B2 (ja) | バッファアンプ | |
| JP3272749B2 (ja) | 入力電流に対して出力電流が所定の比率を有する電流源 | |
| US5498952A (en) | Precise current generator | |
| US5164681A (en) | Voltage-current conversion circuit | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| US4509020A (en) | Push-pull amplifier | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| US4356455A (en) | Amplifier | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPH02244309A (ja) | 微小電流源 | |
| JPH11177353A (ja) | 電圧電流変換回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH0421363B2 (ja) | ||
| JP2001195141A (ja) | バンドギャップリファレンス回路 | |
| JPS6037809A (ja) | 相補ｂ級シングルエンデイツドプツシユプル増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021022 |