JPH1124769A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH1124769A JPH1124769A JP9187160A JP18716097A JPH1124769A JP H1124769 A JPH1124769 A JP H1124769A JP 9187160 A JP9187160 A JP 9187160A JP 18716097 A JP18716097 A JP 18716097A JP H1124769 A JPH1124769 A JP H1124769A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- circuit
- constant current
- pnp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 hFEやアーリー電圧による出力電流のバラ
ツキや変動を抑えた定電流回路を得る。 【解決手段】 差動回路の反転入力にNPNトランジス
タQ1を、非反転入力にNPNトランジスタQ2とR1
の直列回路を接続して、差動回路の反転出力にベースを
共通にした3つのPNPトタンジスタQ3,Q4,Q5
を接続して、Q3,Q4のコレクタを反転入力,非反転
入力に各々接続し、Q5のコレクタを定電流出力とする
構成とした。
ツキや変動を抑えた定電流回路を得る。 【解決手段】 差動回路の反転入力にNPNトランジス
タQ1を、非反転入力にNPNトランジスタQ2とR1
の直列回路を接続して、差動回路の反転出力にベースを
共通にした3つのPNPトタンジスタQ3,Q4,Q5
を接続して、Q3,Q4のコレクタを反転入力,非反転
入力に各々接続し、Q5のコレクタを定電流出力とする
構成とした。
Description
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
定電流回路において、特にhFE(電流増幅率)や所謂
アーリー電圧による出力電流の変動を抑制した定電流回
路に関する。
定電流回路において、特にhFE(電流増幅率)や所謂
アーリー電圧による出力電流の変動を抑制した定電流回
路に関する。
【0002】
【従来の技術】エミッタの大きさが異なる2つのトラン
ジスタのコレクタに、等しい電流を流し、2つのトタン
ジスタのベースとエミッタとの間に生じる電圧の差異に
基づた定電流を出力させる定電流回路は良く知られてい
る。図2は、従来のこの種の定電流回路を示す回路図で
ある。図2に示す回路は、トランジスタのエミッタサイ
ズ比が、1:n1で与えられたNPNトランジスタQ2
1,Q22と、抵抗R21から構成される定電流発生部
の出力に、PNPトランジスタQ23,Q24からなる
カレントミラー回路が接続され、トランジスタQ23,
Q24と、そのベースが共通のPNPトランジスタQ2
5によって、出力電流Iout を得る構成としている。
ジスタのコレクタに、等しい電流を流し、2つのトタン
ジスタのベースとエミッタとの間に生じる電圧の差異に
基づた定電流を出力させる定電流回路は良く知られてい
る。図2は、従来のこの種の定電流回路を示す回路図で
ある。図2に示す回路は、トランジスタのエミッタサイ
ズ比が、1:n1で与えられたNPNトランジスタQ2
1,Q22と、抵抗R21から構成される定電流発生部
の出力に、PNPトランジスタQ23,Q24からなる
カレントミラー回路が接続され、トランジスタQ23,
Q24と、そのベースが共通のPNPトランジスタQ2
5によって、出力電流Iout を得る構成としている。
【0003】図2の回路において、トランジスタQ22
のエミッタに流れる基準電流を、Iref 、トランジスタ
Q21のエミッタに流れる電流をI1、トランジスタQ
25のコレクタに流れる出力電流をIout とし、トラン
ジスタQ21,Q22のエミッタサイズ比を1:n1、
トランジスタQ24,Q25のエミッタサイズ比を1:
n2、トランジスタQ22にシリーズに接続される抵抗
をR21とすると、PNPトランジスタの電流増幅率h
FEの影響について考えると、以下の計算式が得られ
る。
のエミッタに流れる基準電流を、Iref 、トランジスタ
Q21のエミッタに流れる電流をI1、トランジスタQ
25のコレクタに流れる出力電流をIout とし、トラン
ジスタQ21,Q22のエミッタサイズ比を1:n1、
トランジスタQ24,Q25のエミッタサイズ比を1:
n2、トランジスタQ22にシリーズに接続される抵抗
をR21とすると、PNPトランジスタの電流増幅率h
FEの影響について考えると、以下の計算式が得られ
る。
【0004】Iref =(1/R21)・(K・T/q)
・1n(n1・I1/Iref ) I1=Iref ・hFE/(hFE+2+n2) Iout =Iref ・n2・hFE/(hFE+2+n2)
となり、hFEに大きく依存する。 (但し、K:ボルツマン定数、T:絶対温度、q:電子
の電荷を示す。)
・1n(n1・I1/Iref ) I1=Iref ・hFE/(hFE+2+n2) Iout =Iref ・n2・hFE/(hFE+2+n2)
となり、hFEに大きく依存する。 (但し、K:ボルツマン定数、T:絶対温度、q:電子
の電荷を示す。)
【0005】同様に、アーリー電圧VA についても、 I1=Iref ・(1+VCEQ23/VA )/(1+VCEQ24/VA ) =Iref ・(1+VCEQ23/VA )/(1+VBEQ24/VA ) Iout =Iref ・n2・(1+VCEQ25/VA )/
(1+VBEQ24/VA ) となり、アーリー電圧VA にも依存する。図4はシミュ
レーションによる出力電流のhFE依存特性を示す図、
図5はシミュレーションによる出力電流のアーリー電圧
依存特性を示す図であり、図4,図5において点線20
はこの回路の出力特性を示す。
(1+VBEQ24/VA ) となり、アーリー電圧VA にも依存する。図4はシミュ
レーションによる出力電流のhFE依存特性を示す図、
図5はシミュレーションによる出力電流のアーリー電圧
依存特性を示す図であり、図4,図5において点線20
はこの回路の出力特性を示す。
【0006】図3は、出力電流のhFE依存性を改善し
た従来のこの種の他の定電流回路の回路構成を示す図で
あり、トランスコンダクタンスアンプ(TCA)回路6
を設けた定電流回路を示す。図3に示す回路の構成は、
トランジスタQ31,Q32と、ベースを共通にトラン
ジスタQ40,Q41とが接続されており、トランジス
タQ31と40、トランジスタQ32とQ41とは同一
エミッタサイズとしている。また抵抗R31とR32の
抵抗値も同じ値としている。またトランジスタQ40の
コレクタはTCA回路6を構成する差動回路の反転入力
端に接続され、トタンジスタQ11のコレクタはこの差
動回路の非反転入力端に接続され、この差動回路の出力
はトランジスタQ2のコレクタに接続された構成となっ
ている。
た従来のこの種の他の定電流回路の回路構成を示す図で
あり、トランスコンダクタンスアンプ(TCA)回路6
を設けた定電流回路を示す。図3に示す回路の構成は、
トランジスタQ31,Q32と、ベースを共通にトラン
ジスタQ40,Q41とが接続されており、トランジス
タQ31と40、トランジスタQ32とQ41とは同一
エミッタサイズとしている。また抵抗R31とR32の
抵抗値も同じ値としている。またトランジスタQ40の
コレクタはTCA回路6を構成する差動回路の反転入力
端に接続され、トタンジスタQ11のコレクタはこの差
動回路の非反転入力端に接続され、この差動回路の出力
はトランジスタQ2のコレクタに接続された構成となっ
ている。
【0007】次に図3に示す従来の回路の動作について
説明する。トランジスタQ31のコレクタ電流IC1
と、トランジスタQ32のコレクタ電流IC2とで生じ
る電流誤差と、同一の誤差電流をトランジスタQ10の
コレクタ電流IC10とトランジスタQ11のコレクタ
電流IC11とで発生させ、抵抗R33,R34で誤差
電圧ΔVdに変換し、この誤差電圧をTCA回路6を構
成する差動回路で電流に変換して、トランジスタQ3
2,Q34のコレクタ接続点に加えるように動作させて
いる。
説明する。トランジスタQ31のコレクタ電流IC1
と、トランジスタQ32のコレクタ電流IC2とで生じ
る電流誤差と、同一の誤差電流をトランジスタQ10の
コレクタ電流IC10とトランジスタQ11のコレクタ
電流IC11とで発生させ、抵抗R33,R34で誤差
電圧ΔVdに変換し、この誤差電圧をTCA回路6を構
成する差動回路で電流に変換して、トランジスタQ3
2,Q34のコレクタ接続点に加えるように動作させて
いる。
【0008】例えば、PNPトランジスタのhFEが低
下した場合、 トランジスタQ33,Q34,Q39のhFE(電流
増幅率)が小となり、 トランジスタQ33,Q34,Q39のベース電流が
大となり、 電流誤差(IC2−IC1)は大となり、 誤差電流(IC11−IC10)も大となり、 TCA入力電圧(ΔVd)が大となり、 TCA出力電流(IC6−IC7=IF 8)が大とな
ってフィードバックされ、 電流誤差(IC2−IC1)が小となる。 このようなフィードバック制御によって、hFE低下に
よっても出力電流Iout の変化を小さくすることとして
いる。
下した場合、 トランジスタQ33,Q34,Q39のhFE(電流
増幅率)が小となり、 トランジスタQ33,Q34,Q39のベース電流が
大となり、 電流誤差(IC2−IC1)は大となり、 誤差電流(IC11−IC10)も大となり、 TCA入力電圧(ΔVd)が大となり、 TCA出力電流(IC6−IC7=IF 8)が大とな
ってフィードバックされ、 電流誤差(IC2−IC1)が小となる。 このようなフィードバック制御によって、hFE低下に
よっても出力電流Iout の変化を小さくすることとして
いる。
【0009】
【発明が解決しようとする課題】上記のような従来の定
電流回路は、図2に示す回路ではhFE(電流増幅率)
およびアーリー電圧の両方に出力電流が依存するという
問題がある。また図3に示す回路では、hFE(電流増
幅率)変動による影響を小さくすることはできるが、出
力電流がアーリー電圧に依存する。すなわちアーリー電
圧が低い場合、電源電圧が高くなるとトランジスタQ3
2,Q33,Q40,Q41のVCEが大きくなり、IC
1,IC2,IC10,IC11が増加するが、トラン
ジスタQ32とQ33は異なる導電型のトランジスタで
アーリー電圧が異なるため、IC1とIC2の増加量が
異なる。さらにトランジスタQ31とQ40のVCEも異
なっており、正確な電流誤差と電圧誤差を得ることは難
しく、結果的にはアーリー電圧のバラツキや電源電圧の
変動によって出力電流Iout が変動してしまうという問
題点があった。
電流回路は、図2に示す回路ではhFE(電流増幅率)
およびアーリー電圧の両方に出力電流が依存するという
問題がある。また図3に示す回路では、hFE(電流増
幅率)変動による影響を小さくすることはできるが、出
力電流がアーリー電圧に依存する。すなわちアーリー電
圧が低い場合、電源電圧が高くなるとトランジスタQ3
2,Q33,Q40,Q41のVCEが大きくなり、IC
1,IC2,IC10,IC11が増加するが、トラン
ジスタQ32とQ33は異なる導電型のトランジスタで
アーリー電圧が異なるため、IC1とIC2の増加量が
異なる。さらにトランジスタQ31とQ40のVCEも異
なっており、正確な電流誤差と電圧誤差を得ることは難
しく、結果的にはアーリー電圧のバラツキや電源電圧の
変動によって出力電流Iout が変動してしまうという問
題点があった。
【0010】本発明はかかる問題点を解決するためにな
されたものであり、hFE(電流増幅率)およびアーリ
ー電圧に依存しない定電流回路を提供することを目的と
している。
されたものであり、hFE(電流増幅率)およびアーリ
ー電圧に依存しない定電流回路を提供することを目的と
している。
【0011】
【課題を解決するための手段】本発明の定電流回路は、
エミッタの大きさがそれぞれ異なるトランジスタのコレ
クタに等しい電流を流し、各トランジスタのベース・エ
ミッタ間に生じる電圧の差異に基づく定電流を出力する
定電流回路において、各トランジスタ間に差動回路によ
る帰還回路を形成することにより、hFEやアーリー電
圧による出力電流のバラツキや変動を抑える構成とした
ものである。
エミッタの大きさがそれぞれ異なるトランジスタのコレ
クタに等しい電流を流し、各トランジスタのベース・エ
ミッタ間に生じる電圧の差異に基づく定電流を出力する
定電流回路において、各トランジスタ間に差動回路によ
る帰還回路を形成することにより、hFEやアーリー電
圧による出力電流のバラツキや変動を抑える構成とした
ものである。
【0012】具体的には、共通電源で動作する差動回路
と、この差動回路の反転入力端にコレクタおよびベース
が共通接続されエミッタが共通接地される第1のNPN
(またはPNP)トランジスタと、前記差動回路の非反
転入力端にそのコレクタおよびベースが共通接続されエ
ミッタが抵抗を介して共通接地される第2のNPN(ま
たはPNP)トタンジスタと、エミッタが前記共通電源
に接続されコレクタが前記第1のトランジスタのコレク
タに接続されベースが前記差動回路の反転入力端に接続
された第3のPNP(またはNPN)トランジスタと、
エミッタが前記共通電源に接続されコレクタが前記第2
のトランジスタのコレクタに接続されベースが前記差動
回路の反転入力端に接続された第4のPNP(またはN
PN)トランジスタと、エミッタが前記共通電源に接続
されベースが前記第3および第4のトランジスタのベー
スと共通接続された第5のPNP(またはNPN)トラ
ンジスタとで回路が構成され、前記第5のトランジスタ
のコレクタを出力とする定電流回路を特徴とする。
と、この差動回路の反転入力端にコレクタおよびベース
が共通接続されエミッタが共通接地される第1のNPN
(またはPNP)トランジスタと、前記差動回路の非反
転入力端にそのコレクタおよびベースが共通接続されエ
ミッタが抵抗を介して共通接地される第2のNPN(ま
たはPNP)トタンジスタと、エミッタが前記共通電源
に接続されコレクタが前記第1のトランジスタのコレク
タに接続されベースが前記差動回路の反転入力端に接続
された第3のPNP(またはNPN)トランジスタと、
エミッタが前記共通電源に接続されコレクタが前記第2
のトランジスタのコレクタに接続されベースが前記差動
回路の反転入力端に接続された第4のPNP(またはN
PN)トランジスタと、エミッタが前記共通電源に接続
されベースが前記第3および第4のトランジスタのベー
スと共通接続された第5のPNP(またはNPN)トラ
ンジスタとで回路が構成され、前記第5のトランジスタ
のコレクタを出力とする定電流回路を特徴とする。
【0013】また、共通電源で動作する差動回路と、こ
の差動回路の反転入力端にコレクタおよびベースが共通
接続されエミッタが共通接地される第1のNPN(また
はPNP)トランジスタと、前記差動回路の非反転入力
端にそのコレクタおよびベースが共通接続されエミッタ
が抵抗を介して共通接地される第2のNPN(またはP
NP)トタンジスタと、エミッタが前記共通電源に接続
されコレクタが前記第1のトランジスタのコレクタに接
続されベースが前記差動回路の反転入力端に接続された
第3のPNP(またはNPN)トランジスタと、エミッ
タが前記共通電源に接続されコレクタが前記第2のトラ
ンジスタのコレクタに接続されベースが前記差動回路の
反転入力端に接続された第4のPNP(またはNPN)
トランジスタと、それぞれのエミッタが前記共通電源に
接続されそれぞれのベースが前記第3および第4のトラ
ンジスタのベースと共通接続される復数個のPNP(ま
たはNPN)トランジスタで形成されたトランジスタ群
とで回路が構成され、前記トランジスタ群の共通コレク
タを出力とする定電流回路を特徴とする。
の差動回路の反転入力端にコレクタおよびベースが共通
接続されエミッタが共通接地される第1のNPN(また
はPNP)トランジスタと、前記差動回路の非反転入力
端にそのコレクタおよびベースが共通接続されエミッタ
が抵抗を介して共通接地される第2のNPN(またはP
NP)トタンジスタと、エミッタが前記共通電源に接続
されコレクタが前記第1のトランジスタのコレクタに接
続されベースが前記差動回路の反転入力端に接続された
第3のPNP(またはNPN)トランジスタと、エミッ
タが前記共通電源に接続されコレクタが前記第2のトラ
ンジスタのコレクタに接続されベースが前記差動回路の
反転入力端に接続された第4のPNP(またはNPN)
トランジスタと、それぞれのエミッタが前記共通電源に
接続されそれぞれのベースが前記第3および第4のトラ
ンジスタのベースと共通接続される復数個のPNP(ま
たはNPN)トランジスタで形成されたトランジスタ群
とで回路が構成され、前記トランジスタ群の共通コレク
タを出力とする定電流回路を特徴とする。
【0014】また、前記第1のトランジスタと前記第2
のトランジスタを第1の導電型MOSEFETとし、前
記第3のトランジスタと前記第4のトランジスタと前記
第5のトランジスタまたは前記トランジスタ群を前記第
1の導電型とは逆の第2の導電型MOSFETとしたこ
とを特徴とする。
のトランジスタを第1の導電型MOSEFETとし、前
記第3のトランジスタと前記第4のトランジスタと前記
第5のトランジスタまたは前記トランジスタ群を前記第
1の導電型とは逆の第2の導電型MOSFETとしたこ
とを特徴とする。
【0015】さらに、半導体集積回路上に形成される定
電流回路であることを特徴とする。
電流回路であることを特徴とする。
【0016】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。図1は、本発明の定電流回路の構成
の一実施形態を示す回路図である。図1に示すように本
実施形態の定電流回路は、トランジスタQ5,Q6,Q
7,Q8と抵抗R5とで差動回路5が構成され、この差
動回路5の反転入力端にはトランジスタQ1のコレクタ
とベースが共通接続され、非反転入力端にはトランジス
タQ2のコレクタとベースが共通接続され、このトラン
ジスタQ2のエミッタに抵抗R1がシリーズに接続され
ている。そして差動回路5の反転出力端にはトランジス
タQ1と、トランジスタQ2とは逆導電型のトランジス
タQ3,Q4のベースが接続されると共に、トランジス
タQ3のコレクタが接続され、差動回路5の非反転入力
端にはトランジスタQ4のコレクタが各々接続されてい
る。また定電流出力端には、トランジスタQ3,Q4と
ベースを共通にするトランジスタQ5が接続され、この
トランジスタQ5のコレクタから定電流が出力される構
成となっている。
参照して説明する。図1は、本発明の定電流回路の構成
の一実施形態を示す回路図である。図1に示すように本
実施形態の定電流回路は、トランジスタQ5,Q6,Q
7,Q8と抵抗R5とで差動回路5が構成され、この差
動回路5の反転入力端にはトランジスタQ1のコレクタ
とベースが共通接続され、非反転入力端にはトランジス
タQ2のコレクタとベースが共通接続され、このトラン
ジスタQ2のエミッタに抵抗R1がシリーズに接続され
ている。そして差動回路5の反転出力端にはトランジス
タQ1と、トランジスタQ2とは逆導電型のトランジス
タQ3,Q4のベースが接続されると共に、トランジス
タQ3のコレクタが接続され、差動回路5の非反転入力
端にはトランジスタQ4のコレクタが各々接続されてい
る。また定電流出力端には、トランジスタQ3,Q4と
ベースを共通にするトランジスタQ5が接続され、この
トランジスタQ5のコレクタから定電流が出力される構
成となっている。
【0017】次に動作について説明する。図1におい
て、トランジスタQ2のエミッタに流れる基準電流をI
ref 、トランジスタQ1のエミッタに流れる電流をI
1、トランジスタQ5のコレクタに流れる電流をIout
とし、トランジスタQ1,Q2のエミッタサイズ比を
1:n1、トタンジスタQ4とQ5のエミッタサイズ比
を1:n2、トランジスタQ2にシリーズに接続される
抵抗をR1とすると、 Iref =(1/R1)・(K・T/q)・1n(n1・I1/Iref ) (K・T/q)・1n{(1+hFE)/hFE・Iref /Is} =(K・T/q)・1n{(1+hFE)/hFE・I1/Is} =(K・T/q)・1n{(1+hFE)/hFE・Iout /Is} 以上により、 I1=Iref 、Iout =n2・Iref が得られ、hFEの影響を受けない。 (但し、K:ボルツマン定数、T:絶対温度、q:電子
の電荷、Is:飽和電流である。)
て、トランジスタQ2のエミッタに流れる基準電流をI
ref 、トランジスタQ1のエミッタに流れる電流をI
1、トランジスタQ5のコレクタに流れる電流をIout
とし、トランジスタQ1,Q2のエミッタサイズ比を
1:n1、トタンジスタQ4とQ5のエミッタサイズ比
を1:n2、トランジスタQ2にシリーズに接続される
抵抗をR1とすると、 Iref =(1/R1)・(K・T/q)・1n(n1・I1/Iref ) (K・T/q)・1n{(1+hFE)/hFE・Iref /Is} =(K・T/q)・1n{(1+hFE)/hFE・I1/Is} =(K・T/q)・1n{(1+hFE)/hFE・Iout /Is} 以上により、 I1=Iref 、Iout =n2・Iref が得られ、hFEの影響を受けない。 (但し、K:ボルツマン定数、T:絶対温度、q:電子
の電荷、Is:飽和電流である。)
【0018】またアーリー電圧AVについては、 I1=Iref ・(1+VCEQ3/VA )/(1+VCEQ
4/VA ) Iout =Iref ・n2・{(1+VCEQ5/VA )/
(1+VCEQ4/VA ) となるが、Q4のコレクタ電圧は、トランジスタQ4,
Q5,Q6からなる帰還回路によって、Q3のコレクタ
電圧と同じになるため、VCEQ3=VCEQ4となり、I
1=Iref となり、アーリー電圧の影響を受けない。
またIout も、VCEQ4≠VBEなので、従来の定電流回
路に比べてアーリー電圧VA の影響が少なくなる。
4/VA ) Iout =Iref ・n2・{(1+VCEQ5/VA )/
(1+VCEQ4/VA ) となるが、Q4のコレクタ電圧は、トランジスタQ4,
Q5,Q6からなる帰還回路によって、Q3のコレクタ
電圧と同じになるため、VCEQ3=VCEQ4となり、I
1=Iref となり、アーリー電圧の影響を受けない。
またIout も、VCEQ4≠VBEなので、従来の定電流回
路に比べてアーリー電圧VA の影響が少なくなる。
【0019】図4はシミュレーションによる出力電流の
hFE依存特性を示す図、図5はシミュレーションによ
る出力電流のアーリー電圧依存特性を示す図であり、図
4,図5において実線10は、本実施形態の回路の特性
を示す。実線10と図2に示す従来の回路の出力特性を
示す点線20とを比較すれば明らかなように、本実施形
態ではトランジスタQ4のコレクタ・ベース間をショー
トせずにトランジスタQ3,Q4,Q5のベースを共通
にしたのでミラー係数はhEFの影響を受けず、またト
ランジスタQ4のコレクタ・ベース間電圧とトランジス
タQ3のコレクタ・ベース間電圧が、差動回路5の非反
転入力の電圧が反転入力の電圧と同じになるように帰還
をかけることで、トランジスタQ4とQ3のミラー係数
がアーリー電圧の影響を受けないため、実線10に示す
ような良好な特性が得られることになる。
hFE依存特性を示す図、図5はシミュレーションによ
る出力電流のアーリー電圧依存特性を示す図であり、図
4,図5において実線10は、本実施形態の回路の特性
を示す。実線10と図2に示す従来の回路の出力特性を
示す点線20とを比較すれば明らかなように、本実施形
態ではトランジスタQ4のコレクタ・ベース間をショー
トせずにトランジスタQ3,Q4,Q5のベースを共通
にしたのでミラー係数はhEFの影響を受けず、またト
ランジスタQ4のコレクタ・ベース間電圧とトランジス
タQ3のコレクタ・ベース間電圧が、差動回路5の非反
転入力の電圧が反転入力の電圧と同じになるように帰還
をかけることで、トランジスタQ4とQ3のミラー係数
がアーリー電圧の影響を受けないため、実線10に示す
ような良好な特性が得られることになる。
【0020】なお図1に示す実施形態では、定電流出力
端はトランジスタQ3,Q4とベースを共通にする1個
のトランジスタQ5を接続する構成としているが、複数
個のトランジスタ(トランジスタ群)を接続する構成と
しても良い。またバイポーラトランジスタのみでなく、
MOSFETを用いてもアーリー電圧に対する依存性を
少なくできることは言うまでもなく、MOSFETの場
合、図1のNPNトランジスタをN−chトランジスタ
に、PNPトランジスタをP−chトランジスタに変更
すれば良い。
端はトランジスタQ3,Q4とベースを共通にする1個
のトランジスタQ5を接続する構成としているが、複数
個のトランジスタ(トランジスタ群)を接続する構成と
しても良い。またバイポーラトランジスタのみでなく、
MOSFETを用いてもアーリー電圧に対する依存性を
少なくできることは言うまでもなく、MOSFETの場
合、図1のNPNトランジスタをN−chトランジスタ
に、PNPトランジスタをP−chトランジスタに変更
すれば良い。
【0021】
【発明の効果】以上説明したように本発明の定電流回路
は、簡単な回路構成でトランジスタの電流増幅率の変動
やアーリー電圧のバラツキによる変動を抑制した回路が
得られるという効果がある。
は、簡単な回路構成でトランジスタの電流増幅率の変動
やアーリー電圧のバラツキによる変動を抑制した回路が
得られるという効果がある。
【図1】本発明の定電流回路の構成の一実施形態を示す
回路図である。
回路図である。
【図2】従来のこの種の定電流回路の構成の一例を示す
回路図である。
回路図である。
【図3】従来のこの種の定電流回路の構成の他の一例を
示す回路図である。
示す回路図である。
【図4】シミュレーションによる出力電流のhFE依存
特性を示す図である。
特性を示す図である。
【図5】シミュレーションによる出力電流のアーリー電
圧依存特性を示す図である。
圧依存特性を示す図である。
1 Vcc(電源)端子 2 GND(接地)端子 5 差動回路 Q1,Q2,Q5,Q6 NPNトランジスタ Q3,Q4,Q5,Q7,Q8 PNPトランジスタ R1,R5 抵抗
Claims (4)
- 【請求項1】 エミッタの大きさがそれぞれ異なるトラ
ンジスタのコレクタに等しい電流を流し、各トランジス
タのベース・エミッタ間に生じる電圧の差異に基づく定
電流を出力する定電流回路において、 共通電源で動作する差動回路と、この差動回路の反転入
力端にコレクタおよびベースが共通接続されエミッタが
共通接地される第1のNPN(またはPNP)トランジ
スタと、前記差動回路の非反転入力端にそのコレクタお
よびベースが共通接続されエミッタが抵抗を介して共通
接地される第2のNPN(またはPNP)トタンジスタ
と、エミッタが前記共通電源に接続されコレクタが前記
第1のトランジスタのコレクタに接続されベースが前記
差動回路の反転入力端に接続された第3のPNP(また
はNPN)トランジスタと、エミッタが前記共通電源に
接続されコレクタが前記第2のトランジスタのコレクタ
に接続されベースが前記差動回路の反転入力端に接続さ
れた第4のPNP(またはNPN)トランジスタと、エ
ミッタが前記共通電源に接続されベースが前記第3およ
び第4のトランジスタのベースと共通接続された第5の
PNP(またはNPN)トランジスタとで回路が構成さ
れ、 前記第5のトランジスタのコレクタを出力とする定電流
回路。 - 【請求項2】 エミッタの大きさがそれぞれ異なるトラ
ンジスタのコレクタに等しい電流を流し、各トランジス
タのベース・エミッタ間に生じる電圧の差異に基づく定
電流を出力する定電流回路において、 共通電源で動作する差動回路と、この差動回路の反転入
力端にコレクタおよびベースが共通接続されエミッタが
共通接地される第1のNPN(またはPNP)トランジ
スタと、前記差動回路の非反転入力端にそのコレクタお
よびベースが共通接続されエミッタが抵抗を介して共通
接地される第2のNPN(またはPNP)トタンジスタ
と、エミッタが前記共通電源に接続されコレクタが前記
第1のトランジスタのコレクタに接続されベースが前記
差動回路の反転入力端に接続された第3のPNP(また
はNPN)トランジスタと、エミッタが前記共通電源に
接続されコレクタが前記第2のトランジスタのコレクタ
に接続されベースが前記差動回路の反転入力端に接続さ
れた第4のPNP(またはNPN)トランジスタと、そ
れぞれのエミッタが前記共通電源に接続されそれぞれの
ベースが前記第3および第4のトランジスタのベースと
共通接続される復数個のPNP(またはNPN)トラン
ジスタで形成されたトランジスタ群とで回路が構成さ
れ、 前記トランジスタ群の共通コレクタを出力とする定電流
回路。 - 【請求項3】 前記第1のトランジスタと前記第2のト
ランジスタを第1の導電型MOSEFETとし、前記第
3のトランジスタと前記第4のトランジスタと前記第5
のトランジスタまたは前記トランジスタ群を前記第1の
導電型とは逆の第2の導電型MOSFETとしたことを
特徴とする請求項1乃至請求項2の何れかに記載の定電
流回路。 - 【請求項4】 半導体集積回路上に形成されることを特
徴とする請求項1,請求項2,乃至請求項3の何れかに
記載の定電流回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18716097A JP3157746B2 (ja) | 1997-06-30 | 1997-06-30 | 定電流回路 |
CN98102740A CN1081841C (zh) | 1997-06-30 | 1998-06-25 | 具有小的输出电流波动的恒流电路 |
US09/106,595 US6031414A (en) | 1997-06-30 | 1998-06-29 | Constant current circuit with small output current fluctuation |
KR1019980024765A KR19990007418A (ko) | 1997-06-30 | 1998-06-29 | 정전류 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18716097A JP3157746B2 (ja) | 1997-06-30 | 1997-06-30 | 定電流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1124769A true JPH1124769A (ja) | 1999-01-29 |
JP3157746B2 JP3157746B2 (ja) | 2001-04-16 |
Family
ID=16201182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18716097A Expired - Fee Related JP3157746B2 (ja) | 1997-06-30 | 1997-06-30 | 定電流回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6031414A (ja) |
JP (1) | JP3157746B2 (ja) |
KR (1) | KR19990007418A (ja) |
CN (1) | CN1081841C (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1304670B1 (it) * | 1998-10-05 | 2001-03-28 | Cselt Centro Studi Lab Telecom | Circuito in tecnologia cmos per la generazione di un riferimento incorrente. |
JP2002108468A (ja) * | 2000-09-28 | 2002-04-10 | Toshiba Corp | 電流源回路 |
JP2004248014A (ja) * | 2003-02-14 | 2004-09-02 | Matsushita Electric Ind Co Ltd | 電流源および増幅器 |
US6833693B2 (en) * | 2003-04-30 | 2004-12-21 | Agilent Technologies, Inc. | EMI reduction of power converters by way of controlled randomized modulation of oscillating signals |
US6784625B1 (en) | 2003-04-30 | 2004-08-31 | Agilent Technologies, Inc. | EMI reduction of voltage inverters by way of controlled randomized modulation of oscillating signals |
US6960961B2 (en) * | 2003-04-30 | 2005-11-01 | Agilent Technologies, Inc. | EMI reduction of oscillating signals by way of controlled randomized modulation |
JP4401178B2 (ja) | 2004-01-27 | 2010-01-20 | Necエレクトロニクス株式会社 | 出力トランジスタの電流制限回路 |
US20050237106A1 (en) * | 2004-04-22 | 2005-10-27 | Oki Electric Industry Co., Ltd. | Constant-current generating circuit |
US20070027349A1 (en) * | 2005-07-28 | 2007-02-01 | Stephan Brandstadter | Halogenated Compositions |
JP4851192B2 (ja) * | 2006-01-27 | 2012-01-11 | ルネサスエレクトロニクス株式会社 | 差動信号受信回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59218014A (ja) * | 1983-05-26 | 1984-12-08 | Toshiba Corp | 定電流回路 |
JP2663449B2 (ja) * | 1987-07-31 | 1997-10-15 | 日本電気株式会社 | 定電流回路 |
JPH071471B2 (ja) * | 1988-09-27 | 1995-01-11 | シャープ株式会社 | 定電流回路 |
JP2900207B2 (ja) * | 1992-04-02 | 1999-06-02 | シャープ株式会社 | 定電流回路 |
US5381083A (en) * | 1992-07-15 | 1995-01-10 | Sharp Kabushiki Kaisha | Constant-current power-supply circuit formed on an IC |
US5654665A (en) * | 1995-05-18 | 1997-08-05 | Dynachip Corporation | Programmable logic bias driver |
US5760639A (en) * | 1996-03-04 | 1998-06-02 | Motorola, Inc. | Voltage and current reference circuit with a low temperature coefficient |
-
1997
- 1997-06-30 JP JP18716097A patent/JP3157746B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-25 CN CN98102740A patent/CN1081841C/zh not_active Expired - Fee Related
- 1998-06-29 US US09/106,595 patent/US6031414A/en not_active Expired - Fee Related
- 1998-06-29 KR KR1019980024765A patent/KR19990007418A/ko active Search and Examination
Also Published As
Publication number | Publication date |
---|---|
CN1081841C (zh) | 2002-03-27 |
CN1208276A (zh) | 1999-02-17 |
JP3157746B2 (ja) | 2001-04-16 |
KR19990007418A (ko) | 1999-01-25 |
US6031414A (en) | 2000-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5229711A (en) | Reference voltage generating circuit | |
JPH04266110A (ja) | バンドギャップ基準回路 | |
US4857864A (en) | Current mirror circuit | |
JP3157746B2 (ja) | 定電流回路 | |
JP3119215B2 (ja) | 差動アンプ | |
US4928073A (en) | DC amplifier | |
JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
JP2644191B2 (ja) | バッファアンプ | |
JP2000134045A (ja) | 電圧・電流変換回路 | |
JP4077242B2 (ja) | 定電圧定電流制御回路 | |
JPH0784658A (ja) | 電流源 | |
JP2729071B2 (ja) | 定電流回路 | |
JPH0151207B2 (ja) | ||
JPH08293784A (ja) | エミッタ結合型論理出力回路 | |
JP3391293B2 (ja) | n乗回路 | |
JP3547895B2 (ja) | 定電流発生回路 | |
JP3094764B2 (ja) | 基準電流発生回路 | |
JPH06236219A (ja) | 定電流回路 | |
JP3161929B2 (ja) | 電圧変換回路 | |
JP3204387B2 (ja) | 発振回路 | |
JPH06260925A (ja) | レベルシフト回路 | |
JP2001195141A (ja) | バンドギャップリファレンス回路 | |
JPS63236403A (ja) | 電流源回路 | |
JPH08102627A (ja) | 半導体集積回路 | |
JPH11136105A (ja) | 電圧比較回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |