JP3161929B2 - 電圧変換回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力電圧を一定の電圧
を基準とした出力電圧に変換する電圧変換回路、特にバ
イポーラ型半導体集積回路内で必要となる電圧レベル変
換に好適に用いることができる電圧変換回路に関する。

【０００２】

【従来の技術】従来から、バイポーラ型の半導体集積回
路（以下、「ＩＣ」と略称する）内で必要となる電圧レ
ベル変換には、図５および図６に示すような電圧変換回
路が使用されている。各トランジスタの電流増幅率は充
分に大きく、ベース電流はコレクタ・エミッタ間電流に
比較して無視できる程度に小さいと想定する。入力端子
１および出力端子２を有する電圧／電流（以下、「Ｖ／
Ｉ」と略称する）変換回路３には、一対のＮＰＮトラン
ジスタＱ１，Ｑ２が含まれる。トランジスタＱ１，Ｑ２
は同一特性で差動対を構成し、一方のトランジスタＱ１
のベースに入力端子１が接続される。出力端子２は、他
方のトランジスタＱ２のコレクタと定電流源４との接続
部から取出される。差動対トランジスタＱ１，Ｑ２のエ
ミッタには、定電流源５，６がそれぞれ接続される。両
エミッタ間は、共通抵抗Ｒ１を介して接続される。各定
電流源４，５，６は、図５の構成ではＩ１の一定電流を
流す。他方の差動対トランジスタＱ２のベースには、電
圧Ｖ１を出力する定電圧源Ｖ１が接続される。出力端子
２の出力電圧Ｖoutは、一端が電圧源回路７の出力バッ
ファ回路に接続される変換抵抗Ｒ２の他端から導出され
る。

【０００３】電圧源回路７には、直列に接続されて出力
バッファ回路を構成するＮＰＮトランジスタＱ３とＰＮ
ＰトランジスタＱ４とが含まれる。変換抵抗Ｒ２の一端
は、トランジスタＱ３およびトランジスタＱ４のエミッ
タに共通接続される。トランジスタＱ３のコレクタは電
源電圧の正電位側に接続され、トランジスタＱ４のコレ
クタは接地される。トランジスタＱ３のベースと電源電
圧の正電位側との間には、定電流源８が接続され、トラ
ンジスタＱ３のベースと接地との間には、ＰＮＰトラン
ジスタＱ５のエミッタ・コレクタ間が接続される。トラ
ンジスタＱ４のベースと電源電圧の正電位側との間に
は、ＮＰＮトランジスタＱ６のコレクタ・エミッタ間が
接続され、トランジスタＱ４のベースと接地との間には
定電流源９が接続される。定電流源８，９は、それぞれ
１２，１３の一定電流を流す。

【０００４】図６の構成では、Ｖ／Ｉ変換回路３からの
出力電流を、ベース接地のＰＮＰトランジスタＱ９を介
して取出す。図６の構成において、定電流源４はＩ１＋
Ｉ４の電流を流し、このうちＩ４の電流は、トランジス
タＱ９のコレクタと接地との間に接続される定電流源１
０に吸収される。トランジスタＱ９のベースには、定電
圧源Ｖ２からの定電圧Ｖ２が与えられる。変換抵抗Ｒ２
の他端に出力電流を流す出力は、トランジスタＱ９のコ
レクタと定電流源１０との接続点から取出される。変換
抵抗Ｒ２の一端が接続される出力バッファ回路の出力電
圧は、トランジスタＱ５およびトランジスタＱ６のベー
スに共通接続される定電圧源Ｖ３の出力電圧Ｖ３であ
る。

【０００５】図５および図６において、入力端子１に入
力電圧Ｖinを与えると、ベース・エミッタ間電圧は等し
いので、差動対トランジスタＱ１，Ｑ２のエミッタ間に
は、ΔＶ＝Ｖin−Ｖ１の電位差が発生し、ΔＩ＝ΔＶ／
Ｒ１電流が共通抵抗Ｒ１に流れる。トランジスタＱ２の
コレクタ・エミッタ間を流れる電流は、変換電流ΔＩだ
け減少し、この減少分の電流は変換抵抗Ｒ２を介して電
圧源回路７の出力バッファ回路１７に吸収される。出力
バッファ回路１７の出力電圧Ｖ３が一定であるとすれ
ば、変換電流ΔＩによる出力電圧Ｖoutの変化分ΔＶout
は、次の第１式で表される。

【０００６】

【数１】

【０００７】電圧変換回路に関連して、特開平５−２２
６９４５号公報に開示されている先行技術を図７および
図８に示す。この先行技術では、Ｖ／Ｉ変換回路１１の
差動入力端子Ｖin−，Ｖin＋間の電位差Ｖinを入力電圧
とし、抵抗値Ｒ１０を有する共通抵抗Ｒ１０の両端に入
力電圧Ｖinのｎ倍の電位差を発生させる。この電位差に
よって抵抗Ｒ１０に流れる電流を出力電流として取出
し、電流／電圧（以下、「Ｉ／Ｖ」と略称する）変換回
路１２で再び電圧に変換する。

【０００８】Ｖ／Ｉ変換回路１１内には、一対のＰＮＰ
トランジスタＱ１１，Ｑ１２によるカレントミラー回路
が含まれ、共通接続されるベースは一方のトランジスタ
Ｑ１２のコレクタに接続される。このコレクタとベース
の接続点ａには、ＰＮＰトランジスタＱ１３のエミッタ
も接続される。トランジスタＱ１３のベースはトランジ
スタＱ１１のコレクタに接続され、定電流源１３を介し
て接地される。トランジスタＱ１１，Ｑ１２のエミッタ
は、抵抗Ｒ１１，Ｒ１２を介して入力端子Ｖin−に接続
される。入力端子Ｖin＋側にも、一対のトランジスタＱ
１４，Ｑ１５によるカレントミラー回路およびトランジ
スタＱ１６、抵抗Ｒ１４，Ｒ１５が、前述のトランジス
タＱ１１，Ｑ１２，Ｑ１３および抵抗Ｒ１１，Ｒ１２と
同様に含まれる。トランジスタＱ１５のコレクタとトラ
ンジスタＱ１６のベースとの共通接続点と接地との間に
は、定電流源１４が接続される。トランジスタＱ１４，
Ｑ１５の共通接続されたベースとトランジスタＱ１４の
コレクタおよびトランジスタＱ１６のエミッタとの接続
点ｂと、前述の接続点ａとの間には、共通抵抗Ｒ１０が
接続される。トランジスタＱ１３およびトランジスタＱ
１６のコレクタと接地との間には、カレントミラーを構
成するＮＰＮトランジスタＱ１７，Ｑ１８のコレクタ・
エミッタ間がそれぞれ接続される。

【０００９】Ｖ／Ｉ変換回路１１の出力電流は、Ｉ／Ｖ
変換回路１２内の演算増幅器１５の反転入力端子に供給
される。演算増幅器１５の非反転入力端子には、基準電
圧Ｖrefが与えられる。演算増幅器１５の反転入力端子
と出力端子との間には、フィードバック用の帰還抵抗Ｒ
２０が接続される。

【００１０】定電流源１３，１４がＩ１０の電流を流
し、抵抗Ｒ１１，Ｒ１２，Ｒ１４，Ｒ１５が等しい抵抗
値を有しているとすれば、トランジスタＱ１１，Ｑ１
２，Ｑ１４，Ｑ１５のエミッタ・コレクタ間には、等し
い電流Ｉ１０がそれぞれ流れる。共通抵抗Ｒ１０が接続
される接続点ａ，ｂ間には入力電圧Ｖinのｎ倍が加わ
り、これを抵抗値Ｒ１０で割った値の電流が流れる。こ
の電流は、トランジスタＱ１３のエミッタ・コレクタ間
電流をＩ１０からＩ１１に増加させ、トランジスタＱ１
６のエミッタ・コレクタ間電流をＩ１０からＩ１２まで
減少させる。カレントミラー回路を構成するトランジス
タＱ１７，Ｑ１８のコレクタ・エミッタ間には、等しい
電流Ｉ１１を流すことになる。トランジスタＱ１６のコ
レクタとトランジスタＱ１８のコレクタとの接続点に
は、電流Ｉ１３が流れ込み、この電流Ｉ１３が出力電流
となる。出力電流Ｉ１３は帰還抵抗Ｒ２０を流れ、反転
入力端子の電圧は基準電圧Ｖrefに等しいので、演算増
幅器１５の出力端子に得られる出力電圧Ｖoutは、次の
第２式のように表される。

【００１１】

【数２】

【００１２】

【発明が解決しようとする課題】図７および図８に示す
先行技術は、演算増幅器１５を使用しているけれども、
その内部には多くの構成要素を含んで出力インピーダン
スを非常に小さくしている。演算増幅器の出力インピー
ダンスが非常に小さいことは、出力電圧が出力電流の影
響を受けにくいことを意味し、出力電流による基準電圧
の変動がほとんどないので好ましい。しかしながら、電
圧変換回路全体の回路規模が大きくなり、特に１つのＩ
Ｃ内に複数個用いる必要があるような場合には、不適当
である。さらに、出力インピーダンスが低くても、帰還
抵抗Ｒ２０に電流Ｉ１３を流すことを保証するために
は、演算増幅器１５内のアイドリング電流をＩ１３に対
して充分大きくとっておく必要がある。一般的には、最
低でもＩ１３の１０倍以上のアイドリング電流を流して
おく必要があり、高精度が要求されればさらに大電流を
流す必要があるので、全体としての消費電流が増大す
る。

【００１３】図５および図６の構成は、図７および図８
の先行技術に比較すれば簡単化され、ＩＣへの組込みに
適するけれども、Ｖ／Ｉ変換回路３からの出力電流ΔＩ
によって電圧源回路７の出力バッファ回路の電流が変化
してしまい、その結果として基準電圧値が変動するとい
う欠点がある。また、出力電流ΔＩによって、トランジ
スタＱ３とＱ５、Ｑ４とＱ６との間での電流密度の変化
が生じ、発熱温度の違いによる温度ドリフトも生じるよ
うになる。このため、通常は、出力バッファに出力電流
ΔＩに比較して充分に大きな電流を流しておく必要があ
り、消費電力が増大する。

【００１４】本発明の目的は、消費電力の増大を招かず
に電圧変換の精度を向上させることができる電圧変換回
路を提供することである。

【００１５】

【課題を解決するための手段】本発明は、入力電圧に対
応するように変換した出力電流を、基準電圧を出力する
出力バッファ回路に一端が接続された変換抵抗に流し
て、変換抵抗の他端側から入力電圧を変換した出力電圧
を導出する電圧変換回路において、前記出力電流に応答
して、出力電流と絶対値が等しく極性が逆方向となる相
殺電流を、前記変換抵抗の一端と前記出力バッファ回路
との接続点に供給する相殺回路を含むことを特徴とする
電圧変換回路である。さらに本発明は、入力電圧に対応
するように変換した出力電流を、基準電圧を出力する出
力バッファ回路に一端が接続された変換抵抗に流して、
入力電圧を変換した出力電圧を導出する電圧変換回路に
おいて、前記出力電流に応答して、出力電流と同一の補
正電流を導出する補正回路と、前記出力バッファ回路と
同一構成を有し、同一の基準電圧を導出するための入力
が与えられ、出力に前記補正回路からの補正電流が供給
される補正バッファ回路とを含み、前記変換抵抗の他端
と、前記補正バッファ回路の出力との間から、変換され
た出力電圧を導出することを特徴とする電圧変換回路で
ある。また本発明の前記相殺回路または補正回路は、出
力電流から相殺電流または補正電流を発生させるため
に、カレントミラー回路と定電流回路とを含むことを特
徴とする。 また本発明は、前記入力電圧を差動対トランジスタによ
って出力電流に変換し、カレントミラー回路を介して取
出すことを特徴とする。

【００１６】

【作用】本発明に従えば、基準電圧を出力する出力バッ
ファ回路に一端が接続された変換抵抗に、入力電圧を変
換した出力電流を流して、基準電圧に出力電流と変換抵
抗の抵抗値との積である変換電圧を加えた出力電圧を導
出する。基準電圧を出力する出力バッファ回路には、出
力電流と絶対値が等しく極性が逆方向となる相殺電流を
相殺回路によって供給するので、出力バッファ回路に対
する出力電流の影響が除去され、基準電圧への影響をな
くして電圧変換の精度を向上させることができる。

【００１７】さらに、本発明に従えば、基準電圧を出力
する出力バッファ回路と、同一構成を有する補正バッフ
ァ回路からも同一の基準電圧が出力される。出力バッフ
ァ回路には、変換抵抗を介して出力電流が供給され、補
正バッファ回路には出力電流と等しい補正電流が供給さ
れる。出力電流および補正電流の影響は、出力バッファ
回路および補正バッファ回路に同様に表れるので、変換
抵抗の他端と補正バッファ回路の出力との間から導出さ
れる出力電圧からは出力電流の影響が除去され、電圧変
換の精度を向上させることができる。

【００１８】また本発明に従えば、相殺回路または補正
回路は、カレントミラー回路と定電流回路とを用いて出
力電流から相殺電流または補正電流をそれぞれ発生させ
る。カレントミラー回路は、バイポーラＩＣ回路の構成
要素として高精度のものを容易に得ることができ、入力
電圧が変化しても変換された出力電流に相殺電流または
補正電流を精度よく追従させることができる。

【００１９】また本発明に従えば、入力電圧を変換した
出力電流は、差動対トランジスタと、カレントミラー回
路とを介して取出される。差動対を構成するトランジス
タからは直接出力電流を取出さないので、各トランジス
タの負荷が同等になり、対称性が向上して変換精度を高
めることができる。

【００２０】

【実施例】図１〜図４は、本発明の第１〜第４実施例の
構成をそれぞれ示す。各実施例は、図５および図６の構
成を基礎として、前述の欠点を改善したものであり、説
明の便宜上対応する部分には同一の参照符を付して示
す。

【００２１】図１に示す第１実施例では、Ｖ／Ｉ変換回
路３内の差動対を構成するＮＰＮトランジスタＱ１，Ｑ
２の一方のトランジスタＱ１のベースに入力端子１が接
続され、入力電圧Ｖinが付加される。他方のトランジス
タＱ２のコレクタに接続される定電流源４は、３Ｉの電
流を供給する。各トランジスタＱ１，Ｑ２のエミッタと
接地との間には、電流Ｉを流す定電流源５，６がそれぞ
れ接続される。両エミッタ間には、抵抗値Ｒ１を有する
共通抵抗Ｒ１が接続される。入力端子１の入力電圧Ｖin
と、トランジスタＱ２のベースに与えられる一定電圧Ｖ
１との電位差に応じて、共通抵抗Ｒ１には、次の第３式
で表される変換電流ΔＩが流れる。

【００２２】

【数３】

【００２３】トランジスタＱ１のコレクタには、Ｉ＋Δ
Ｉの電流が流れ、トランジスタＱ２のコレクタにはＩ−
ΔＩの電流が流れる。定電流源４から供給される電流３
Ｉとの差である２Ｉ＋ΔＩの電流が、Ｖ／Ｉ変換回路３
からの出力電流として導出される。この出力電流は、図
６の構成と同様なベース接地のＰＮＰトランジスタＱ９
のエミッタと、同様なベース接地回路を構成するＰＮＰ
トランジスタＱ１０のエミッタとに供給される。トラン
ジスタＱ９およびＱ１０のベースは、共通に電圧Ｖ２が
与えられているので、両トランジスタＱ９，Ｑ１０の特
性が等しければ、各トランジスタＱ９，Ｑ１０のエミッ
タには、Ｉ＋ΔＩ／２ずつの電流が流れる。トランジス
タＱ９のコレクタと接地との間には、電流Ｉを流す定電
流源１０が接続されているので、コレクタと定電流源１
０との接続点からは出力電流としてΔＩ／２が得られ
る。この出力電流は、変換抵抗Ｒ２を介してその一端が
接続される電圧源回路７の出力バッファ回路１７の出力
に流入する。

【００２４】電圧源回路７では、ＮＰＮトランジスタＱ
３とＰＮＰトランジスタＱ４がエミッタを共通接続し
て、直列に接続され、出力バッファ回路１７を構成して
いる。トランジスタＱ３のベースは、ＰＮＰトランジス
タＱ５のエミッタに接続され、トランジスタＱ５のベー
スおよびコレクタは、基準電圧Ｖ３および接地にそれぞ
れ接続されている。トランジスタＱ３，Ｑ５のベース・
エミッタ間電圧がそれぞれ等しければ、トランジスタＱ
５のエミッタとトランジスタＱ３のベースとの接続点の
電位は、基準電圧Ｖ３よりもベース・エミッタ間電圧だ
け高くなり、トランジスタＱ３のエミッタの出力電位
は、基準電圧Ｖ３になる。トランジスタＱ４のベース
は、ＮＰＮトランジスタＱ６のエミッタに接続されてい
る。トランジスタＱ６のベースは、基準電圧Ｖ３に接続
されている。このため、トランジスタＱ６のエミッタと
トランジスタＱ４のベースとの接続点の電位は、トラン
ジスタＱ６のベース・エミッタ間電圧だけ基準電圧Ｖ３
よりも低くなっている。トランジスタＱ６のベース・エ
ミッタ間電圧と、トランジスタＱ４のベース・エミッタ
間電圧とが等しいと、トランジスタＱ４のエミッタ電位
も、基準電圧Ｖ３に等しくなる。

【００２５】各トランジスタＱ３〜Ｑ６のベース・エミ
ッタ間電圧が等しく、電流増幅率が充分に大きく、かつ
定電流源８，９が理想的な動作をすれば、出力バッファ
回路１７の出力電流が変化しても、出力電圧は基準電圧
Ｖ３で一定となる。しかしながら、各トランジスタＱ３
〜Ｑ６の特性にはバラツキがあり、定電流源８，９も必
ずしも理想的には動作しないので、出力バッファ回路１
７の出力電圧は、出力電流によってある程度変動するこ
とは免れない。この影響を小さくしようとすれば、予め
トランジスタＱ３，Ｑ４に多くのアイドリング電流を流
しておく必要がある。

【００２６】トランジスタＱ１０は、相殺回路２０に含
まれる。相殺回路２０内には、トランジスタＱ１０のコ
レクタ電流が流入するＮＰＮトランジスタＱ１１が含ま
れる。トランジスタＱ１１は、同一特性のＮＰＮトラン
ジスタＱ１２とともに、カレントミラー回路を構成す
る。トランジスタＱ１１，Ｑ１２の共通接続されるベー
スは、トランジスタＱ１１とトランジスタＱ１０の共通
接続されるコレクタに接続される。トランジスタＱ１１
およびトランジスタＱ１２のエミッタは、等しい抵抗値
Ｒ０を有する抵抗Ｒ０を介してそれぞれ接地される。し
たがって、トランジスタＱ１１のコレクタ・エミッタ間
に、トランジスタＱ１０のエミッタ・コレクタ間を流れ
る電流Ｉ＋ΔＩ／２が流れると、トランジスタＱ１２の
コレクタ・エミッタ間にも同一の電流が流れる。

【００２７】トランジスタＱ１２のコレクタには、電流
Ｉを供給する定電流源２１が接続される。トランジスタ
Ｑ１２にさらにΔＩ／２の電流を流すために、トランジ
スタＱ１２のコレクタと定電流源２１との接続点には、
ΔＩ／２の電流が流入する。この電流は、変換抵抗Ｒ２
を介して出力バッファ回路１７に供給される電流ΔＩ／
２と等しく、方向が逆方向となる。定電流源２１および
トランジスタＱ１２の接続点を出力バッファ回路１７と
変換抵抗Ｒ２の一端との接続点に接続すれば、この接続
点に変換抵抗Ｒ２を介して流入する出力電流ΔＩ／２を
相殺することができる。したがって、出力バッファ回路
１７は、出力電流の流入による影響を受けず、出力電圧
Ｖ３を安定に保つことができる。出力端子２には、出力
電圧Ｖoutとして、次の第４式によって表される電圧が
得られる。

【００２８】

【数４】

【００２９】図２に示す第２実施例では、電圧源回路２
６内に、ＮＰＮトランジスタＱ７およびＰＮＰトランジ
スタＱ８が直列接続され、出力バッファ回路１７と同一
構成を有する補正バッファ回路２７が含まれる。出力バ
ッファ回路１７の出力端子であるトランジスタＱ３およ
びトランジスタＱ４のエミッタの共通接続点は、変換抵
抗Ｒ２を介して出力端子２に接続される。補正バッファ
回路２７のトランジスタＱ７およびトランジスタＱ８の
エミッタの共通接続点は、バイアス出力端子３２に接続
される。

【００３０】Ｖ／Ｉ変換回路３からの出力電流は、図１
の第１実施例と同様なトランジスタＱ９およびトランジ
スタＱ１０の共通接続されたエミッタに供給される。ト
ランジスタＱ９，Ｑ１０のベースには、共通に電圧Ｖ２
が与えられている。トランジスタＱ９，Ｑ１０のコレク
タと接地との間には、電流Ｉを流す定電流源１０，３１
がそれぞれ接続される。トランジスタＱ９のコレクタと
定電流源１０との接続点からは、入力電圧に対応する出
力電流の変化分ΔＩ／２が取出され、出力端子２を経て
変換抵抗Ｒ２に流れる。トランジスタＱ１０のコレクタ
と定電流源３１との接続点からは、出力電流の変化分Δ
Ｉ／２として補正電流がバイアス出力端子３２を経て補
正バッファ回路２７の出力端子に供給される。

【００３１】本実施例では、出力バッファ回路１７と補
正バッファ回路２７との２組を同一構成とするので、出
力電流の変化ΔＩ／２と補正電流の変化ΔＩ／２との影
響は同等に表れ、出力端子２の出力電圧Ｖoutと、バイ
アス出力端子３２の電圧Ｖinに対する基準電圧Ｖ３との
変化は、同等に表れる。したがって、出力端子２とバイ
アス出力端子３２との間から出力電圧を導出するように
すれば、出力電流の影響の相殺された変換電圧を取出す
ことができる。

【００３２】図３に示す第３実施例では、Ｖ／Ｉ変換回
路３３内で、カレントミラー回路を利用してトランジス
タＱ１，Ｑ２による差動対回路からの出力電流を取出
す。このため、トランジスタＱ１のコレクタ側には、Ｐ
ＮＰトランジスタＱ２１のエミッタ・コレクタ間が接続
され、トランジスタＱ２のコレクタ側にはＰＮＰトラン
ジスタＱ２２のエミッタ・コレクタ間が接続される。ト
ランジスタＱ２１，Ｑ２２のエミッタは、抵抗Ｒ２１，
Ｒ２２を介してそれぞれ電源電圧の正電位側に接続され
る。トランジスタＱ２１，Ｑ２２は、ＰＮＰトランジス
タＱ２３，Ｑ２４とそれぞれカレントミラー回路を構成
し、トランジスタＱ２１とトランジスタＱ２３のベース
が共通接続され、トランジスタＱ２２とトランジスタＱ
２４のベースが共通接続される。トランジスタＱ２３，
Ｑ２４のエミッタは、抵抗Ｒ２３，Ｒ２４を介して電源
電圧の正電位側にそれぞれ接続される。

【００３３】抵抗Ｒ２１〜Ｒ２４の抵抗値を同一とすれ
ば、入力電圧Ｖinと基準電圧Ｖ１との差に基づく出力電
流変化ΔＩが共通抵抗Ｒ１に流れるとき、トランジスタ
Ｑ２１のエミッタ・コレクタ間電流の変化分としてはΔ
Ｉが流れ、トランジスタＱ２２のエミッタ・コレクタ間
には−ΔＩが流れる。この変化分ΔＩ，−ΔＩは、各ト
ランジスタＱ２１，Ｑ２２のカレントミラー回路の相手
側となるトランジスタＱ２３，Ｑ２４にもそれぞれ流れ
る。

【００３４】Ｖ／Ｉ変換回路３３内では、トランジスタ
Ｑ１，Ｑ２のエミッタと接地との間に接続される定電流
源５，６に流れる電流Ｉと同じ電流Ｉを流す定電流源４
３，４４を、トランジスタＱ２３，Ｑ２４のコレクタと
接地との間にそれぞれ接続する。これによって、トラン
ジスタＱ２３，Ｑ２４のコレクタと定電流源４３，４４
との接続点からは、出力電流の変化分ΔＩおよび−ΔＩ
がそれぞれ得られる。出力電流の変化分ΔＩを変換抵抗
Ｒ２を介して出力バッファ回路１７に与え、相殺電流の
変化分−ΔＩを出力バッファ回路１７から引出す。これ
によって、出力バッファ回路１７に流入する出力電流の
影響は除去され、出力端子２からは基準電圧の変動のな
い出力電圧Ｖoutを得ることができる。

【００３５】図４の第４実施例では、第３実施例と同様
に接続されるトランジスタＱ２３，Ｑ２４と、それぞれ
ベースが共通接続されるＰＮＰトランジスタＱ２５，Ｑ
２６とを利用して、相殺電流の変化分−ΔＩを取出す。
トランジスタＱ２５，Ｑ２６のエミッタは、抵抗Ｒ２
５，Ｒ２６を介して電源電圧の正電位側にそれぞれ接続
される。抵抗Ｒ２５，Ｒ２６も抵抗Ｒ２１〜Ｒ２４と同
一抵抗値とする。このようにすると、トランジスタＱ２
１，Ｑ２３，Ｑ２５は、カレントミラー回路として同一
のエミッタ・コレクタ電流が流れ、トランジスタＱ２
２，Ｑ２４，Ｑ２６もカレントミラー回路として同一の
エミッタ・コレクタ電流が流れる。トランジスタＱ２
３，Ｑ２４のコレクタ出力電流は、ＮＰＮトランジスタ
Ｑ３１，Ｑ３２によって構成されるカレントミラー回路
に流れる。トランジスタＱ３１，Ｑ３２のエミッタは、
同一抵抗値を有する抵抗Ｒ３１，Ｒ３２を介して接地さ
れる。トランジスタＱ２５，Ｑ２６のコレクタも、カレ
ントミラーを構成するＮＰＮトランジスタＱ３３，Ｑ３
４のコレクタにそれぞれ接続される。トランジスタＱ３
３，Ｑ３４のエミッタは、同一抵抗値を有する抵抗Ｒ３
３，Ｒ３４を介して接地される。

【００３６】トランジスタＱ２１，Ｑ２３，Ｑ２５によ
るカレントミラー回路については、共通接続されたベー
スがトランジスタＱ２１のコレクタに接続されているの
で、トランジスタＱ２１のエミッタ・コレクタ間に流れ
る電流Ｉ＋ΔＩが、トランジスタＱ２３，Ｑ２５のエミ
ッタ・コレクタ間にも流れる。トランジスタＱ２２，Ｑ
２４，Ｑ２６によるカレントミラー回路については、共
通接続されたベースがトランジスタＱ２２のコレクタに
接続されているので、トランジスタＱ２２のエミッタ・
コレクタ間に流れるＩ−ΔＩの電流が、トランジスタＱ
２４，Ｑ２６のエミッタ・コレクタ間にもそれぞれ流れ
る。トランジスタＱ３１，Ｑ３２によるカレントミラー
回路については、共通接続されたベースがトランジスタ
Ｑ３２のコレクタに接続されているので、トランジスタ
Ｑ３１にもトランジスタＱ３２と同じＩ−ΔＩのコレク
タ・エミッタ間電流が流れる。トランジスタＱ３１のコ
レクタには、トランジスタＱ２３のコレクタからＩ＋Δ
Ｉの電流が供給されるけれども、その差２ΔＩが変換抵
抗Ｒ２を介して出力バッファ回路１７に出力電流として
流れる。

【００３７】トランジスタＱ３３，Ｑ３４によるカレン
トミラー回路では、共通接続されたベースがトランジス
タＱ３３のコレクタに接続されているので、各トランジ
スタＱ３３，Ｑ３４には、Ｉ＋ΔＩのコレクタ・エミッ
タ間電流がそれぞれ流れる。トランジスタＱ３４のコレ
クタには、トランジスタＱ２６のコレクタからＩ−ΔＩ
の電流が供給されるので、差である２ΔＩの電流が出力
バッファ回路１７から流れ込む。このようにして、出力
バッファ回路１７の出力には、２ΔＩの出力電流が流れ
込む一方で、２ΔＩの相殺電流が流れ出し、総合的には
出力電流の変化がないことになる。

【００３８】以上の各実施例では、接地電位に対して正
電位側の電圧レベルを変換する電圧変換回路について示
しているけれども、接地電位よりも負電位側の電圧レベ
ル変換も、たとえば各トランジスタの導電形式を、ＰＮ
ＰをＮＰＮに、ＮＰＮをＰＮＰにそれぞれ変換すること
によって同様に実現することができる。

【００３９】

【発明の効果】以上のように本発明によれば、出力バッ
ファ回路への出力電流の影響を、逆極性で同一絶対値の
相殺電流によって相殺するので、基準電圧への影響を除
去し、高精度の電圧変換を実現することができる。出力
バッファ回路に大きなアイドリング電流を流さないで
も、変換精度を向上させることができるので、消費電力
を軽減することができる。

【００４０】さらに本発明によれば、同一構成の出力バ
ッファ回路と補正バッファ回路とを用いて、出力バッフ
ァ回路には変換抵抗を介して出力電流を供給し、補正バ
ッファ回路には出力電流と等しい補正電流を供給し、出
力電流の変動が基準電圧に与える影響を除去することが
できる。

【００４１】また本発明によれば、出力電流からカレン
トミラー回路と定電流回路とを用いて絶対値が等しく、
極性が異なる相殺電流または絶対値も極性も等しい補正
電流を発生させるので、特に半導体集積回路などにおい
て高精度で出力電流変動の基準電圧への影響を除去する
ことができる。

【００４２】また本発明によれば、入力電圧が与えられ
る差動対回路からの出力を、差動対を構成するトランジ
スタとそれぞれカレントミラー回路を形成するトランジ
スタを介して取出すので、差動対入力回路に対する負荷
の影響を軽減し、変換精度を向上させることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の構成を示す等価的な電気
回路図である。

【図２】本発明の第２実施例の構成を示す等価的な電気
回路図である。

【図３】本発明の第３実施例の構成を示す等価的な電気
回路図である。

【図４】本発明の第４実施例の構成を示す等価的な電気
回路図である。

【図５】本発明の基礎となる構成を示す等価的な電気回
路図である。

【図６】本発明の基礎となる構成を示す等価的な電気回
路図である。

【図７】先行技術の基本的構成を示すブロック図であ
る。

【図８】先行技術の構成を示す等価的な電気回路図であ
る。

【符号の説明】

１ 入力端子 ２ 出力端子 ３，３３，５３ Ｖ／Ｉ変換回路 ７，２６ 電圧源回路 １７ 出力バッファ回路 ２０ 相殺回路 ２７ 補正バッファ回路 ３０ 補正回路 ３２ バイアス出力端子

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 入力電圧に対応するように変換した出力
   電流を、基準電圧を出力する出力バッファ回路に一端が
   接続された変換抵抗に流して、変換抵抗の他端側から入
   力電圧を変換した出力電圧を導出する電圧変換回路にお
   いて、 前記出力電流に応答して、出力電流と絶対値が等しく極
   性が逆方向となる相殺電流を、前記変換抵抗の一端と前
   記出力バッファ回路との接続点に供給する相殺回路を含
   むことを特徴とする電圧変換回路。
2. 【請求項２】 入力電圧に対応するように変換した出力
   電流を、基準電圧を出力する出力バッファ回路に一端が
   接続された変換抵抗に流して、入力電圧を変換した出力
   電圧を導出する電圧変換回路において、 前記出力電流に応答して、出力電流と同一の補正電流を
   導出する補正回路と、前記出力バッファ回路と同一構成
   を有し、同一の基準電圧を導出するための入力が与えら
   れ、出力に前記補正回路からの補正電流が供給される補
   正バッファ回路とを含み、 前記変換抵抗の他端と、前記補正バッファ回路の出力と
   の間から、変換された出力電圧を導出することを特徴と
   する電圧変換回路。
3. 【請求項３】 前記相殺回路または補正回路は、出力電
   流から相殺電流または補正電流を発生させるために、カ
   レントミラー回路と定電流回路とを含むことを特徴とす
   る請求項１または２記載の電圧変換回路。
4. 【請求項４】 前記入力電圧を差動対トランジスタによ
   って出力電流に変換し、カレントミラー回路を介して取
   出すことを特徴とする請求項１〜３のいずれかに記載の
   電圧変換回路。