JP3110502B2 - カレント・ミラー回路 - Google Patents
カレント・ミラー回路Info
- Publication number
- JP3110502B2 JP3110502B2 JP03192076A JP19207691A JP3110502B2 JP 3110502 B2 JP3110502 B2 JP 3110502B2 JP 03192076 A JP03192076 A JP 03192076A JP 19207691 A JP19207691 A JP 19207691A JP 3110502 B2 JP3110502 B2 JP 3110502B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- current
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路等に用いられ
るカレント・ミラー回路に関する。
るカレント・ミラー回路に関する。
【０００２】
【従来の技術】従来のカレント・ミラー回路は、図３〜
図４に示すように構成されている。
図４に示すように構成されている。
【０００３】
【発明が解決しようとする課題】図３はベース・コレク
タ間を短絡したトラジスタ２のコレクタ側へ定電流源４
からの電流を印加し、そのコレクタ・ベース端子を他の
トランジスタ６のベース端子へ接続するという回路構成
である（１は電源（線）である）。トランジスタ６のコ
レクタ電流Ｉout は、トランジスタ２のコレクタ電流Ｉ
inを用いて、一般に電流増幅率ｈFE，コレクタ・ベース
間電圧ＶCB，アーリー電圧ＶA として、
タ間を短絡したトラジスタ２のコレクタ側へ定電流源４
からの電流を印加し、そのコレクタ・ベース端子を他の
トランジスタ６のベース端子へ接続するという回路構成
である（１は電源（線）である）。トランジスタ６のコ
レクタ電流Ｉout は、トランジスタ２のコレクタ電流Ｉ
inを用いて、一般に電流増幅率ｈFE，コレクタ・ベース
間電圧ＶCB，アーリー電圧ＶA として、
【０００４】
【数１】
【０００５】あるいは、アーリー効果を考慮した
【０００６】
【数２】
【０００７】によって表わされるが、式（１）より明ら
かなように、Ｉout はｈFEの大きさに依存しており、例
えばｈFE＝３０では、Ｉout ＝０．９３７５Ｉinとな
り、６％以上の誤差を生ずる。また、式（２）よりｈFE
＝∞としても、例えばＶA ＝１５Ｖ，ＶCB＝２ＶではＩ
out ＝０．８８Ｉinとなり、実に１０％以上の誤差を生
ずるという問題点がある。
かなように、Ｉout はｈFEの大きさに依存しており、例
えばｈFE＝３０では、Ｉout ＝０．９３７５Ｉinとな
り、６％以上の誤差を生ずる。また、式（２）よりｈFE
＝∞としても、例えばＶA ＝１５Ｖ，ＶCB＝２ＶではＩ
out ＝０．８８Ｉinとなり、実に１０％以上の誤差を生
ずるという問題点がある。
【０００８】図４は、上述の２つの問題点のうち、ｈFE
依存を軽減せしめるカレント・ミラー回路であり、トラ
ンジスタ２は、コレクタ・ベース間を短絡する代りにコ
レクタを基準電位に接続したトランジスタ３のエミッタ
をベースに、同トランジスタ３のベースをコレクタに接
続したものであり、他は図３と同じである。一般にトラ
ンジスタ６のコレクタ電流Ｉout は、
依存を軽減せしめるカレント・ミラー回路であり、トラ
ンジスタ２は、コレクタ・ベース間を短絡する代りにコ
レクタを基準電位に接続したトランジスタ３のエミッタ
をベースに、同トランジスタ３のベースをコレクタに接
続したものであり、他は図３と同じである。一般にトラ
ンジスタ６のコレクタ電流Ｉout は、
【０００９】
【数３】
【００１０】で与えられ、例えば図３の回路と同様にｈ
FE＝３０の時ではＩout ＝０．９９８Ｉinとなり、ミラ
ー係数はほとんど１００％に近い値となる。ただし、ア
ーリー効果によるコレクタ・ベース間電圧依存性は残さ
れており、図３の回路と同様、大きな誤差を生ずるとい
う問題点がある。
FE＝３０の時ではＩout ＝０．９９８Ｉinとなり、ミラ
ー係数はほとんど１００％に近い値となる。ただし、ア
ーリー効果によるコレクタ・ベース間電圧依存性は残さ
れており、図３の回路と同様、大きな誤差を生ずるとい
う問題点がある。
【００１１】本発明の目的は上記問題点である、ベース
電流による誤差と、アーリー効果による誤差を同時に低
減せしめるカレント・ミラー回路を提供することにあ
る。
電流による誤差と、アーリー効果による誤差を同時に低
減せしめるカレント・ミラー回路を提供することにあ
る。
【００１２】
【課題を解決するための手段】上記目的を達成するため
本発明は、エミッタが電源に接続され、ベースが共通な
第１の導伝形の第１および第２のトランジスタと、コレ
クタが基準電位に接続され、エミッタが前記第１および
第２のトランジスタのベースに接続され、ベースが前記
第１のトランジスタのコレクタに接続された第１の導伝
形の第３のトランジスタと、エミッタが前記第２のトラ
ンジスタのコレクタに接続された第１の導伝形の第４の
トランジスタと、ベースが前記第１のトランジスタのコ
レクタに接続され、コレクタが前記電源に接続され、エ
ミッタが前記第４のトランジスタのベースに接続された
第２の導伝形の第５のトランジスタと、前記第５のトラ
ンジスタのエミッタと前記基準電位との間に設けられた
定電流源とを具えたことを特徴とする。
本発明は、エミッタが電源に接続され、ベースが共通な
第１の導伝形の第１および第２のトランジスタと、コレ
クタが基準電位に接続され、エミッタが前記第１および
第２のトランジスタのベースに接続され、ベースが前記
第１のトランジスタのコレクタに接続された第１の導伝
形の第３のトランジスタと、エミッタが前記第２のトラ
ンジスタのコレクタに接続された第１の導伝形の第４の
トランジスタと、ベースが前記第１のトランジスタのコ
レクタに接続され、コレクタが前記電源に接続され、エ
ミッタが前記第４のトランジスタのベースに接続された
第２の導伝形の第５のトランジスタと、前記第５のトラ
ンジスタのエミッタと前記基準電位との間に設けられた
定電流源とを具えたことを特徴とする。
【００１３】
【作用】本発明によれば、ベース電流による誤差と、ア
ーリー効果による誤差が低減される。
ーリー効果による誤差が低減される。
【００１４】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１５】図１は本発明の第１の実施例を示し、１は
電源（線）、２は入力電流Ｉinであるところの定電流源
４にコレクタが接続され、かつエミッタが電源１に接続
される第１の導伝形（ＰＮＰ）のトランジスタであり、
そのベースはトランジスタ２と共にカレント・ミラーを
構成する、エミッタが電源線１へ接続されている第１の
導伝形のトランジスタ６のベースと接続され、さらに、
ベース電流を補償するための、コレクタが基準電位へ接
続されている第１の導伝形のトランジスタ３のエミッタ
と接続されている。
電源（線）、２は入力電流Ｉinであるところの定電流源
４にコレクタが接続され、かつエミッタが電源１に接続
される第１の導伝形（ＰＮＰ）のトランジスタであり、
そのベースはトランジスタ２と共にカレント・ミラーを
構成する、エミッタが電源線１へ接続されている第１の
導伝形のトランジスタ６のベースと接続され、さらに、
ベース電流を補償するための、コレクタが基準電位へ接
続されている第１の導伝形のトランジスタ３のエミッタ
と接続されている。
【００１６】トランジスタ２のコレクタは、定電流源４
の他に、トランジスタ３のベースと、コレクタが電源１
へ接続される第２の導伝形（ＮＰＮ）のトランジスタ７
のベースとに接続される。トランジスタ７のエミッタ
は、出力電流を与える第１の導伝形のトランジスタ８の
ベースと、一方端が基準電位へ接続されている定電流源
９の他方端へ接続される。
の他に、トランジスタ３のベースと、コレクタが電源１
へ接続される第２の導伝形（ＮＰＮ）のトランジスタ７
のベースとに接続される。トランジスタ７のエミッタ
は、出力電流を与える第１の導伝形のトランジスタ８の
ベースと、一方端が基準電位へ接続されている定電流源
９の他方端へ接続される。
【００１７】トランジスタ８のエミッタは、トランジス
タ６のコレクタへ接続されている。トランジスタ２のコ
レクタ電流をＩC2、ベース電流をＩB2、エミッタ電流を
ＩE2、ベース・エミッタ間電圧をＶBE2 、コレクタ・ベ
ース間電圧をＶCB2 、同様に、トランジスタＮに対し
て、それぞれＩCN，ＩBN，ＩEN，ＶBEN ，ＶCBN とす
る。また、第１の導伝形のトラジスタの電流増幅率をｈ
FE1 、第２の導伝形の電流増幅率をｈFE2 、また、第１
の導伝形のトランジスタのアーリー電圧をＶA1とする。
すると、図１に対して、以下の式が成立する。
タ６のコレクタへ接続されている。トランジスタ２のコ
レクタ電流をＩC2、ベース電流をＩB2、エミッタ電流を
ＩE2、ベース・エミッタ間電圧をＶBE2 、コレクタ・ベ
ース間電圧をＶCB2 、同様に、トランジスタＮに対し
て、それぞれＩCN，ＩBN，ＩEN，ＶBEN ，ＶCBN とす
る。また、第１の導伝形のトラジスタの電流増幅率をｈ
FE1 、第２の導伝形の電流増幅率をｈFE2 、また、第１
の導伝形のトランジスタのアーリー電圧をＶA1とする。
すると、図１に対して、以下の式が成立する。
【００１８】
【数４】 Ｉin＝ＩC2＋ＩB3−ＩB7 （４）
【００１９】
【数５】
【００２０】
【数６】
【００２１】（４）式はＩB3＝ＩB7とすることで、入力
電流ＩinとＩC2を等しくでき、ベース電流による誤差を
打ち消すことができることを示している。式（５），
（６）より式（７）が得られる。
電流ＩinとＩC2を等しくでき、ベース電流による誤差を
打ち消すことができることを示している。式（５），
（６）より式（７）が得られる。
【００２２】
【数７】
【００２３】本発明によって達成すべきは、入力電流Ｉ
inと出力電流Ｉout を等しくすることであり、また、式
（４）よりＩB3＝ＩB7とすることにより、Ｉin＝ＩC2で
あるから、式（７）より、
inと出力電流Ｉout を等しくすることであり、また、式
（４）よりＩB3＝ＩB7とすることにより、Ｉin＝ＩC2で
あるから、式（７）より、
【００２４】
【数８】
【００２５】が得られ、バイアス定電流源９に流れる電
流ＩB を式（８）の値にすることで、ベース電流の誤差
を打ち消すことができる。
流ＩB を式（８）の値にすることで、ベース電流の誤差
を打ち消すことができる。
【００２６】次に、アーリー効果の低減に関し説明す
る。カレント・ミラーとなるトランジスタ２とトランジ
スタ６のコレクタ電位ＶC2とＶC6は、それぞれ次のよう
に表わすことができる。電源１をＶCCとすると、
る。カレント・ミラーとなるトランジスタ２とトランジ
スタ６のコレクタ電位ＶC2とＶC6は、それぞれ次のよう
に表わすことができる。電源１をＶCCとすると、
【００２７】
【数９】 ＶC2＝ＶCC−ＶBE2 −ＶBE3 （９）
【００２８】
【数１０】 ＶC6＝ＶCC−ＶBE2 −ＶBE3 −ＶBE7 ＋ＶBE8 （１０） また、一般に次式が成立する。
【００２９】
【数１１】
【００３０】
【数１２】
【００３１】ここで、ＩS2，ＩS6はそれぞれトランジス
タ２およびトランジスタ６の逆方向飽和電流であり、
ｑ，ｋ，Ｔはそれぞれ定数である。トランジスタ２，ト
ランジスタ６のエミッタ・ベースはそれぞれショートさ
れているので、式（１１），（１２）でＶBE2 ＝ＶBE6
とすることができ、また、一般に同一サイズのトランジ
スタは集積回路内においてその逆方向飽和電流はほとん
ど等しく、ＩC2＝ＩS6とすることができる。従って、Ｉ
C2＝ＩC6とするためには式（１１），（１２）より、
タ２およびトランジスタ６の逆方向飽和電流であり、
ｑ，ｋ，Ｔはそれぞれ定数である。トランジスタ２，ト
ランジスタ６のエミッタ・ベースはそれぞれショートさ
れているので、式（１１），（１２）でＶBE2 ＝ＶBE6
とすることができ、また、一般に同一サイズのトランジ
スタは集積回路内においてその逆方向飽和電流はほとん
ど等しく、ＩC2＝ＩS6とすることができる。従って、Ｉ
C2＝ＩC6とするためには式（１１），（１２）より、
【００３２】
【数１３】 ＶCB2 ＝ＶCB6 （１３） が成立すれば良いことになるが、ベースが共通であるた
め、式（１３）の意味するところは、
め、式（１３）の意味するところは、
【００３３】
【数１４】 ＶC2＝ＶC6 （１４） と同じである。すると、式（９），（１０），（１４）
より、
より、
【００３４】
【数１５】 ＶBE7 ＝ＶBE8 （１５） とすることでトランジスタ２とトランジスタ６のコレク
タ電位を等しくすることができ、アーリー効果を低減す
ることができる。式（１５）より、
タ電位を等しくすることができ、アーリー効果を低減す
ることができる。式（１５）より、
【００３５】
【数１６】
【００３６】式（１６）において、トランジスタ電流Ｉ
C7は、
C7は、
【００３７】
【数１７】
【００３８】より、
【００３９】
【数１８】
【００４０】と表わすことができ、式（１６），（１
８）より次式が得られる。
８）より次式が得られる。
【００４１】
【数１９】
【００４２】式（１９）より、
【００４３】
【数２０】
【００４４】とすることで、アーリー効果を無くすこと
ができる。図２は本回路によるＳＰＩＣＥによるシミュ
レーション結果であり、横軸にトランジスタ８のコレク
タ電位を、縦軸に出力電流をとったものである。入力電
流Ｉin＝１０μＡに対し、コレクタ電位０〜３Ｖの範囲
で、出力電流は１０．００２３５μＡ〜１０．００２５
μＡとなっており、最大０．０２５％の誤差となってい
る。ちなみに図５は、図４の従来回路のシミュレーショ
ン結果であるが、同様の条件に対して、１１．８９μＡ
〜１０．３８μＡとなっており、最大１８．９％の誤差
を生じており、本発明によって高精度のカレント・ミラ
ーを得ることができる。
ができる。図２は本回路によるＳＰＩＣＥによるシミュ
レーション結果であり、横軸にトランジスタ８のコレク
タ電位を、縦軸に出力電流をとったものである。入力電
流Ｉin＝１０μＡに対し、コレクタ電位０〜３Ｖの範囲
で、出力電流は１０．００２３５μＡ〜１０．００２５
μＡとなっており、最大０．０２５％の誤差となってい
る。ちなみに図５は、図４の従来回路のシミュレーショ
ン結果であるが、同様の条件に対して、１１．８９μＡ
〜１０．３８μＡとなっており、最大１８．９％の誤差
を生じており、本発明によって高精度のカレント・ミラ
ーを得ることができる。
【００４５】
【００４６】
【発明の効果】上述の如く、本発明によればベース電流
による誤差、並びにアーリー効果による誤差が著しく低
減した高精度なカレント・ミラー回路を得ることができ
る。
による誤差、並びにアーリー効果による誤差が著しく低
減した高精度なカレント・ミラー回路を得ることができ
る。
【図１】本発明の第１の実施例の回路図である。
【図２】本発明回路のシミュレーション結果を示す図で
ある。
ある。
【図３】従来のカレント・ミラー回路の回路図である。
【図４】従来の別のカレント・ミラー回路の回路図であ
る。
る。
【図５】図４の回路のシミュレーション結果を示す図で
ある。
ある。
１ 電源 ２，３，６，８，１０，１１ 第１の導伝形のトランジ
スタ ４，９ 定電流源 ５ 基準電位 ７ 第２の導伝形のトランジスタ
スタ ４，９ 定電流源 ５ 基準電位 ７ 第２の導伝形のトランジスタ
Claims (1)
- 【請求項１】 エミッタが電源に接続され、ベースが共
通な第１の導伝形の第１および第２のトランジスタと、
コレクタが基準電位に接続され、エミッタが前記第１お
よび第２のトランジスタのベースに接続され、ベースが
前記第１のトランジスタのコレクタに接続された第１の
導伝形の第３のトランジスタと、エミッタが前記第２の
トランジスタのコレクタに接続された第１の導伝形の第
４のトランジスタと、ベースが前記第１のトランジスタ
のコレクタに接続され、コレクタが前記電源に接続さ
れ、エミッタが前記第４のトランジスタのベースに接続
された第２の導伝形の第５のトランジスタと、前記第５
のトランジスタのエミッタと前記基準電位との間に設け
られた定電流源とを具えたことを特徴とするカレント・
ミラー回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03192076A JP3110502B2 (ja) | 1991-07-31 | 1991-07-31 | カレント・ミラー回路 |
| US07/918,008 US5283537A (en) | 1991-07-31 | 1992-07-24 | Current mirror circuit |
| DE69222721T DE69222721T2 (de) | 1991-07-31 | 1992-07-30 | Stromspiegelschaltung |
| EP92112986A EP0530500B1 (en) | 1991-07-31 | 1992-07-30 | Current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03192076A JP3110502B2 (ja) | 1991-07-31 | 1991-07-31 | カレント・ミラー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537260A JPH0537260A (ja) | 1993-02-12 |
| JP3110502B2 true JP3110502B2 (ja) | 2000-11-20 |
Family
ID=16285242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03192076A Expired - Fee Related JP3110502B2 (ja) | 1991-07-31 | 1991-07-31 | カレント・ミラー回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5283537A (ja) |
| EP (1) | EP0530500B1 (ja) |
| JP (1) | JP3110502B2 (ja) |
| DE (1) | DE69222721T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0905900B1 (en) * | 1994-04-22 | 2002-03-13 | Canon Kabushiki Kaisha | Driving circuit for light emitting diode |
| US5461343A (en) * | 1994-07-13 | 1995-10-24 | Analog Devices Inc. | Current mirror circuit |
| FR2751487B1 (fr) * | 1996-07-16 | 1998-10-16 | Sgs Thomson Microelectronics | Compensation en frequence d'un amplificateur de courant en technologie mos |
| US5808508A (en) * | 1997-05-16 | 1998-09-15 | International Business Machines Corporation | Current mirror with isolated output |
| JP3382528B2 (ja) | 1998-01-23 | 2003-03-04 | キヤノン株式会社 | カレントミラー回路 |
| JP3637848B2 (ja) * | 1999-09-30 | 2005-04-13 | 株式会社デンソー | 負荷駆動回路 |
| KR100344810B1 (ko) * | 2000-07-26 | 2002-07-20 | 엘지전자주식회사 | 고전압소자를 이용한 전류구동회로 |
| US6753734B2 (en) | 2001-06-06 | 2004-06-22 | Anadigics, Inc. | Multi-mode amplifier bias circuit |
| US6515546B2 (en) | 2001-06-06 | 2003-02-04 | Anadigics, Inc. | Bias circuit for use with low-voltage power supply |
| US6842075B2 (en) * | 2001-06-06 | 2005-01-11 | Anadigics, Inc. | Gain block with stable internal bias from low-voltage power supply |
| JP5610897B2 (ja) | 2010-07-27 | 2014-10-22 | キヤノン株式会社 | データ処理装置およびデータ処理方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936725A (en) * | 1974-08-15 | 1976-02-03 | Bell Telephone Laboratories, Incorporated | Current mirrors |
| US4166971A (en) * | 1978-03-23 | 1979-09-04 | Bell Telephone Laboratories, Incorporated | Current mirror arrays |
| JPS605085B2 (ja) * | 1980-04-14 | 1985-02-08 | 株式会社東芝 | カレントミラ−回路 |
| JPS57206107A (en) * | 1981-06-15 | 1982-12-17 | Toshiba Corp | Current mirror circuit |
| JPS58171110A (ja) * | 1982-03-31 | 1983-10-07 | Toshiba Corp | カレントミラ−回路 |
| US4503381A (en) * | 1983-03-07 | 1985-03-05 | Precision Monolithics, Inc. | Integrated circuit current mirror |
| JPS59181804A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 比例電流発生回路 |
| JPH0654777B2 (ja) * | 1985-02-12 | 1994-07-20 | キヤノン株式会社 | ラテラルトランジスタを有する回路 |
| JPS61198924A (ja) * | 1985-02-28 | 1986-09-03 | Canon Inc | 半導体回路 |
| JP2779411B2 (ja) * | 1985-03-01 | 1998-07-23 | キヤノン株式会社 | スイツチング装置 |
| JPS6369306A (ja) * | 1986-09-11 | 1988-03-29 | Seikosha Co Ltd | 電流ミラ−回路 |
| JP2774189B2 (ja) * | 1989-11-22 | 1998-07-09 | キヤノン株式会社 | 直結型ベース接地増幅器及び該増幅器を含む回路装置、半導体装置並びに情報処理装置 |
-
1991
- 1991-07-31 JP JP03192076A patent/JP3110502B2/ja not_active Expired - Fee Related
-
1992
- 1992-07-24 US US07/918,008 patent/US5283537A/en not_active Expired - Lifetime
- 1992-07-30 EP EP92112986A patent/EP0530500B1/en not_active Expired - Lifetime
- 1992-07-30 DE DE69222721T patent/DE69222721T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5283537A (en) | 1994-02-01 |
| DE69222721D1 (de) | 1997-11-20 |
| DE69222721T2 (de) | 1998-03-12 |
| JPH0537260A (ja) | 1993-02-12 |
| EP0530500B1 (en) | 1997-10-15 |
| EP0530500A1 (en) | 1993-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3110502B2 (ja) | カレント・ミラー回路 | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JPH07230332A (ja) | バンドギャップ型定電圧発生回路 | |
| JP2799138B2 (ja) | 定電流回路 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JP3226105B2 (ja) | 演算整流回路 | |
| JP2724134B2 (ja) | サンプル・ホールド回路 | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JPS6131644B2 (ja) | ||
| JP2001237676A (ja) | ヒステリシスコンパレータ | |
| JPH02218205A (ja) | 電流―電圧変換回路および電流―電流変換回路 | |
| JPH0332096Y2 (ja) | ||
| JPS63236403A (ja) | 電流源回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPH05108182A (ja) | 電流ミラー回路 | |
| JPH0385007A (ja) | 定電流回路 | |
| JPH084208B2 (ja) | 基準電圧回路 | |
| JPH07106865A (ja) | 定電流回路 | |
| JPH063570B2 (ja) | 定電圧源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |