JPS605085B2 - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS605085B2 JPS605085B2 JP55049021A JP4902180A JPS605085B2 JP S605085 B2 JPS605085 B2 JP S605085B2 JP 55049021 A JP55049021 A JP 55049021A JP 4902180 A JP4902180 A JP 4902180A JP S605085 B2 JPS605085 B2 JP S605085B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- current
- transistor
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003503 early effect Effects 0.000 description 3
- 241000287127 Passeridae Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 210000004243 sweat Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は入力電流値に等しい電流を出力するカレント
ミラー回路に関する。
ミラー回路に関する。
電子回路ではある大きさの電流に等しい電流を作り出す
必要性がいよいよ生じ、このためにカレントミラー回路
が用いられる。
必要性がいよいよ生じ、このためにカレントミラー回路
が用いられる。
第１図は改良型ウィルソン電流源（ＩｍｐｒｏｖｅｄＷ
ｉｌｓｏｎＳｏ川ｃｅ）と呼ばれている従来のカレント
ミラー回路の一例を示す回路構成図である。この回路は
図示するように互いにベースが共通接続されたそれぞれ
２個のＮＰＮトランジスタＱ，とＱ２，Ｑ３とＱからな
り、入力電流源１から入力電流ｌｉを流し込むと負荷２
にはＬなる電流が流れ出る。この回路は従来の他のカレ
ントミラー回路、たとえばベースが共通接続され入力側
のトランジスタのェミツ夕・ベースが短絡されている単
なるミラー回路に比らべて、、入出力電流比特性が良い
という特徴がある。
ｉｌｓｏｎＳｏ川ｃｅ）と呼ばれている従来のカレント
ミラー回路の一例を示す回路構成図である。この回路は
図示するように互いにベースが共通接続されたそれぞれ
２個のＮＰＮトランジスタＱ，とＱ２，Ｑ３とＱからな
り、入力電流源１から入力電流ｌｉを流し込むと負荷２
にはＬなる電流が流れ出る。この回路は従来の他のカレ
ントミラー回路、たとえばベースが共通接続され入力側
のトランジスタのェミツ夕・ベースが短絡されている単
なるミラー回路に比らべて、、入出力電流比特性が良い
という特徴がある。
またトランジスタＱ，Ｑ４のコレクタ、ェミツ夕間電圧
ＶＣＥは、各トランジスタＱ，〜Ｑ４の特性が等しけれ
ばベース・ェミッタ間電圧ＶＢＥに等しく、この両トラ
ンジスタＱ，Ｑの動作点が一致することになる。このた
め、トランジスタのアーリー（Ｅａｒｌｙ）効果による
影響が無く、これによる入出力電流比の誤差が生じない
という特徴もある。ところで上記回路は負荷から電流を
引き出すいわゆる正のミラー回路であり、この回路をＰ
ＮＰトランジス外こよって集積し、負荷に電流を流し込
むような場合には精度上の問題が生じる。
ＶＣＥは、各トランジスタＱ，〜Ｑ４の特性が等しけれ
ばベース・ェミッタ間電圧ＶＢＥに等しく、この両トラ
ンジスタＱ，Ｑの動作点が一致することになる。このた
め、トランジスタのアーリー（Ｅａｒｌｙ）効果による
影響が無く、これによる入出力電流比の誤差が生じない
という特徴もある。ところで上記回路は負荷から電流を
引き出すいわゆる正のミラー回路であり、この回路をＰ
ＮＰトランジス外こよって集積し、負荷に電流を流し込
むような場合には精度上の問題が生じる。
ここでトランジスタＱ，〜Ｑ４のェミッタ接地電流増幅
率が等しくこれを８とすると、ＮＰＮトランジスタある
いはＰＮＰトランジスタいずれの場合にも、入力電流１
ｉと出力電流１０との比害は次式で表わされる。１０
１ ２ ”・”・”・山・山・（１）ｌ
ｉ ２ 〜１−あ１十夕に汗交 （ただし３＞１） 上記｛１）式の右辺の第二項は誤差を表わすものであり
、この値は８の２乗の逆数に比例していることがわかる
。
率が等しくこれを８とすると、ＮＰＮトランジスタある
いはＰＮＰトランジスタいずれの場合にも、入力電流１
ｉと出力電流１０との比害は次式で表わされる。１０
１ ２ ”・”・”・山・山・（１）ｌ
ｉ ２ 〜１−あ１十夕に汗交 （ただし３＞１） 上記｛１）式の右辺の第二項は誤差を表わすものであり
、この値は８の２乗の逆数に比例していることがわかる
。
ところでＰＮＰトランジスタを集積した場合、その電流
増幅率はＮＰＮトランジスタに比らべて大きくすること
ができず、たとえばＮＰＮトランジスタのェミッタ接地
電流増幅率として１００のものが得られるがＰＮＰトラ
ンジスタは高々１の塁度である。ここで８を１００とし
た場合上記ｍ式の右辺の第２項は２／１００００となり
誤差は０．０２％となるが、３を１０とした場合には２
／１００となり誤差は２％にもなってしまう。したがっ
て従来回路はＰＮＰトランジスタによって集積すると、
誤差が大きくなり高精度に出力電流を得るこ、とができ
ないという欠点が存在する。この発明は上記のような事
情を考慮してなされたものであり、その目的は、ＰＮＰ
トランジスタによって集積した場合であっても誤差を小
さくすることができ、もって高精度に出力電流を得るこ
とができるカレントミラー回路を提供することにある。
増幅率はＮＰＮトランジスタに比らべて大きくすること
ができず、たとえばＮＰＮトランジスタのェミッタ接地
電流増幅率として１００のものが得られるがＰＮＰトラ
ンジスタは高々１の塁度である。ここで８を１００とし
た場合上記ｍ式の右辺の第２項は２／１００００となり
誤差は０．０２％となるが、３を１０とした場合には２
／１００となり誤差は２％にもなってしまう。したがっ
て従来回路はＰＮＰトランジスタによって集積すると、
誤差が大きくなり高精度に出力電流を得るこ、とができ
ないという欠点が存在する。この発明は上記のような事
情を考慮してなされたものであり、その目的は、ＰＮＰ
トランジスタによって集積した場合であっても誤差を小
さくすることができ、もって高精度に出力電流を得るこ
とができるカレントミラー回路を提供することにある。
以下、図面を参照してここの発明の一実施例を説明する
。
。
第２図において高電位（十）供給点には第１、第２のＰ
ＮＰトランジスタＱ，．，Ｑ，２のェミッタが接続され
る。この両トランジスタＱ，．，Ｑ，２のベースは互い
に共通接続されている。そして上記トランジスタＱ川Ｑ
，２のベース共通接続には第３のＰＮＰトランジスタＱ
，３のェミッタが接続される。上記トランジスタＱ，３
のベースは上記トランジスタＱ，２のコレクタに接続さ
れ、コレクタは低電位（一）供給点に接続される。また
上記トランジスタＱ，．，Ｑ，２の各コレクタには第４
、第５のＰＮＰトランジスタＱ，４，Ｑ，５のそれぞれ
のェミッタが接続される。上記両トランジスタＱ．４，
Ｑ，５のベースは互いに共通接続されていて、このベー
ス共通接続点には第６のＰＮＰトランジスタＱ，６のェ
ミツ夕が接続される。上記トランジスタＱ，６のベース
は上記トランジスタＱ，４のコレクタに接続され、コレ
クタは上記低電位供給点に接続される。また上記トラン
ジスタＱ，４のコレクタには電流入力端子１１が、トラ
ンジスタＱ，５のコレクタには電流出力端子１２がそれ
ぞれ設けられ、このうち電流入力端子１１と上記低電位
供給点との間には入力電流源１３が、電流出力端子１２
と上記低電位供給点との間には負荷１４がそれぞれ挿入
される。上記のように構成された回路において、トラン
ジスタＱ，．〜Ｑ，６がすべて等しい特性を持っている
とすれば、トランジスタＱ，．，Ｑ．２のベース電位は
等しく、このとき両トランジスタＱ，．，Ｑ，２に等し
いェミッタ電流ＩＥが流れるものとして良い。
ＮＰトランジスタＱ，．，Ｑ，２のェミッタが接続され
る。この両トランジスタＱ，．，Ｑ，２のベースは互い
に共通接続されている。そして上記トランジスタＱ川Ｑ
，２のベース共通接続には第３のＰＮＰトランジスタＱ
，３のェミッタが接続される。上記トランジスタＱ，３
のベースは上記トランジスタＱ，２のコレクタに接続さ
れ、コレクタは低電位（一）供給点に接続される。また
上記トランジスタＱ，．，Ｑ，２の各コレクタには第４
、第５のＰＮＰトランジスタＱ，４，Ｑ，５のそれぞれ
のェミッタが接続される。上記両トランジスタＱ．４，
Ｑ，５のベースは互いに共通接続されていて、このベー
ス共通接続点には第６のＰＮＰトランジスタＱ，６のェ
ミツ夕が接続される。上記トランジスタＱ，６のベース
は上記トランジスタＱ，４のコレクタに接続され、コレ
クタは上記低電位供給点に接続される。また上記トラン
ジスタＱ，４のコレクタには電流入力端子１１が、トラ
ンジスタＱ，５のコレクタには電流出力端子１２がそれ
ぞれ設けられ、このうち電流入力端子１１と上記低電位
供給点との間には入力電流源１３が、電流出力端子１２
と上記低電位供給点との間には負荷１４がそれぞれ挿入
される。上記のように構成された回路において、トラン
ジスタＱ，．〜Ｑ，６がすべて等しい特性を持っている
とすれば、トランジスタＱ，．，Ｑ．２のベース電位は
等しく、このとき両トランジスタＱ，．，Ｑ，２に等し
いェミッタ電流ＩＥが流れるものとして良い。
いま各トランジスタにおいてェミッタ接地電流増幅率を
８、ベース接地電流増幅率をＱ（Ｑ＝ず古）とする。し
たがってトランジスタＱｕで虻レクタ電流ＱＩＥ・べ−
ス電流肴ＩＥがそれぞれ流れることになる。同様にトラ
ンジスタＱ，２で‘まコレクタ電流ＱＩＥ、べ−ス電流
肴ＩＥがそ靴ぞれ流れることになる。一方、トランジス
タＱ，３のェミッタには上記両トランジスタＱ，．，Ｑ
，２のべ−樋流の和浄い・電流奪・が肋、比肋にのトラ
ンジスタＱ・３で‘まべ‐ス電流勢ＩＥが流れる。
８、ベース接地電流増幅率をＱ（Ｑ＝ず古）とする。し
たがってトランジスタＱｕで虻レクタ電流ＱＩＥ・べ−
ス電流肴ＩＥがそれぞれ流れることになる。同様にトラ
ンジスタＱ，２で‘まコレクタ電流ＱＩＥ、べ−ス電流
肴ＩＥがそ靴ぞれ流れることになる。一方、トランジス
タＱ，３のェミッタには上記両トランジスタＱ，．，Ｑ
，２のべ−樋流の和浄い・電流奪・が肋、比肋にのトラ
ンジスタＱ・３で‘まべ‐ス電流勢ＩＥが流れる。
またトランジスタＱ，５のェミツタにはトランジスタＱ
，２のコレクタ電流とトランジスタＱ，３のベース電流
の和に等しい電流Ｑ（１十器）１の流れ・比肘にのトラ
ンジスタＱ．６で‘まべ‐ス電株（・十器）１８・コレ
クタ職Ｑ２（・十籍）ＩＥ力ｉそれ靴減る。
，２のコレクタ電流とトランジスタＱ，３のベース電流
の和に等しい電流Ｑ（１十器）１の流れ・比肘にのトラ
ンジスタＱ．６で‘まべ‐ス電株（・十器）１８・コレ
クタ職Ｑ２（・十籍）ＩＥ力ｉそれ靴減る。
−方、Ｑ１８なるヱミッタ電流が流れるトランジスタＱ
．４で‘まべ−ス電流多ＩＥ、コレク欄流Ｑ２１８がそ
れぞれ流れる。
．４で‘まべ−ス電流多ＩＥ、コレク欄流Ｑ２１８がそ
れぞれ流れる。
またトランジスタＱ，６にはトランジスタＱ，４とＱ，
５のベース電流の和に等しいヱミッ夕霧流尊（・像）１
８カギ流れ・肌ミつてこのトランジスタＱ・側べ‐ス電
流峯（１十暑）１が流れる。
５のベース電流の和に等しいヱミッ夕霧流尊（・像）１
８カギ流れ・肌ミつてこのトランジスタＱ・側べ‐ス電
流峯（１十暑）１が流れる。
この結果・電流入梯子１ １からはトランジスタＱ，４
のコレクタ電流とトランジスタＱ，６のベース電流との
和に等しい電流｛。２十雀（１十夢）｝側流れ雌こと になる。
のコレクタ電流とトランジスタＱ，６のベース電流との
和に等しい電流｛。２十雀（１十夢）｝側流れ雌こと になる。
第３図は上記各電流をまとして図示したものである。こ
こでいま電流入力端子１ １から流れ出る入力電流ｌｉ
と、電流出力端子１２から流れ出る出力電流ｈとの比帯
を求めると次式のようになる。
こでいま電流入力端子１ １から流れ出る入力電流ｌｉ
と、電流出力端子１２から流れ出る出力電流ｈとの比帯
を求めると次式のようになる。
次五こ上記■式のＱにず古を代入してまとめると次式が
得られる。ここで８が１より十分に大きいとすれば ；ミニ可は１よりも小さなものとなり、上記（３１式は
次式のように近似することができる。
得られる。ここで８が１より十分に大きいとすれば ；ミニ可は１よりも小さなものとなり、上記（３１式は
次式のように近似することができる。
伴・−券
．・・．・・【４１
上記‘４｝式において右辺の第二項は誤差を表わすもの
である。
である。
ここで各トランジスタの８をたとえば１０としても誤差
は２／１００００しかならす、この値は従来回路を６の
高いＮＰＮトランジスタで集積したときと同じように小
さな値である。次にこの実施例回路のアーリー効果によ
る影響について考えてみる。
は２／１００００しかならす、この値は従来回路を６の
高いＮＰＮトランジスタで集積したときと同じように小
さな値である。次にこの実施例回路のアーリー効果によ
る影響について考えてみる。
いま高電位供給′点を基準電位（グランド＝０）として
考えるならば、トランジスタＱ，．，Ｑ，２のベース電
位は基準電位よりもＶＢＥ低い電位−ＶＢＥとなる。ま
たトランジスタＱ，５のェミッタ電位はそれよりもさら
にＶ８８低い電位−２ＶＢＥとなる。したがってトラン
ジスタＱ，４，Ｑ，５のベース電位は−２ＶＢＥよりＶ
ＢＥ低い露位−３ＶＢ８となり、トランジスタＱ，４の
コレクタ電位はこれよりもさらにＶＢＥ低い電位−４Ｖ
Ｂ８となる。ここでトランジスタＱ，４のェミツタ電位
はそのベース電位よりもＶＢＥ高いため−２ＶＢ８とな
る。従って、トランジスタＱ，．のェミツタ、コレクタ
間電圧Ｖｃ８（Ｑｕ）は２ＶＢ８となる。一方、トラン
ジスタＱ，５のェミツタ電位は−２Ｖ８８であるため、
トランジスタＱはのェミツタ、コレクタ間電圧Ｖｃ耳（
Ｑ，２）も２ＶＢＥとなりＶｃ８（Ｑ，．）と等しくな
る。したがってトランジスタＱ，．とＱ，２の動作点が
一致し、従来と同様にアーリー効果による影響は生じな
い。下表は上記実施例回路において、入力電流ｌｉｎの
値を種々に変化させた場合の出力電流を実測した実験デ
−夕を示すものであり、あわせてｌｉｎとｌｏとの比を
計算したものが記されている。
考えるならば、トランジスタＱ，．，Ｑ，２のベース電
位は基準電位よりもＶＢＥ低い電位−ＶＢＥとなる。ま
たトランジスタＱ，５のェミッタ電位はそれよりもさら
にＶ８８低い電位−２ＶＢＥとなる。したがってトラン
ジスタＱ，４，Ｑ，５のベース電位は−２ＶＢＥよりＶ
ＢＥ低い露位−３ＶＢ８となり、トランジスタＱ，４の
コレクタ電位はこれよりもさらにＶＢＥ低い電位−４Ｖ
Ｂ８となる。ここでトランジスタＱ，４のェミツタ電位
はそのベース電位よりもＶＢＥ高いため−２ＶＢ８とな
る。従って、トランジスタＱ，．のェミツタ、コレクタ
間電圧Ｖｃ８（Ｑｕ）は２ＶＢ８となる。一方、トラン
ジスタＱ，５のェミツタ電位は−２Ｖ８８であるため、
トランジスタＱはのェミツタ、コレクタ間電圧Ｖｃ耳（
Ｑ，２）も２ＶＢＥとなりＶｃ８（Ｑ，．）と等しくな
る。したがってトランジスタＱ，．とＱ，２の動作点が
一致し、従来と同様にアーリー効果による影響は生じな
い。下表は上記実施例回路において、入力電流ｌｉｎの
値を種々に変化させた場合の出力電流を実測した実験デ
−夕を示すものであり、あわせてｌｉｎとｌｏとの比を
計算したものが記されている。
表また第４図は上記実験データから出力電流ｌｏに対す
る誤差率ご％を求め図示したものである。
る誤差率ご％を求め図示したものである。
第４図から明らかなように、出力電流ｌｏの１仏Ａから
ｌｍＡまでの範囲では誤差率仏は士０．４％以下の値で
あり、この実験結果からも上記実施例回路の精度が極め
て良いことが確認されている。このように上記実施例で
は、８の低いＰＮＰトランジスタによって集積した場合
であっても誤差を４・さくすることができる。
ｌｍＡまでの範囲では誤差率仏は士０．４％以下の値で
あり、この実験結果からも上記実施例回路の精度が極め
て良いことが確認されている。このように上記実施例で
は、８の低いＰＮＰトランジスタによって集積した場合
であっても誤差を４・さくすることができる。
したがって高精度に出力電流を得ることができる。なお
、上記実施例回路ではトランジスタＱ，３，Ｑ，６のコ
レクタは低電位供給点に共通接続したが、必ずしも両コ
レクタを同電位点に接続する必要はない。
、上記実施例回路ではトランジスタＱ，３，Ｑ，６のコ
レクタは低電位供給点に共通接続したが、必ずしも両コ
レクタを同電位点に接続する必要はない。
これは高電位供給点を基準電位として考えるならば、ト
ランジスタＱ，３のコレクタは基準電位よりも２個分の
トランジスタのベース、コレクタ間電圧の和すなわち２
ＶＢ８よりも低い電位に設定すれば良く、さらにトラン
ジスタＱ，６のコレクタは４個分のトランジスタのベー
ス、コレク夕闇電圧の和すなわち４ＶＢＥよりも低い電
位に設定すれば良い。さらに上記実施例回路の各トラン
ジスタを６の高いＮＰＮトランジスタに置き替えるなら
ば、より誤差を４・さくすることができるのはもちろん
であり、この場合出力電流は負荷から引き出される形の
ものとなる。また、トランジスタＱ，．，Ｑ，２のェミ
ツタは直接高電位（十）供給点に接続する場合について
説明したが、これは両トランジスタＱ，．，Ｑ，２のベ
ース、ェミッ夕間電圧ＶＢＢのばらつきを抑えるために
、これらのトランジスタのェミッタを抵抗を介して高電
位（十）供給点に接続するようにしてもよく、要するに
両トランジスタＱ，．，Ｑ，２のェミッタは高電位（十
）供給点に結合されていればよい。
ランジスタＱ，３のコレクタは基準電位よりも２個分の
トランジスタのベース、コレクタ間電圧の和すなわち２
ＶＢ８よりも低い電位に設定すれば良く、さらにトラン
ジスタＱ，６のコレクタは４個分のトランジスタのベー
ス、コレク夕闇電圧の和すなわち４ＶＢＥよりも低い電
位に設定すれば良い。さらに上記実施例回路の各トラン
ジスタを６の高いＮＰＮトランジスタに置き替えるなら
ば、より誤差を４・さくすることができるのはもちろん
であり、この場合出力電流は負荷から引き出される形の
ものとなる。また、トランジスタＱ，．，Ｑ，２のェミ
ツタは直接高電位（十）供給点に接続する場合について
説明したが、これは両トランジスタＱ，．，Ｑ，２のベ
ース、ェミッ夕間電圧ＶＢＢのばらつきを抑えるために
、これらのトランジスタのェミッタを抵抗を介して高電
位（十）供給点に接続するようにしてもよく、要するに
両トランジスタＱ，．，Ｑ，２のェミッタは高電位（十
）供給点に結合されていればよい。
以上、説明したようにこの発明によれば、ＰＮＰトラン
ジスタによって集積した場合であっても誤差を小さくす
ることができ、もって高精度に出力電流を得ることがで
きるカレントミラー回路を提供することができる。
ジスタによって集積した場合であっても誤差を小さくす
ることができ、もって高精度に出力電流を得ることがで
きるカレントミラー回路を提供することができる。
第１図は従来のカレントミラー回路の構成図、第２図は
この発明の−実施例の構成図、第３図は上記実施例を説
明するための図、第４図は上記実施例を説明するための
曲線図である。 １１・・・電流入力端子、１２・・・電流出力端子、１
３・・・入力電流源、１４・・・負荷、Ｑ，．〜Ｑ，６
・・・ＰＮＰトランジスタ。 第１図 第２図 第３図 第４図
この発明の−実施例の構成図、第３図は上記実施例を説
明するための図、第４図は上記実施例を説明するための
曲線図である。 １１・・・電流入力端子、１２・・・電流出力端子、１
３・・・入力電流源、１４・・・負荷、Ｑ，．〜Ｑ，６
・・・ＰＮＰトランジスタ。 第１図 第２図 第３図 第４図
Claims (1)
- １ 一方の電位供給点にそれぞれのエミツタが結合され
互いにベースが共通接続される第１，第２のトランジス
タとエミツタが上記第１，第２のトランジスタのベース
共通接続点に接続されベースが上記第２のトランジスタ
のコレクタに接続されかつコレクタが他方の電位供給点
に接続される第３のトランジスタと、各エミツタが上記
第１，第２のトランジスタのコレクタそれぞれに接続さ
れ互いにベースが共通接続される第４，第５のトランジ
スタと、エミツタが上記第４，第５のトランジスタのベ
ース共通接続点に接続されベースが上記第４のトランジ
スタのコレクタに接続されかつコレクタが他方の電位供
給点に接続される第６のトランジスタと、上記第４のト
ランジスタのコレクタに設けられる電流入力端子と、上
記第５のトランジスタのコレクタに設けられる電流出力
端子とを具備したことを特徴とするカレントミラー回路
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55049021A JPS605085B2 (ja) | 1980-04-14 | 1980-04-14 | カレントミラ−回路 |
| US06/251,338 US4412186A (en) | 1980-04-14 | 1981-04-06 | Current mirror circuit |
| DE3114877A DE3114877C2 (de) | 1980-04-14 | 1981-04-13 | Stromspiegelschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55049021A JPS605085B2 (ja) | 1980-04-14 | 1980-04-14 | カレントミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56144612A JPS56144612A (en) | 1981-11-11 |
| JPS605085B2 true JPS605085B2 (ja) | 1985-02-08 |
Family
ID=12819461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55049021A Expired JPS605085B2 (ja) | 1980-04-14 | 1980-04-14 | カレントミラ−回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4412186A (ja) |
| JP (1) | JPS605085B2 (ja) |
| DE (1) | DE3114877C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62103174U (ja) * | 1985-12-20 | 1987-07-01 | ||
| JPH0354613Y2 (ja) * | 1986-03-31 | 1991-12-03 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206107A (en) * | 1981-06-15 | 1982-12-17 | Toshiba Corp | Current mirror circuit |
| US4523140A (en) * | 1983-01-03 | 1985-06-11 | At&T Bell Labs | Precision current mirror arrays |
| NL8302458A (nl) * | 1983-07-11 | 1985-02-01 | Philips Nv | Stroomstabilisatieschakeling. |
| US4550284A (en) * | 1984-05-16 | 1985-10-29 | At&T Bell Laboratories | MOS Cascode current mirror |
| US4560921A (en) * | 1984-06-15 | 1985-12-24 | National Semiconductor Corporation | Comparator circuit with built in reference |
| US4583037A (en) * | 1984-08-23 | 1986-04-15 | At&T Bell Laboratories | High swing CMOS cascode current mirror |
| US5197033A (en) * | 1986-07-18 | 1993-03-23 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
| US4873673A (en) * | 1986-12-03 | 1989-10-10 | Hitachi, Ltd. | Driver circuit having a current mirror circuit |
| JPS63115405A (ja) * | 1986-10-31 | 1988-05-20 | Mitsubishi Electric Corp | カレントミラ−回路 |
| GB2214018A (en) * | 1987-12-23 | 1989-08-23 | Philips Electronic Associated | Current mirror circuit arrangement |
| US4961046A (en) * | 1988-08-19 | 1990-10-02 | U.S. Philips Corp. | Voltage-to-current converter |
| JPH04306970A (ja) * | 1991-04-04 | 1992-10-29 | Canon Inc | 画像処理方法及び装置 |
| JP3110502B2 (ja) * | 1991-07-31 | 2000-11-20 | キヤノン株式会社 | カレント・ミラー回路 |
| GB9223338D0 (en) * | 1992-11-06 | 1992-12-23 | Sgs Thomson Microelectronics | Low voltage reference current generating circuit |
| US5311146A (en) * | 1993-01-26 | 1994-05-10 | Vtc Inc. | Current mirror for low supply voltage operation |
| GB9304954D0 (en) * | 1993-03-11 | 1993-04-28 | Sgs Thomson Microelectronics | Reference current generating circuit |
| US5373253A (en) * | 1993-09-20 | 1994-12-13 | International Business Machines Corporation | Monolithic current mirror circuit employing voltage feedback for β-independent dynamic range |
| DE19529059A1 (de) * | 1995-08-08 | 1997-02-13 | Philips Patentverwaltung | Stromspiegelanordnung |
| US5680038A (en) * | 1996-06-20 | 1997-10-21 | Lsi Logic Corporation | High-swing cascode current mirror |
| US6194967B1 (en) * | 1998-06-17 | 2001-02-27 | Intel Corporation | Current mirror circuit |
| US6518832B2 (en) * | 2001-07-09 | 2003-02-11 | Intersil Americas Inc. | Mechanism for minimizing current mirror transistor base current error for low overhead voltage applications |
| US6507236B1 (en) * | 2001-07-09 | 2003-01-14 | Intersil Americas Inc. | Multistage precision, low input/output overhead, low power, high output impedance and low crosstalk current mirror |
| JP2003124757A (ja) * | 2001-10-16 | 2003-04-25 | Texas Instr Japan Ltd | アーリー効果の影響を低減する方法および装置 |
| US6963191B1 (en) * | 2003-10-10 | 2005-11-08 | Micrel Inc. | Self-starting reference circuit |
| CN101049023B (zh) * | 2004-11-03 | 2012-08-29 | 汤姆森特许公司 | 具有电流镜和数据限幅器的数据接收电路 |
| DE102007002334B4 (de) * | 2006-01-20 | 2009-06-25 | Denso Corporation, Kariya | Überstromerkennungsschaltkreis |
| US8786359B2 (en) * | 2007-12-12 | 2014-07-22 | Sandisk Technologies Inc. | Current mirror device and method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL169239C (nl) * | 1971-10-21 | 1982-06-16 | Philips Nv | Stroomversterker. |
| US3936725A (en) * | 1974-08-15 | 1976-02-03 | Bell Telephone Laboratories, Incorporated | Current mirrors |
| US3921090A (en) * | 1974-11-14 | 1975-11-18 | Rca Corp | Operational transconductance amplifier |
| US4166971A (en) * | 1978-03-23 | 1979-09-04 | Bell Telephone Laboratories, Incorporated | Current mirror arrays |
-
1980
- 1980-04-14 JP JP55049021A patent/JPS605085B2/ja not_active Expired
-
1981
- 1981-04-06 US US06/251,338 patent/US4412186A/en not_active Expired - Lifetime
- 1981-04-13 DE DE3114877A patent/DE3114877C2/de not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62103174U (ja) * | 1985-12-20 | 1987-07-01 | ||
| JPH0354613Y2 (ja) * | 1986-03-31 | 1991-12-03 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3114877C2 (de) | 1984-05-30 |
| DE3114877A1 (de) | 1982-02-11 |
| US4412186A (en) | 1983-10-25 |
| JPS56144612A (en) | 1981-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS605085B2 (ja) | カレントミラ−回路 | |
| JPH027522B2 (ja) | ||
| JPS63136712A (ja) | 差動比較回路 | |
| JPH069326B2 (ja) | カレントミラー回路 | |
| JP3110502B2 (ja) | カレント・ミラー回路 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS59191629A (ja) | 定電流回路 | |
| JPS59108411A (ja) | 電流源回路 | |
| JPH0151207B2 (ja) | ||
| JPS62128204A (ja) | 定電流回路 | |
| JPH0145766B2 (ja) | ||
| JPH03286607A (ja) | 微小電流回路 | |
| JPS636888Y2 (ja) | ||
| JPH06236219A (ja) | 定電流回路 | |
| JPS61144907A (ja) | 半導体回路装置 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS63236403A (ja) | 電流源回路 | |
| JP2554682B2 (ja) | 定電流発生回路 | |
| JPS60132408A (ja) | 可変利得回路 | |
| JPH0420209B2 (ja) | ||
| JPS59147511A (ja) | 差動増幅回路 | |
| JPH06291567A (ja) | 演算増幅器のベース電流補正回路 | |
| JPS59119910A (ja) | レベルシフト回路付増幅器 | |
| JPS62291210A (ja) | カレントミラ−回路 |