JPS60132408A - 可変利得回路 - Google Patents
可変利得回路Info
- Publication number
- JPS60132408A JPS60132408A JP24163383A JP24163383A JPS60132408A JP S60132408 A JPS60132408 A JP S60132408A JP 24163383 A JP24163383 A JP 24163383A JP 24163383 A JP24163383 A JP 24163383A JP S60132408 A JPS60132408 A JP S60132408A
- Authority
- JP
- Japan
- Prior art keywords
- current
- variable
- diode
- bases
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（利用分野）
本発明は、低歪率かつ低電源電圧にて動作可能な可変利
得回路に関し、特にモノリシック集積回路において使用
されるＡＧＣ回路に好適な差動型の可変利得回路に関す
る。
得回路に関し、特にモノリシック集積回路において使用
されるＡＧＣ回路に好適な差動型の可変利得回路に関す
る。
（背 景）
従来のこの種の回路の一例を第１図に示す。図において
、卜２ンジスタＱ＋ 、Ｑ２ は差動対を構成し、トラ
ンジスタＱ８．Ｑ４ は緩衝増幅を行う。
、卜２ンジスタＱ＋ 、Ｑ２ は差動対を構成し、トラ
ンジスタＱ８．Ｑ４ は緩衝増幅を行う。
Ｄｌ 〜Ｄ２は可変抵抗として動作するダイオードであ
シ、信号に対する動作抵抗ｒｄは順方向電流■、によシ
次の様に表わされる。
シ、信号に対する動作抵抗ｒｄは順方向電流■、によシ
次の様に表わされる。
ただし、ｋはボルツマン定数Ｔは絶対温度、ｑは電気素
量である。上記ｆｉ１式は、常温でＩｌｌ方向電流ＩＦ
をｍＡで用いれば、動作抵抗ｒｄは、ｒｄ中２６／ＩＦ
ｒΩ〕となる。
量である。上記ｆｉ１式は、常温でＩｌｌ方向電流ＩＦ
をｍＡで用いれば、動作抵抗ｒｄは、ｒｄ中２６／ＩＦ
ｒΩ〕となる。
抵抗Ｒ，，Ｒ２は信号径路に直タリに挿入される抵抗で
あり、ダイオードＩＪ１．Ｄ２ の動作抵抗ｒｄ＋ ＋
ｒｄ２ と協同することにより、トランジスタＱＩ、
Ｑ２ に伝達する信号の減衰率を可変する働き、をする
。また、これと共に、該抵抗Ｒ１＋Ｒ２は、本例に於い
ては、直流バイアスの径路も兼ねｔいる。抵抗Ｒ４，Ｒ
８はトランジスタＱＩｒＱ２ の負荷抵抗である。抵抗
Ｒ，、Ｒ，はトランジスタＱ８ 、 Ｑ４のエミッタ抵
抗、血抗均〜ＲＩＯは直流バイアスを決定する抵抗であ
る。
あり、ダイオードＩＪ１．Ｄ２ の動作抵抗ｒｄ＋ ＋
ｒｄ２ と協同することにより、トランジスタＱＩ、
Ｑ２ に伝達する信号の減衰率を可変する働き、をする
。また、これと共に、該抵抗Ｒ１＋Ｒ２は、本例に於い
ては、直流バイアスの径路も兼ねｔいる。抵抗Ｒ４，Ｒ
８はトランジスタＱＩｒＱ２ の負荷抵抗である。抵抗
Ｒ，、Ｒ，はトランジスタＱ８ 、 Ｑ４のエミッタ抵
抗、血抗均〜ＲＩＯは直流バイアスを決定する抵抗であ
る。
このような回路において、入力信号はｖｉ＋＋ Ｖｉ一
端子間に加えられ、Ｖ０＋＋ Ｖｇ−端子間よシ出力を
得る。■、はトランジスタＱ＋ 、Ｑ２ による差動対
の動作電流を与える第１のＴ！Ｌ流源であシ、Ｉ２はダ
イオードＤ１． Ｄ２の順方向電流を決定する第２の電
流源である。この第２の電流源の電流を可変することに
より、ｖｉ からＶ。への電圧利得が可変可能になる。
端子間に加えられ、Ｖ０＋＋ Ｖｇ−端子間よシ出力を
得る。■、はトランジスタＱ＋ 、Ｑ２ による差動対
の動作電流を与える第１のＴ！Ｌ流源であシ、Ｉ２はダ
イオードＤ１． Ｄ２の順方向電流を決定する第２の電
流源である。この第２の電流源の電流を可変することに
より、ｖｉ からＶ。への電圧利得が可変可能になる。
次に上記第１図の回路の電圧利得を算出する。
先ず、次の条件を設定する。各トランジスタのエミッタ
接地電流増幅率βは充分大きく、ベース電流は無視しつ
るものとする。また、トランジスタＱ＋ 、Ｑ２及びＱ
ｓ 、Ｑ４の各々のベース・エミッタ間電圧も等しいも
のとする。さらに、ダイオードＩ）ｌ ＋ Ｄ２ の特
性もそろっＣおシ、各抵抗は、肉 ＝ｌ煽＋−ｇ、 ＝
Ｉｔ４． ｉζ５ ＝ Ｒ６＋ Ｒ７＝ Ｒ９ｒ Ｒ
ｇ ＝ Ｒｔｏであるとする。
接地電流増幅率βは充分大きく、ベース電流は無視しつ
るものとする。また、トランジスタＱ＋ 、Ｑ２及びＱ
ｓ 、Ｑ４の各々のベース・エミッタ間電圧も等しいも
のとする。さらに、ダイオードＩ）ｌ ＋ Ｄ２ の特
性もそろっＣおシ、各抵抗は、肉 ＝ｌ煽＋−ｇ、 ＝
Ｉｔ４． ｉζ５ ＝ Ｒ６＋ Ｒ７＝ Ｒ９ｒ Ｒ
ｇ ＝ Ｒｔｏであるとする。
この時、差動対トランジスタＱ＋ −Ｑ２０入力には、
第２図の等価回路が接続されたものと見なすことができ
る。したがうて、トランジスタＱ、１＋Ｑ２ のベース
間に加わる信号入力は・となる。
第２図の等価回路が接続されたものと見なすことができ
る。したがうて、トランジスタＱ、１＋Ｑ２ のベース
間に加わる信号入力は・となる。
ここで、Ｒ１−Ｒ２＝Ｒ１ｒ ｒｄｉ ＝ｒｄｌｌ ＝
ｒｄ該（２）式は、 となる。
ｒｄ該（２）式は、 となる。
また、差動対トランジスタＱＢ ｒ Ｑ２ の電圧利得
は、大略、 となる。ここで、”ｌＱｌ １ ｒｌＱ２ ’まトラン
ジスタＱ１＋Ｑ２ のエミッタ抵抗であり、上記ダイオ
ードの動作抵抗と同様に、 にて表わされる。
は、大略、 となる。ここで、”ｌＱｌ １ ｒｌＱ２ ’まトラン
ジスタＱ１＋Ｑ２ のエミッタ抵抗であり、上記ダイオ
ードの動作抵抗と同様に、 にて表わされる。
今、トランジスタＱ１ 、Ｑ２ のエミッタ抵抗ｒｌＱ
ｌ ｌ ＪＱ２ が互に等しいとすると、トランジスタ
Ｑ＋ 、Ｑ２ のエミッタ電流の総和が １１となるこ
とから、各々のエミッタ電流ＩＥは エ、／２となる。
ｌ ｌ ＪＱ２ が互に等しいとすると、トランジスタ
Ｑ＋ 、Ｑ２ のエミッタ電流の総和が １１となるこ
とから、各々のエミッタ電流ＩＥは エ、／２となる。
したがって１次の（６）式が成り立つ。
また、前記のように、Ｒ，＝Ｒ，＝ＲＬであるから・上
記電圧利得は、前記（４）式に該（６）式を代入するこ
とにより、次のようになる。
記電圧利得は、前記（４）式に該（６）式を代入するこ
とにより、次のようになる。
したがって、”１０＋−ＶＯ＝ Ｖｇとし、第１図の電
圧利得 Ｖ。／ｖｌ をめれば、出力電圧Ｖ。は、（２
１式の信号入力と（７）式の電圧利得とを掛は合わすこ
とによ請求まるので、次のようになる。
圧利得 Ｖ。／ｖｌ をめれば、出力電圧Ｖ。は、（２
１式の信号入力と（７）式の電圧利得とを掛は合わすこ
とによ請求まるので、次のようになる。
上記（８）式より、第２の電流源の電流工２を変化させ
ることにより、ｒｄが変化して電圧利得が可変出来るこ
とが明らかとなる。電圧利得が最大になるのは■２が充
分小さく Ｒ１＜： ｒ、１なる関係がところで、第１
図の町変利得回路の様な場合には、利得を制御する電流
工２によって、トランジスタＱ１及びＱ２のベース電位
が変動する。これ■ は、抵抗■モ、及びＲ２の両端に、それぞれＲｉｘ −
：の電位差を生じる。したがって、直流動作点を設定す
る際にとのＲ，、Ｒ２に生ずる電位差を考慮しなければ
ならない。
ることにより、ｒｄが変化して電圧利得が可変出来るこ
とが明らかとなる。電圧利得が最大になるのは■２が充
分小さく Ｒ１＜： ｒ、１なる関係がところで、第１
図の町変利得回路の様な場合には、利得を制御する電流
工２によって、トランジスタＱ１及びＱ２のベース電位
が変動する。これ■ は、抵抗■モ、及びＲ２の両端に、それぞれＲｉｘ −
：の電位差を生じる。したがって、直流動作点を設定す
る際にとのＲ，、Ｒ２に生ずる電位差を考慮しなければ
ならない。
第１図の従来例に於いては、トランジスタＱｇ＋Ｑ４
のベース市１位を決定する抵抗Ｒ７，Ｒ８及びＲｅ ｒ
１ｔ１ｏ は、必要とする最小の利得を与える第Ｘ
Ｒ４以上高く設定しなければならない。これに伴い、ト
ランジスタＱＢ ＋ Ｑ４ のコレクタの動作可能範囲
は、応分狭くなシ、電＃電圧の有効利用の防げとなって
いた。
のベース市１位を決定する抵抗Ｒ７，Ｒ８及びＲｅ ｒ
１ｔ１ｏ は、必要とする最小の利得を与える第Ｘ
Ｒ４以上高く設定しなければならない。これに伴い、ト
ランジスタＱＢ ＋ Ｑ４ のコレクタの動作可能範囲
は、応分狭くなシ、電＃電圧の有効利用の防げとなって
いた。
以上のように、従来の町変利得回路は、利得の変更に伴
って動作点が変化するという欠点、およびトランジスタ
Ｑユｒ ＱＢ のコレクタの動作可能絶間は狭くなり、
ｉａ ＩＩＧＩ ’Ｅ圧の有効利用が十分に行なわれな
いという欠点があった。
って動作点が変化するという欠点、およびトランジスタ
Ｑユｒ ＱＢ のコレクタの動作可能絶間は狭くなり、
ｉａ ＩＩＧＩ ’Ｅ圧の有効利用が十分に行なわれな
いという欠点があった。
（目 的）
本発明の目的は、ｉ１Ｊ記した従来技術の欠点を除去し
、可変利得回路に於ける、利得の変更に伴う動作点の変
化を最少限にすること、および電源電圧の有効利用が十
分に行なわれるようにすることにある。
、可変利得回路に於ける、利得の変更に伴う動作点の変
化を最少限にすること、および電源電圧の有効利用が十
分に行なわれるようにすることにある。
（概 要）
本発明の特徴は、差動対を４１り成する第１および：Ｐ
Ｊ２のトランジスタ、該第１２よυ■２のトランジスタ
のベースのそれぞれに一方の側が接続され、他方の側の
それぞれに信号佇が接続された互に等しい抵抗値を有づ
−る第１および第２の抵抗、ｌＩｉ］記第１のトランジ
スタのベースと前記６％ １の抵抗との接続点に接続さ
れた第１のダイオード、前記第２のトランジスタのベー
スとｎｉＪ記第２の抵抗との接続点に接続された第２の
ダイオード、前記第１のダイオードの一方の端子と第２
のダイオードの該端子と同じ極（ｊｌｌの端子とに共通
接続された第１の可変電流源、前記第１のダイオードの
他方の端子に接続された第２の可変電流源、およびＡｉ
Ｊ記第２のダイオードの他力の端子に接続された第３の
可変電流源を具備し、Ｉ］ｉ＋記第１〜第３の可変電流
源は前記第１および第２のダイオードに順方向電流を流
すと共に、前記第１〜第３の可変電流源は下式の関係を
保って可変可能にした点にある。
Ｊ２のトランジスタ、該第１２よυ■２のトランジスタ
のベースのそれぞれに一方の側が接続され、他方の側の
それぞれに信号佇が接続された互に等しい抵抗値を有づ
−る第１および第２の抵抗、ｌＩｉ］記第１のトランジ
スタのベースと前記６％ １の抵抗との接続点に接続さ
れた第１のダイオード、前記第２のトランジスタのベー
スとｎｉＪ記第２の抵抗との接続点に接続された第２の
ダイオード、前記第１のダイオードの一方の端子と第２
のダイオードの該端子と同じ極（ｊｌｌの端子とに共通
接続された第１の可変電流源、前記第１のダイオードの
他方の端子に接続された第２の可変電流源、およびＡｉ
Ｊ記第２のダイオードの他力の端子に接続された第３の
可変電流源を具備し、Ｉ］ｉ＋記第１〜第３の可変電流
源は前記第１および第２のダイオードに順方向電流を流
すと共に、前記第１〜第３の可変電流源は下式の関係を
保って可変可能にした点にある。
Ｉ、／２＝Ｉ２＝Ｉ。
（ここに、１１ｊ Ｉ、およびＩｓは、それぞれ第１、
第２および第３の可変電流源の電流値を示も）（実施例
） 以下、本発明の一実施例と第３図により説明する。同図
に於いて、第１図と同一部分には、同一の符号が付けら
れている。
第２および第３の可変電流源の電流値を示も）（実施例
） 以下、本発明の一実施例と第３図により説明する。同図
に於いて、第１図と同一部分には、同一の符号が付けら
れている。
本実施例が前記従来回路と異なる点は、第３の可変電流
源Ｉ、 （電流値 Ｉｓ ）と、第４の可変電流源 Ｉ
、（電流値 Ｉ４）を追加し、該第３および第４の電流
源が第２の電流源と連動して変化するようにした点であ
る。これら第３、及び第４の電流源の供給する電流工、
およびＩ４は、第１図と同じ条件の下で、常に第２の電
流源Ｉ２の半分になる様ｌ？：設定されている。すなわ
ち、Ｉ、＝ Ｉ４−内−となる。
源Ｉ、 （電流値 Ｉｓ ）と、第４の可変電流源 Ｉ
、（電流値 Ｉ４）を追加し、該第３および第４の電流
源が第２の電流源と連動して変化するようにした点であ
る。これら第３、及び第４の電流源の供給する電流工、
およびＩ４は、第１図と同じ条件の下で、常に第２の電
流源Ｉ２の半分になる様ｌ？：設定されている。すなわ
ち、Ｉ、＝ Ｉ４−内−となる。
したがって、本実施例によれば、第１のダイオード Ｄ
ｌの順方向電流は、■ｏｃ→■８ →Ｄ１→Ｉ２′→Ｇ
ＮＤと流れ、第２のダイオードＤ２の順方向電流は、ｖ
ｃｃ→■４→ Ｄ、−４Ｉ２→ＧＮＤと流れるから、同
図に於ける抵抗Ｒ１，ｌ′Ｌ２に利得制御 ・の電流は
殆んど流れない。このため、トランジスタ” Ｑｒ 、
Ｑ２ のベース動作点も変動しなくなる。
ｌの順方向電流は、■ｏｃ→■８ →Ｄ１→Ｉ２′→Ｇ
ＮＤと流れ、第２のダイオードＤ２の順方向電流は、ｖ
ｃｃ→■４→ Ｄ、−４Ｉ２→ＧＮＤと流れるから、同
図に於ける抵抗Ｒ１，ｌ′Ｌ２に利得制御 ・の電流は
殆んど流れない。このため、トランジスタ” Ｑｒ 、
Ｑ２ のベース動作点も変動しなくなる。
第４図は、本発明の第２実施例を示す。同図に′おいて
第１と同一部分には、同一の符号が付されている。
第１と同一部分には、同一の符号が付されている。
この実施例はｌｉｉ］記第１実施例の各口Ｊ変′Ｉｉ
ｏ＋ｆ、０エ、。
ｏ＋ｆ、０エ、。
Ｉ８ およびＩ４ をそれぞ汎トランジスタＱｓ 、Ｑ
ｇおよびＱ７に置換すると共に、１ランジスタＱ５のベ
ースに接続された端子に加えられる制御信号ｖｏ に応
じてダイオードＤ、、ｌＤ、の順方向電流が与えられる
ようにしたものである。なお、本実施例に於いては、ト
ランジスタＱ＆とＱ５のエミッタの面積比は１対２とさ
れている。
ｇおよびＱ７に置換すると共に、１ランジスタＱ５のベ
ースに接続された端子に加えられる制御信号ｖｏ に応
じてダイオードＤ、、ｌＤ、の順方向電流が与えられる
ようにしたものである。なお、本実施例に於いては、ト
ランジスタＱ＆とＱ５のエミッタの面積比は１対２とさ
れている。
一般に・同一の製造プロセスによって形成されたトラン
ジスタに、等しいベース・エミッタ電圧を印加すると、
エミッタ電流がほぼエミツタ面積比に比的することは周
知である。したがって、本実施例では、トランジスタＱ
ｓ ”’−Ｑｅのエミッタ電流 ＩＥＱ５〜ＩＥＱ、の
間に、次の関係が成立する。
ジスタに、等しいベース・エミッタ電圧を印加すると、
エミッタ電流がほぼエミツタ面積比に比的することは周
知である。したがって、本実施例では、トランジスタＱ
ｓ ”’−Ｑｅのエミッタ電流 ＩＥＱ５〜ＩＥＱ、の
間に、次の関係が成立する。
ＩＥＱｓ ＝ ２１ ＥＱ＠°２Ｉ角９ ＝２ｚＥＱ、
＝２１ＥＱ’１したがって、ダイオードＤＩ ｌ Ｄ
２ の各々には、ＩＩｉ、ＱＩｌ／２ の′Ｆ１Ｌ＃が
流れ、ｍｒ記ダイオ−トノ喧方向電流の条件が満足さＡ
［ている。
＝２１ＥＱ’１したがって、ダイオードＤＩ ｌ Ｄ
２ の各々には、ＩＩｉ、ＱＩｌ／２ の′Ｆ１Ｌ＃が
流れ、ｍｒ記ダイオ−トノ喧方向電流の条件が満足さＡ
［ている。
この実施例においても、抵抗Ｒ１，ｆζ２に、利得制御
の＠流は殆んどｖＬれな〜・ので、トランジスタ Ｑｒ
、Ｑ２ のベース動作点は変動しない。
の＠流は殆んどｖＬれな〜・ので、トランジスタ Ｑｒ
、Ｑ２ のベース動作点は変動しない。
また・第５図は・本発明の第３実施例を示す。
同図において、第１図と同一部分には、同一の符号が付
されている。
されている。
この実施列は、前記第１および第２実施例では、ダイオ
ード Ｄｌ及びＤ２のカソードを共通に接続した例であ
ったのに対し、ｒ）−ドを共通に接続して構成したもの
である。本実施例に於いては、トランジスタＱ、とＱｓ
のエミノタナイズ比をｌ：２とし、前記ダイオ−゛ド順
方向電流の条件を満足している。
ード Ｄｌ及びＤ２のカソードを共通に接続した例であ
ったのに対し、ｒ）−ドを共通に接続して構成したもの
である。本実施例に於いては、トランジスタＱ、とＱｓ
のエミノタナイズ比をｌ：２とし、前記ダイオ−゛ド順
方向電流の条件を満足している。
この第３実施例の利得特性および動作点の特性は前記第
１および第２実施例と同様であるので、説明を省略する
。
１および第２実施例と同様であるので、説明を省略する
。
なお、前記各実施例においては、ダイオードＤ、１Ｄ２
を用いたが、ダイオードＤ、 、 Ｄ２ としては、ベ
ースとコレクタを接続する等のダイオード接続されたト
ランジスタを使用してもよい。
を用いたが、ダイオードＤ、 、 Ｄ２ としては、ベ
ースとコレクタを接続する等のダイオード接続されたト
ランジスタを使用してもよい。
本発明の差動型の可変利得回路は、モノリシック集積回
路に用いると好適である。
路に用いると好適である。
（効 果）
本発明によれば、直流電位、すなわちトランジスタＱ＋
−Ｑ２０ベース電位が安定し、出力のゲインを変えた
時の該直流電位の変動が小さくなり・利得の変更に伴う
動作点の変化を最小に留めることが可能な可変利得回路
を提供することが可能になる。また、本発明の回路によ
れば、直流バイアスの設定に余裕がまじると共に電源電
圧の低電圧化の対応も可能となる。したがって・電源電
圧を十分に有効利用することができる。
−Ｑ２０ベース電位が安定し、出力のゲインを変えた
時の該直流電位の変動が小さくなり・利得の変更に伴う
動作点の変化を最小に留めることが可能な可変利得回路
を提供することが可能になる。また、本発明の回路によ
れば、直流バイアスの設定に余裕がまじると共に電源電
圧の低電圧化の対応も可能となる。したがって・電源電
圧を十分に有効利用することができる。
さらに、本発明の回路はコンデンサを入れずに作成でき
るが・素子相互間の特性は揃える必要がある。これに対
して、モノリシック集積回路は、一般に、素子相互間の
特性は揃え易く、回路にコンデンサが存在しない方が作
り易いという性質を有している。したがって、本発明の
回路は、モノリシック集積回路において使用すると好適
である。
るが・素子相互間の特性は揃える必要がある。これに対
して、モノリシック集積回路は、一般に、素子相互間の
特性は揃え易く、回路にコンデンサが存在しない方が作
り易いという性質を有している。したがって、本発明の
回路は、モノリシック集積回路において使用すると好適
である。
ｖＪ１図は従来の可変利得回路の一例を示す回路図、第
２図は第１図の可変抵抗部の等何回路を示す回路図、第
３図、第４図および第５図はそれぞれ本発明の第１．第
２および第３実施例の回路図である。
２図は第１図の可変抵抗部の等何回路を示す回路図、第
３図、第４図および第５図はそれぞれ本発明の第１．第
２および第３実施例の回路図である。
Claims (1)
- （１）差動対ダ構成する第１および第２のトランジスタ
、該第１および第２のトランジスタのベースのそれぞれ
に一方の側が接続され、他方の側のそれぞれに信号源が
接続された互に等しい抵抗値を有する＠１および第２の
抵抗、前記第１のトランジスタのベースと前記第１の抵
抗との接続点に接続された第１のダイオード、前記第２
のトランジスタのベースとＭ記第２の抵抗との接続点に
接続された第２のダイオード、前記第１のダイオードの
一方の端子と第２のダイオードの該端子と同じ甑例の端
子とに共通接続された第１の町変電流匁、Ａｉｌ記第１
のダイオードの他方の端子に接にう℃された第２の可変
電流源、および前記第２のダイオードの他方の端子に接
続された第３の可変電流源を具備し、前記＠１〜第３の
可変電流源は前記第１および第２のダイオードに順方向
電流を流すと共に、下式の関係を保って可変可能にされ
ていることを特徴とする可変利得回路。 １１／２−Ｉ２＝ Ｉ。 （ここに、Ｉ、、 Ｉ、およびＩ８ は、それぞれ第１
、第２および第３の可変電流源の電流値を示す。）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24163383A JPS60132408A (ja) | 1983-12-21 | 1983-12-21 | 可変利得回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24163383A JPS60132408A (ja) | 1983-12-21 | 1983-12-21 | 可変利得回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60132408A true JPS60132408A (ja) | 1985-07-15 |
Family
ID=17077216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24163383A Pending JPS60132408A (ja) | 1983-12-21 | 1983-12-21 | 可変利得回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132408A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269712A (ja) * | 1985-09-24 | 1987-03-31 | Hitachi Ltd | 利得制御回路 |
| EP0352009A2 (en) * | 1988-07-18 | 1990-01-24 | Sony Corporation | Amplifier circuit |
-
1983
- 1983-12-21 JP JP24163383A patent/JPS60132408A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269712A (ja) * | 1985-09-24 | 1987-03-31 | Hitachi Ltd | 利得制御回路 |
| EP0352009A2 (en) * | 1988-07-18 | 1990-01-24 | Sony Corporation | Amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119170B2 (ja) | ||
| JPH027522B2 (ja) | ||
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| JPH0152783B2 (ja) | ||
| US4122403A (en) | Temperature stabilized common emitter amplifier | |
| JPH0642184B2 (ja) | 電流安定化回路 | |
| JPS60132408A (ja) | 可変利得回路 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPS6154286B2 (ja) | ||
| JPH0659015B2 (ja) | トランジスタ増幅回路 | |
| US4047118A (en) | Transistor amplifier circuit | |
| JPH0151207B2 (ja) | ||
| JP2776019B2 (ja) | 定電圧回路 | |
| JPS6314506A (ja) | 電圧増幅回路 | |
| JP3713424B2 (ja) | 定電圧回路 | |
| JPH03744Y2 (ja) | ||
| JPS6182521A (ja) | 差動型コンパレ−タ回路 | |
| JPH0332096Y2 (ja) | ||
| JPS5957508A (ja) | 可変電流増幅回路 | |
| JPH01278107A (ja) | 電流ミラー回路 | |
| JPS63236403A (ja) | 電流源回路 | |
| JPS628987B2 (ja) | ||
| JPS6358404B2 (ja) | ||
| JPS60229409A (ja) | 可変利得回路 |