JPH0642184B2 - 電流安定化回路 - Google Patents
電流安定化回路Info
- Publication number
- JPH0642184B2 JPH0642184B2 JP59142091A JP14209184A JPH0642184B2 JP H0642184 B2 JPH0642184 B2 JP H0642184B2 JP 59142091 A JP59142091 A JP 59142091A JP 14209184 A JP14209184 A JP 14209184A JP H0642184 B2 JPH0642184 B2 JP H0642184B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- transistors
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 本発明は第1と第2の共通端子間に並列に配置された第
1と第2の回路を具え、第1の回路を第1の導電形の第
1のトランジスタのコレクタ−エミッタ路と、第2の導
電形の第2のトランジスタのコレクタ−エミッタ部との
直列回路により形成し、第2の回路を第1の導電形の第
3のトランジスタのコレクタ−エミッタ路と、第2の導
電形の第4のトランジスタのコレクタ−エミッタ路と、
抵抗との直列回路により形成し、第1と第3のトランジ
スタが共通制御電極を有し、第2と第4のトランジスタ
が共通制御電極を有し、第2と第4のトランジスタの共
通制御電極を第1と第2の入力端子を有する第1の差動
増幅器の出力により駆動し、前記の第1の入力端子を第
1と第2のトランジスタ間の第1の回路に結合した電流
安定化回路に関するものである。
1と第2の回路を具え、第1の回路を第1の導電形の第
1のトランジスタのコレクタ−エミッタ路と、第2の導
電形の第2のトランジスタのコレクタ−エミッタ部との
直列回路により形成し、第2の回路を第1の導電形の第
3のトランジスタのコレクタ−エミッタ路と、第2の導
電形の第4のトランジスタのコレクタ−エミッタ路と、
抵抗との直列回路により形成し、第1と第3のトランジ
スタが共通制御電極を有し、第2と第4のトランジスタ
が共通制御電極を有し、第2と第4のトランジスタの共
通制御電極を第1と第2の入力端子を有する第1の差動
増幅器の出力により駆動し、前記の第1の入力端子を第
1と第2のトランジスタ間の第1の回路に結合した電流
安定化回路に関するものである。
このような電流安定化回路は、例えば、相互コンダクタ
ンス要素とコンデンサとから組立てられるタイプの集積
化されたフィルタ回路で使用することもできる。このよ
うなフィルタ回路は、例えば、IEEEのJournal of solid
-state circuits SC-17,第713 〜722 頁に載っている
「Integration of analogue filters in a bipolar pro
cess」に記載されている。
ンス要素とコンデンサとから組立てられるタイプの集積
化されたフィルタ回路で使用することもできる。このよ
うなフィルタ回路は、例えば、IEEEのJournal of solid
-state circuits SC-17,第713 〜722 頁に載っている
「Integration of analogue filters in a bipolar pro
cess」に記載されている。
このような電流安定化回路は周知のタイプの電流安定化
器から導びかれ、そこでは第1と第3のトランジスタが
電流ミラー回路の一部を形成し、これらのトランジスタ
のエミッタ面積が等しい場合は第1と第2の回路に互に
等しい電流を流す。そしてこれらの電流の大きさは抵抗
の抵抗値と、タイオードとして接続されている第2のト
ランジスタのエミッタ面積と第4のトランジスタのエミ
ッタ面積との間の比とにより決まる。しかし、第1と第
3のトランジスタのエミッタ面積の間の比を等しくない
ように選ぶことにより、第1と第2の回路内を等しくな
い電流が流れるようにすることもできる。
器から導びかれ、そこでは第1と第3のトランジスタが
電流ミラー回路の一部を形成し、これらのトランジスタ
のエミッタ面積が等しい場合は第1と第2の回路に互に
等しい電流を流す。そしてこれらの電流の大きさは抵抗
の抵抗値と、タイオードとして接続されている第2のト
ランジスタのエミッタ面積と第4のトランジスタのエミ
ッタ面積との間の比とにより決まる。しかし、第1と第
3のトランジスタのエミッタ面積の間の比を等しくない
ように選ぶことにより、第1と第2の回路内を等しくな
い電流が流れるようにすることもできる。
冒頭に述べたタイプの電流安定化回路は米国特許第39
14683号の第2図から既知である。そしてそこでは
電流ミラー回路が3トランジスタ電流ミラーにより形成
される。第1のトランジスタのコレクタ−エミッタ路と
直列に付加的なトランジスタのコレクタ−エミッタ路を
配置し、その制御電極を第3のトランジスタのコレクタ
に接続する。この回路では第2のトランジスタはダイオ
ードとして接続することはせず、第2と第4のトランジ
スタのベース電流を差動増幅器の出力端子から供給す
る。そして差動増幅器の一方の入力端子を第2のトラン
ジスタのコレクタに接続し、他方の入力端子を第4のト
ランジスタのコレクタに接続する。差動増幅器は第2と
第4のトランジスタのコレクタ−ベース電圧が何時も等
しく、従って電源電圧が変動する時これらのコレクタ−
ベース電圧が同じに変化し、その結果ベース−エミッタ
電圧に同じように反作用し(アーリー効果の補償)、回
路の対称性がくずれず、第1と第2の回路の電流間の比
が一定に保たれるようにする。また差動増幅器の入力端
子は付加的トランジスタのコレクタ−ベース接合両端間
にかかっているから、このトランジスタのコレクタ−ベ
ース電圧は電源電圧の変動に対しほぼ独立である。
14683号の第2図から既知である。そしてそこでは
電流ミラー回路が3トランジスタ電流ミラーにより形成
される。第1のトランジスタのコレクタ−エミッタ路と
直列に付加的なトランジスタのコレクタ−エミッタ路を
配置し、その制御電極を第3のトランジスタのコレクタ
に接続する。この回路では第2のトランジスタはダイオ
ードとして接続することはせず、第2と第4のトランジ
スタのベース電流を差動増幅器の出力端子から供給す
る。そして差動増幅器の一方の入力端子を第2のトラン
ジスタのコレクタに接続し、他方の入力端子を第4のト
ランジスタのコレクタに接続する。差動増幅器は第2と
第4のトランジスタのコレクタ−ベース電圧が何時も等
しく、従って電源電圧が変動する時これらのコレクタ−
ベース電圧が同じに変化し、その結果ベース−エミッタ
電圧に同じように反作用し(アーリー効果の補償)、回
路の対称性がくずれず、第1と第2の回路の電流間の比
が一定に保たれるようにする。また差動増幅器の入力端
子は付加的トランジスタのコレクタ−ベース接合両端間
にかかっているから、このトランジスタのコレクタ−ベ
ース電圧は電源電圧の変動に対しほぼ独立である。
この従来技術の電流安定化回路の欠点は電流ミラー回路
の付加的トランジスタのために電源電圧のスペースが必
要となるため、約1Vという非常に低い電源電圧には適
しないことである。しかし、付加的トランジスタを省
き、第1と第3のトランジスタだけで電流ミラー回路を
形成することもできる。この場合は第3のトランジスタ
をダイオードとして接続する必要がある。しかし、これ
にも欠点があって、それは第1と第3のトランジスタの
ベース電流が第2の回路から取出され、その結果電流ミ
ラー回路のミラー比が乱され、2個の回路を流れる電流
は正確に互に等しくならないことである。もつ一つの欠
点はベース−エミッタ接合が第1のトランジスタのベー
ス−エミッタ接合と並列なトランジスタを設けることに
より電流安定化回路から導びかれる電流源がアーリー効
果を補償しないことである。
の付加的トランジスタのために電源電圧のスペースが必
要となるため、約1Vという非常に低い電源電圧には適
しないことである。しかし、付加的トランジスタを省
き、第1と第3のトランジスタだけで電流ミラー回路を
形成することもできる。この場合は第3のトランジスタ
をダイオードとして接続する必要がある。しかし、これ
にも欠点があって、それは第1と第3のトランジスタの
ベース電流が第2の回路から取出され、その結果電流ミ
ラー回路のミラー比が乱され、2個の回路を流れる電流
は正確に互に等しくならないことである。もつ一つの欠
点はベース−エミッタ接合が第1のトランジスタのベー
ス−エミッタ接合と並列なトランジスタを設けることに
より電流安定化回路から導びかれる電流源がアーリー効
果を補償しないことである。
それ故本発明の目的は良く電源電圧の変動に耐え且つ非
常に低い電源電圧でも非常に正確に動作し続ける電流安
定化回路を提供するにある。
常に低い電源電圧でも非常に正確に動作し続ける電流安
定化回路を提供するにある。
この目的を達成するため、本発明によれば、冒頭に記載
したタイプの回路において、第1と第3のトランジスタ
の共通制御電極を第1と第2の入力端子を有する第2の
差動増幅器の出力により駆動し、第2の差動増幅器の第
1の入力端子を第3と第4のトランジスタ間の第2の回
路に結合し、第1と第2の共通端子間に分圧器を入れ、
第1と第2の差動増幅器の第2の入力端子を分圧器のタ
ップに結合したことを特徴とする。
したタイプの回路において、第1と第3のトランジスタ
の共通制御電極を第1と第2の入力端子を有する第2の
差動増幅器の出力により駆動し、第2の差動増幅器の第
1の入力端子を第3と第4のトランジスタ間の第2の回
路に結合し、第1と第2の共通端子間に分圧器を入れ、
第1と第2の差動増幅器の第2の入力端子を分圧器のタ
ップに結合したことを特徴とする。
このような本発明によれば、第2と第4のトランジスタ
のベース電流が差動増幅器により供給されるだけでな
く、第1と第3のトランジスタのベース電流も差動増幅
器により供給される。この結果第1と第3のトランジス
タのベース電流の電流ミラー効果に対する影響を著しく
小さくすることができる。2個の差動増幅器の各々の一
方の入力端子は電流回路に結合され、他方の入力端子は
分圧器のタップに接続されるから、第3と第1のトラン
ジスタのコレクタ−ベース電圧と第2と第4のトランジ
スタのコレクタ−ベース電圧が等しく、従って電源電圧
の変動がある場合、これらのコレクタ−ベース電圧は同
じに変化する。このため回路の対称性が保たれ、その結
果第1と第2の回路の電流間の比は一定に保たれる。
のベース電流が差動増幅器により供給されるだけでな
く、第1と第3のトランジスタのベース電流も差動増幅
器により供給される。この結果第1と第3のトランジス
タのベース電流の電流ミラー効果に対する影響を著しく
小さくすることができる。2個の差動増幅器の各々の一
方の入力端子は電流回路に結合され、他方の入力端子は
分圧器のタップに接続されるから、第3と第1のトラン
ジスタのコレクタ−ベース電圧と第2と第4のトランジ
スタのコレクタ−ベース電圧が等しく、従って電源電圧
の変動がある場合、これらのコレクタ−ベース電圧は同
じに変化する。このため回路の対称性が保たれ、その結
果第1と第2の回路の電流間の比は一定に保たれる。
このような電流回路を用いると、例えば、ベース−エミ
ッタ路が第1のトランジスタのベース−エミッタ部と並
列に接続されているトランジスタのコレクタと、ベース
−エミッタ路が第2のトランジスタのベース−エミッタ
路と並列に接続されているトランジスタのコレクタとか
ら安定化された出力電流を取出すことができる。このよ
うにしてこれらのトランジスタは他の回路の電流源トラ
ンジスタとなる。
ッタ路が第1のトランジスタのベース−エミッタ部と並
列に接続されているトランジスタのコレクタと、ベース
−エミッタ路が第2のトランジスタのベース−エミッタ
路と並列に接続されているトランジスタのコレクタとか
ら安定化された出力電流を取出すことができる。このよ
うにしてこれらのトランジスタは他の回路の電流源トラ
ンジスタとなる。
前述したように、このような電流安定化回路は相互コン
ダクタンスとコンデンサとから組立てられている集積化
されたフィルタ回路で用いるのに適している。相互コン
ダクタンスとコンデンサとを用いれば、抵抗、コンデン
サ及びコイルを用いて作られる任意のタイプのフィルタ
回路を作ることができる。
ダクタンスとコンデンサとから組立てられている集積化
されたフィルタ回路で用いるのに適している。相互コン
ダクタンスとコンデンサとを用いれば、抵抗、コンデン
サ及びコイルを用いて作られる任意のタイプのフィルタ
回路を作ることができる。
このような種類のフィルタ回路では、相互コンダクタン
スが2個の並列に接続された差動段により形成される1
個の差動段回路を具え、2個の差動段がベース−エミッ
タ路が第1のトランジスタのベース−エミッタ路と並列
に接続されている第1の導電形の電流源トランジスタの
コレクタ間と、ベース−エミッタ路が第2のトランジス
タのベース−エミッタ路と並列に接続されている第2の
導電形の電流源トランジスタのコレクタ間とに配置され
る。こうすると互に逆の導電形の2個の電流源トランジ
スタのコレクタ間には両端に1個分のベース−エミッタ
電圧が存在する1個のベース−エミッタ接合が存在す
る。加えて、各差動段の2個の入力端子の一方は信号に
対するフィルタアースとして働らき、ほぼ一定の電圧を
担う電流安定化回路の一点、例えば、第3と第4のトラ
ンジスタ間の第2の回路内の接続点に結合される。
スが2個の並列に接続された差動段により形成される1
個の差動段回路を具え、2個の差動段がベース−エミッ
タ路が第1のトランジスタのベース−エミッタ路と並列
に接続されている第1の導電形の電流源トランジスタの
コレクタ間と、ベース−エミッタ路が第2のトランジス
タのベース−エミッタ路と並列に接続されている第2の
導電形の電流源トランジスタのコレクタ間とに配置され
る。こうすると互に逆の導電形の2個の電流源トランジ
スタのコレクタ間には両端に1個分のベース−エミッタ
電圧が存在する1個のベース−エミッタ接合が存在す
る。加えて、各差動段の2個の入力端子の一方は信号に
対するフィルタアースとして働らき、ほぼ一定の電圧を
担う電流安定化回路の一点、例えば、第3と第4のトラ
ンジスタ間の第2の回路内の接続点に結合される。
このような回路では反対の導電形の2個の電流源トラン
ジスタのコレクタ間にベース−エミッタ接合が存在する
から、これらの電流源トランジスタのコレクタ−ベース
電圧は電流安定化回路のトランジスタのコレクタ−ベー
ス電圧と異なりがちである。このため電源電圧の変動が
ある時電流源トランジスタのコレクタ−ベース電圧は電
流安定化回路のトランジスタのコレクタ−ベース電圧と
異なって変化する。電源電圧の変動のベース−エミッタ
電圧に対する反作用のため、この場合電流源トランジス
タから出る電流はも早や正確に電流安定化回路の第1及
び第2の回路内の安定化された電流に等しくなることは
なくなる。
ジスタのコレクタ間にベース−エミッタ接合が存在する
から、これらの電流源トランジスタのコレクタ−ベース
電圧は電流安定化回路のトランジスタのコレクタ−ベー
ス電圧と異なりがちである。このため電源電圧の変動が
ある時電流源トランジスタのコレクタ−ベース電圧は電
流安定化回路のトランジスタのコレクタ−ベース電圧と
異なって変化する。電源電圧の変動のベース−エミッタ
電圧に対する反作用のため、この場合電流源トランジス
タから出る電流はも早や正確に電流安定化回路の第1及
び第2の回路内の安定化された電流に等しくなることは
なくなる。
電源電圧の変動がある時電流源トランジスタのコレクタ
−ベース電圧が電流安定化回路のトランジスタのコレク
タ−ベース電圧と同じように変化する電流安定化回路の
一実施例は少なくとも夫々第1と第2のトランジスタの
コレクタ−エミッタ路間と、第3と第4のトランジスタ
のコレクタ−エミッタ路間の第1と第2の回路内に順方
向に接続された半導体接合を入れたことを特徴とする。
こうすると各電流回路に半導体接合が存在し、この結果
コレクタ−ベース電圧はこの場合も等しくなる。第1と
第2の差動増幅器の入力端子は第1と第2の電流回路内
の半導体接合の正極又は負極に結合することができる。
これらの入力端子が夫々の接合の対応する極に接続され
ている場合は、分圧器にも半導体接合を入れねばならな
い。第1と第2の回路内に入れるべき半導体接合の数は
差動段の構造により決まる。即ち、差動段の入力トラン
ジスタは一対のダーリントランジスタの形態にすること
ができる。この場合は各電流回路に2個の半導体接合を
設けねばならない。
−ベース電圧が電流安定化回路のトランジスタのコレク
タ−ベース電圧と同じように変化する電流安定化回路の
一実施例は少なくとも夫々第1と第2のトランジスタの
コレクタ−エミッタ路間と、第3と第4のトランジスタ
のコレクタ−エミッタ路間の第1と第2の回路内に順方
向に接続された半導体接合を入れたことを特徴とする。
こうすると各電流回路に半導体接合が存在し、この結果
コレクタ−ベース電圧はこの場合も等しくなる。第1と
第2の差動増幅器の入力端子は第1と第2の電流回路内
の半導体接合の正極又は負極に結合することができる。
これらの入力端子が夫々の接合の対応する極に接続され
ている場合は、分圧器にも半導体接合を入れねばならな
い。第1と第2の回路内に入れるべき半導体接合の数は
差動段の構造により決まる。即ち、差動段の入力トラン
ジスタは一対のダーリントランジスタの形態にすること
ができる。この場合は各電流回路に2個の半導体接合を
設けねばならない。
いくつかの実施例を挙げて図面につき本発明を詳細に説
明する。
明する。
第1a図は既知の電流安定化回路の基本的な回路図を示
す。この回路は、第1と第2の共通端子5及び6間に接
続された第1と第2の並列な(電流)回路1及び2を具
える。回路1はPNPトランジスタT1とダイオード接
続したNPNトランジスタT2との直列回路により構成
される。回路2はダイオード接続されたPNPトランジ
スタT3と、NPNトランジスタT4と、抵抗R1との
直列回路により構成されている。共通ベースを有するト
ランジスタT1とT3は電流ミラーを形成する。トラン
ジスタT1とT3のエミッタの面積が等しい時は、この
電流ミラーは両方の回路に等しい大きさの電流を流す。
この場合はトランジスタT4のエミッタ面積をトランジ
スタT2のエミッタ面積よりも大きくし、ゼロと異なる
安定化された電流を生ずるようにする必要がある。この
時両方の回路を流れる安定化された電流の大きさは で与えられる。但し、kはボルツマン定数、Tは絶対温
度、qは電気素量、nはトランジスタT4とT2のエミ
ッタ面積間の比である。代りにトランジスタT1とT3
のエミッタ面積間の比を1と異なるように選ぶことによ
り2個の回路を等しくない電流が流れるようにすること
もできる。この場合はトランジスタT2とT4のエミッ
タの面積を等しくすることができる。この回路では安定
化された電流がなお電源電圧の変動に依存することが知
られているが、これはこれらの変動がほぼ完全にトラン
ジスタT1及びT4のコレクタ−ベース接合にまたがっ
て存在し、これにより回路の対称性が乱されるためであ
る。
す。この回路は、第1と第2の共通端子5及び6間に接
続された第1と第2の並列な(電流)回路1及び2を具
える。回路1はPNPトランジスタT1とダイオード接
続したNPNトランジスタT2との直列回路により構成
される。回路2はダイオード接続されたPNPトランジ
スタT3と、NPNトランジスタT4と、抵抗R1との
直列回路により構成されている。共通ベースを有するト
ランジスタT1とT3は電流ミラーを形成する。トラン
ジスタT1とT3のエミッタの面積が等しい時は、この
電流ミラーは両方の回路に等しい大きさの電流を流す。
この場合はトランジスタT4のエミッタ面積をトランジ
スタT2のエミッタ面積よりも大きくし、ゼロと異なる
安定化された電流を生ずるようにする必要がある。この
時両方の回路を流れる安定化された電流の大きさは で与えられる。但し、kはボルツマン定数、Tは絶対温
度、qは電気素量、nはトランジスタT4とT2のエミ
ッタ面積間の比である。代りにトランジスタT1とT3
のエミッタ面積間の比を1と異なるように選ぶことによ
り2個の回路を等しくない電流が流れるようにすること
もできる。この場合はトランジスタT2とT4のエミッ
タの面積を等しくすることができる。この回路では安定
化された電流がなお電源電圧の変動に依存することが知
られているが、これはこれらの変動がほぼ完全にトラン
ジスタT1及びT4のコレクタ−ベース接合にまたがっ
て存在し、これにより回路の対称性が乱されるためであ
る。
第1b図は電源電圧の変動を一層良く抑圧した従来の電
流安定化回路を示したものである。第1a図と同じ要素
には同じ符号を付してある。第1b図では電流ミラー回
路はトランジスタT1,T3及びT5により形成され、
トランジスタT5のコレクタ−エミッタ路がトランジス
タT1のコレクタ−エミッタ路と直列に入り、トランジ
スタT1がダイオードとして接続されている。この電流
ミラー回路は第1a図の電流ミラー回路より正確に動作
するが、これは第1の回路からトランジスタT1とT3
のベース電流をとり出すことが第2の回路からとり出さ
れるトランジスタT5のベース電流により部分的に補償
されるからである。トランジスタT2とT4のベース電
流は差動増幅器3により生ずるが、差動増幅器3の非反
転入力端子はトランジスタT2のコレクタに接続され、
反転入力端子はトランジスタT4のコレクタに接続され
る。差動増幅器3はトランジスタT2とT4のコレクタ
−ベース電圧が何時も等しくなり、従って同じ態様で電
源電圧の変動と共に変化するようにする。同時に差動増
幅器3はトランジスタT5のコレクタ−ベース電圧を如
何なる電源電圧の変動があっても一定に保つ。
流安定化回路を示したものである。第1a図と同じ要素
には同じ符号を付してある。第1b図では電流ミラー回
路はトランジスタT1,T3及びT5により形成され、
トランジスタT5のコレクタ−エミッタ路がトランジス
タT1のコレクタ−エミッタ路と直列に入り、トランジ
スタT1がダイオードとして接続されている。この電流
ミラー回路は第1a図の電流ミラー回路より正確に動作
するが、これは第1の回路からトランジスタT1とT3
のベース電流をとり出すことが第2の回路からとり出さ
れるトランジスタT5のベース電流により部分的に補償
されるからである。トランジスタT2とT4のベース電
流は差動増幅器3により生ずるが、差動増幅器3の非反
転入力端子はトランジスタT2のコレクタに接続され、
反転入力端子はトランジスタT4のコレクタに接続され
る。差動増幅器3はトランジスタT2とT4のコレクタ
−ベース電圧が何時も等しくなり、従って同じ態様で電
源電圧の変動と共に変化するようにする。同時に差動増
幅器3はトランジスタT5のコレクタ−ベース電圧を如
何なる電源電圧の変動があっても一定に保つ。
この第1b図の回路は良く電源電圧の変動を抑圧する
が、トランジスタT5にコレクタ−エミッタ電圧を必要
とするため電源電圧が非常に低い場合は適当ではない。
しかし、トランジスタT5を除くと、トランジスタT1
とT3のベース電流を第2の回路から取ることにより回
路の対称性が乱れるという欠点を生ずる。加えて、ベー
ス−エミッタ路がトランジスタT1のベース−エミッタ
路と並列な電源電圧を結合することも問題を伴う。
が、トランジスタT5にコレクタ−エミッタ電圧を必要
とするため電源電圧が非常に低い場合は適当ではない。
しかし、トランジスタT5を除くと、トランジスタT1
とT3のベース電流を第2の回路から取ることにより回
路の対称性が乱れるという欠点を生ずる。加えて、ベー
ス−エミッタ路がトランジスタT1のベース−エミッタ
路と並列な電源電圧を結合することも問題を伴う。
第2図は非常に低い電源電圧に適し且つ同時に満足のゆ
く電圧変動の抑圧を示す本発明に掛かる第1の電流安定
化回路を示したものである。第1b図と同じ要素には同
じ符号を与えてある。トランジスタT2とT4のベース
電流はここでも差動増幅器3の出力端子から供給され、
差動増幅器3の非反転入力端子はトランジスタT2のコ
レクタに結合されている。しかし、反転入力端子はこの
場合2個の抵抗R2とR3の接続点7に結合されて、抵
抗R2及びR3は正の電源端子5と負の電源端子6との
間に入っている。電流ミラー回路はトランジスタT1と
T3だけで形成される。これらのトランジスタのベース
電流は差動増幅器4の出力端子から供給され、差動増幅
器4の非反転入力端子はトランジスタT3のコレクタに
結合されている。反転入力端子は抵抗R2とR3の接続
点7に結合される。トランジスタT2及びT4のベース
電流も、トランジスタT1及びT3のベース電流も差動
増幅器から供給されるから、回路の対称性が保たれ、電
流安定化回路の両方の回路に等しい電流が流れる。差動
増幅器3及び4の利得は十分高いから、各差動増幅器の
両方の入力端子の電圧は等しい。これは、図から明らか
な通り、トランジスタT1及びT3のコレクタ−ベース
電圧とトランジスタT2及びT4のコレクタ−ベース電
圧とを互いに等しくする。そして電源電圧の変動があっ
た場合、これらのトランジスタのコレクタ−ベース電圧
は同じように変化し、従って電源電圧の変動のこれらの
トランジスタのコレクタ電流に対する影響も同じにな
る。この結果、電源電圧の変動があった場合でも回路の
対称性が保たれる。抵抗R2とR3の抵抗値が等しい場
合は、全てのトランジスタT1〜T4のコレクタ−ベー
ス電圧が等しくなる。ここでは抵抗R2とR3により分
圧器が形成されているが、代わりに、コンデンサのよう
な他のインピーダンス要素により分圧器を形成すること
ができる。
く電圧変動の抑圧を示す本発明に掛かる第1の電流安定
化回路を示したものである。第1b図と同じ要素には同
じ符号を与えてある。トランジスタT2とT4のベース
電流はここでも差動増幅器3の出力端子から供給され、
差動増幅器3の非反転入力端子はトランジスタT2のコ
レクタに結合されている。しかし、反転入力端子はこの
場合2個の抵抗R2とR3の接続点7に結合されて、抵
抗R2及びR3は正の電源端子5と負の電源端子6との
間に入っている。電流ミラー回路はトランジスタT1と
T3だけで形成される。これらのトランジスタのベース
電流は差動増幅器4の出力端子から供給され、差動増幅
器4の非反転入力端子はトランジスタT3のコレクタに
結合されている。反転入力端子は抵抗R2とR3の接続
点7に結合される。トランジスタT2及びT4のベース
電流も、トランジスタT1及びT3のベース電流も差動
増幅器から供給されるから、回路の対称性が保たれ、電
流安定化回路の両方の回路に等しい電流が流れる。差動
増幅器3及び4の利得は十分高いから、各差動増幅器の
両方の入力端子の電圧は等しい。これは、図から明らか
な通り、トランジスタT1及びT3のコレクタ−ベース
電圧とトランジスタT2及びT4のコレクタ−ベース電
圧とを互いに等しくする。そして電源電圧の変動があっ
た場合、これらのトランジスタのコレクタ−ベース電圧
は同じように変化し、従って電源電圧の変動のこれらの
トランジスタのコレクタ電流に対する影響も同じにな
る。この結果、電源電圧の変動があった場合でも回路の
対称性が保たれる。抵抗R2とR3の抵抗値が等しい場
合は、全てのトランジスタT1〜T4のコレクタ−ベー
ス電圧が等しくなる。ここでは抵抗R2とR3により分
圧器が形成されているが、代わりに、コンデンサのよう
な他のインピーダンス要素により分圧器を形成すること
ができる。
第3図は第2図の回路を実際に具体化したもので、第2
図と同じ要素には同一符号を付してある。差動増幅器3
はトランジスタT6及びT7により形成され、その共通
エミッタリード線内にトランジスタT8により構成され
る電流源が含まれ、トランジスタT8のベース−エミッ
タ路がトランジスタT1のベース−エミッタ路と並列に
配置されている。トランジスタT6のベースはトランジ
スタT2のコレクタに接続し、トランジスタT6のコレ
クタは負の電源端子6に接続する。トランジスタT7の
ベースは抵抗R2とR3の間の接続点7に接続する。ト
ランジスタT7のコレクタはダイオードD1を介して負
の電源端子6に接続する。ダイオードD1のアノードは
トランジスタT2とT4の共通ベースに接続し、ダイオ
ードD1のカソードはトランジスタT7のコレクタに接
続する。このダイオードD1はコレクタ−ベース接合を
短絡したトランジスタの形態とすることもできる。PN
PトランジスタT6のベース電流(この電流は第1の回
路から取出される)の影響を小さくするために、トラン
ジスタT1のエミッタ面積をトランジスタT8のエミッ
タ面積の2倍にし、ダイオードD1のpn接合面積をト
ランジスタT2のエミッタ面積の1/4 にする。差動増幅
器4は2個のNPNトランジスタT9及びT10で形成さ
れ、共通エミッタリード線内にトランジスタT11で形成
される電流源を含み、トランジスタT11のエミッタリー
ド線内に抵抗R1を含み、この結果高周波で不安定にな
らないようになる。トランジスタT10のベースはトラン
ジスタT3のコレクタに接続し、トランジスタT10のコ
レクタを正の電源端子5に接続する。トランジスタT9
のベースを抵抗R2とR3の間の接続点7に結合し、ト
ランジスタT9のコレクタをダイオードD3を介して正
の電源端子5に結合する。ダイオードD3のカソードは
トランジスタT1及びT3の共通ベースに結合し、ダイ
オードD3のアノードは電源端子5に結合する。加え
て、トランジスタT9及びT10の共通エミッタリード線
をスタータ抵抗R4に接続する。スタータ抵抗R4は電
源電圧が加えられた時、回路が自動的にゼロと異なる安
定化電流に調整されるようにする。高周波で不安定にな
らないようにするために、トランジスタT6のベースと
トランジスタT2及びT4の共通ベースとの間並びにト
ランジスタT10のベースとトランジスタT1及びT3の
共通ベースとの間に夫々コンデンサC1及びC2を設け
る。しかし、これらのコンデンサは必ずしも必要ではな
く、省くこともできる。
図と同じ要素には同一符号を付してある。差動増幅器3
はトランジスタT6及びT7により形成され、その共通
エミッタリード線内にトランジスタT8により構成され
る電流源が含まれ、トランジスタT8のベース−エミッ
タ路がトランジスタT1のベース−エミッタ路と並列に
配置されている。トランジスタT6のベースはトランジ
スタT2のコレクタに接続し、トランジスタT6のコレ
クタは負の電源端子6に接続する。トランジスタT7の
ベースは抵抗R2とR3の間の接続点7に接続する。ト
ランジスタT7のコレクタはダイオードD1を介して負
の電源端子6に接続する。ダイオードD1のアノードは
トランジスタT2とT4の共通ベースに接続し、ダイオ
ードD1のカソードはトランジスタT7のコレクタに接
続する。このダイオードD1はコレクタ−ベース接合を
短絡したトランジスタの形態とすることもできる。PN
PトランジスタT6のベース電流(この電流は第1の回
路から取出される)の影響を小さくするために、トラン
ジスタT1のエミッタ面積をトランジスタT8のエミッ
タ面積の2倍にし、ダイオードD1のpn接合面積をト
ランジスタT2のエミッタ面積の1/4 にする。差動増幅
器4は2個のNPNトランジスタT9及びT10で形成さ
れ、共通エミッタリード線内にトランジスタT11で形成
される電流源を含み、トランジスタT11のエミッタリー
ド線内に抵抗R1を含み、この結果高周波で不安定にな
らないようになる。トランジスタT10のベースはトラン
ジスタT3のコレクタに接続し、トランジスタT10のコ
レクタを正の電源端子5に接続する。トランジスタT9
のベースを抵抗R2とR3の間の接続点7に結合し、ト
ランジスタT9のコレクタをダイオードD3を介して正
の電源端子5に結合する。ダイオードD3のカソードは
トランジスタT1及びT3の共通ベースに結合し、ダイ
オードD3のアノードは電源端子5に結合する。加え
て、トランジスタT9及びT10の共通エミッタリード線
をスタータ抵抗R4に接続する。スタータ抵抗R4は電
源電圧が加えられた時、回路が自動的にゼロと異なる安
定化電流に調整されるようにする。高周波で不安定にな
らないようにするために、トランジスタT6のベースと
トランジスタT2及びT4の共通ベースとの間並びにト
ランジスタT10のベースとトランジスタT1及びT3の
共通ベースとの間に夫々コンデンサC1及びC2を設け
る。しかし、これらのコンデンサは必ずしも必要ではな
く、省くこともできる。
ダイオードD1はトランジスタT7のコレクタ電流の大
部分を電源端子6に流す作用をする。ダイオードD3は
トランジスタT9のコレクタ電流の大部分を電源端子5
から流す作用をする。
部分を電源端子6に流す作用をする。ダイオードD3は
トランジスタT9のコレクタ電流の大部分を電源端子5
から流す作用をする。
第4図は本発明に係る第2の電流安定化回路を具えるフ
ィルタ回路を示す。第2図と同じ要素には同じ符号を与
えてある。
ィルタ回路を示す。第2図と同じ要素には同じ符号を与
えてある。
電流安定化回路のトランジスタT1のコレクタとトラン
ジスタT2のコレクタとの間の第1の回路内にダイオー
ドD5を入れ、ダイオードD5のカソードを差動増幅器
3の非反転入力端子に結合する。同じように、トランジ
スタT3のコレクタとトランジスタT4のコレクタとの
間の第2の回路内にダイオードD6を入れ、ダイオード
D6のアノードを差動増幅器4の非反転入力端子に結合
する。ダイオードD7を抵抗R2とR3の間の分圧器内
に入れ、差動増幅器3の反転入力端子と差動増幅器4の
反転入力端子とを夫々ダイオードD7のカソード及びア
ノードに結合する。これらのダイオードD5,D6及び
D7はベース−コレクタ接合を短絡したトランジスタに
より構成することができる。本例ではフィルタ回路を2
個の相互コンダクタンス回路を具えるジャイレータ共振
回路により構成するが、2個の相互コンダクタンス回路
は同じ構造を有し、第1の相互コンダクタンス回路の要
素に対応する第2の相互コンダクタンス回路の要素には
ダッシュを付してある。第1の相互コンダクタンス回路
はトランジスタT22及びT23により形成される差動段に
より構成され、トランジスタT22とT23のエミッタ面積
は等しくない。この第1の差動段と並列にトランジスタ
T25及びT26により形成される第2の差動段を設ける。
トランジスタT25とT22のエミッタ面積間の比はトラン
ジスタT23とT22のエミッタ面積間の比と等しくする。
これらの2個の差動段の共通エミッタリード線内にベー
ス−エミッタ接合がトランジスタT2のベース−エミッ
タ接合と並列になるように電流源トランジスタT24とT
27を入れる。トランジスタT23とT25の共通コレクタリ
ード線及びトランジスタT23とT26の共通コレクタリー
ド線内に夫々ベース−エミッタ接合がトランジスタT1
のベース−エミッタ接合と並列な電流源トランジスタT
20及びT21を入れる。例えば、トランジスタT22とT23
のエミッタ面積の比が4に等しい場合は、信号電流と2
個の入力端子間の信号電圧との間の比に等しい相互コン
ダクタンスGは で与えられる。ここではIは電流源トランジスタT20,
T21,T24及びT27で運ばれる電流である。2個の相互
コンダクタンス回路はジャイレータとして接続され、ト
ランジスタT22,T25のベースがトランジスタT′23,
T′26のコレクタに接続され、トランジスタT′23,
T′26のベースがトランジスタT23,T26のコレクタに
接続され、トランジスタT23,T26のベースがトランジ
スタT′22,T′25のベースに接続され、トランジスタ
T′22,T′25のコレクタがトランジスタT22,T25の
コレクタに接続されている。トランジスタT26とT′22
の共通ベース接続点12を負性インピーダンス変換器T
40……T44の出力端子13に結合する。この出力端子は
信号電圧に対する低抵抗フィルタのアースとして役立
つ。ジャイレータの出力端子11と12の間にコンデン
サC4に入れるが、このコンデンサC4は既知のように
ジャイレータの入力端子10及び12ではインダクタン
スとして見える。この他に、入力端子10と12の間に
コンデンサC3を入れるが、このコンデンサC3は上記
インダクタンスと組んでLC共振回路をシミュレートす
る。
ジスタT2のコレクタとの間の第1の回路内にダイオー
ドD5を入れ、ダイオードD5のカソードを差動増幅器
3の非反転入力端子に結合する。同じように、トランジ
スタT3のコレクタとトランジスタT4のコレクタとの
間の第2の回路内にダイオードD6を入れ、ダイオード
D6のアノードを差動増幅器4の非反転入力端子に結合
する。ダイオードD7を抵抗R2とR3の間の分圧器内
に入れ、差動増幅器3の反転入力端子と差動増幅器4の
反転入力端子とを夫々ダイオードD7のカソード及びア
ノードに結合する。これらのダイオードD5,D6及び
D7はベース−コレクタ接合を短絡したトランジスタに
より構成することができる。本例ではフィルタ回路を2
個の相互コンダクタンス回路を具えるジャイレータ共振
回路により構成するが、2個の相互コンダクタンス回路
は同じ構造を有し、第1の相互コンダクタンス回路の要
素に対応する第2の相互コンダクタンス回路の要素には
ダッシュを付してある。第1の相互コンダクタンス回路
はトランジスタT22及びT23により形成される差動段に
より構成され、トランジスタT22とT23のエミッタ面積
は等しくない。この第1の差動段と並列にトランジスタ
T25及びT26により形成される第2の差動段を設ける。
トランジスタT25とT22のエミッタ面積間の比はトラン
ジスタT23とT22のエミッタ面積間の比と等しくする。
これらの2個の差動段の共通エミッタリード線内にベー
ス−エミッタ接合がトランジスタT2のベース−エミッ
タ接合と並列になるように電流源トランジスタT24とT
27を入れる。トランジスタT23とT25の共通コレクタリ
ード線及びトランジスタT23とT26の共通コレクタリー
ド線内に夫々ベース−エミッタ接合がトランジスタT1
のベース−エミッタ接合と並列な電流源トランジスタT
20及びT21を入れる。例えば、トランジスタT22とT23
のエミッタ面積の比が4に等しい場合は、信号電流と2
個の入力端子間の信号電圧との間の比に等しい相互コン
ダクタンスGは で与えられる。ここではIは電流源トランジスタT20,
T21,T24及びT27で運ばれる電流である。2個の相互
コンダクタンス回路はジャイレータとして接続され、ト
ランジスタT22,T25のベースがトランジスタT′23,
T′26のコレクタに接続され、トランジスタT′23,
T′26のベースがトランジスタT23,T26のコレクタに
接続され、トランジスタT23,T26のベースがトランジ
スタT′22,T′25のベースに接続され、トランジスタ
T′22,T′25のコレクタがトランジスタT22,T25の
コレクタに接続されている。トランジスタT26とT′22
の共通ベース接続点12を負性インピーダンス変換器T
40……T44の出力端子13に結合する。この出力端子は
信号電圧に対する低抵抗フィルタのアースとして役立
つ。ジャイレータの出力端子11と12の間にコンデン
サC4に入れるが、このコンデンサC4は既知のように
ジャイレータの入力端子10及び12ではインダクタン
スとして見える。この他に、入力端子10と12の間に
コンデンサC3を入れるが、このコンデンサC3は上記
インダクタンスと組んでLC共振回路をシミュレートす
る。
注意すべきことは、この相互コンダクタンスとコンデン
サとを具えるLC回路の他に凡ゆるタイプのフィルタ回
路を作れることであり、これは通常のコイル、コンデン
サ及び抵抗から組立てることができ、相互コンダクタン
ス回路は何時でも本例と同じように電流源トランジスタ
のコレクタ間に入れられる。
サとを具えるLC回路の他に凡ゆるタイプのフィルタ回
路を作れることであり、これは通常のコイル、コンデン
サ及び抵抗から組立てることができ、相互コンダクタン
ス回路は何時でも本例と同じように電流源トランジスタ
のコレクタ間に入れられる。
負性インピーダンス変換器は電流源トランジスタT40を
具えるが、そのベース−エミッタ接合はトランジスタT
3のベース−エミッタ接合と並列であり、このトランジ
スタT40はPNPトランジスタT41に対するエミッタ電
流を生ずる。トランジスタT41のエミッタは負性インピ
ーダンス変換器の出力端子13を構成する。トランジス
タT41のコレクタ電流は電流ミラー回路(D10,T42)
によりNPNトランジスタT43のエミッタの方に反射さ
れる。このエミッタは更にトランジスタT41のベースに
接続する。トランジスタT43のコレクタは正の電源端子
5に接続し、負性インピーダンス変換器の入力端子を構
成するこのトランジスタT43のベースは電流安定化回路
の第2の回路内の点8に結合する。この負性インピーダ
ンス変換器回路は出力端子13の電圧をこの出力端子か
ら取出される信号電流と無関係にする特性を有する。即
ち、この回路はゼロに等しい出力インピーダンスを有す
る。蓋し、入力電圧と出力電圧の間の差は、トランジス
タT43とT41のベース−エミッタ電圧間の差に等しい
が、トランジスタT41とトランジスタT43とのエミッタ
面積比及びダイオードD10のpn接合面積とトランジス
タT42のエミッタ面積との比だけで決まり、出力端子1
3での信号電流には依存しないからである。入力端子8
の電圧は一定であるから、出力端子13の電圧も一定で
ある。この回路は更にPNPトランジスタT44を具える
が、そのコレクタ−エミッタ路はトランジスタT42のベ
ースと出力端子13との間に接続され、ベースは入力端
子8に接続される。このトランジスタT44は電源電圧が
加えられた時、回路が自動的に適切に調整されるように
する。注意すべきことは負性インピーダンス変換器の入
力端子は代わりに接続点7又は9に結合することもでき
ることである。負性インピーダンス変換器の代わりに出
力インピーダンスが非常に低い他の回路、例えば、エミ
ッタホロワに接続された演算増幅器をフィルタアースと
して用いることもできる。トランジスタT20とトランジ
スタT′20のコレクタは点12に接続され、トランジス
タT21及びT′21のコレクタが夫々点11及び10に接
続されているから、この回路は負帰還を内蔵する。これ
は等しい大きさの零入力電流を全てのトランジスタ
T22,T25,T23,T26,T′22,T′25,T′23及び
T′26に流す。この結果、点10,11及び12は同じ
直流電圧を担う。これから結論されることはトランジス
タT20,T21,T′20及びT′21のコレクタ電圧が等し
いことである。
具えるが、そのベース−エミッタ接合はトランジスタT
3のベース−エミッタ接合と並列であり、このトランジ
スタT40はPNPトランジスタT41に対するエミッタ電
流を生ずる。トランジスタT41のエミッタは負性インピ
ーダンス変換器の出力端子13を構成する。トランジス
タT41のコレクタ電流は電流ミラー回路(D10,T42)
によりNPNトランジスタT43のエミッタの方に反射さ
れる。このエミッタは更にトランジスタT41のベースに
接続する。トランジスタT43のコレクタは正の電源端子
5に接続し、負性インピーダンス変換器の入力端子を構
成するこのトランジスタT43のベースは電流安定化回路
の第2の回路内の点8に結合する。この負性インピーダ
ンス変換器回路は出力端子13の電圧をこの出力端子か
ら取出される信号電流と無関係にする特性を有する。即
ち、この回路はゼロに等しい出力インピーダンスを有す
る。蓋し、入力電圧と出力電圧の間の差は、トランジス
タT43とT41のベース−エミッタ電圧間の差に等しい
が、トランジスタT41とトランジスタT43とのエミッタ
面積比及びダイオードD10のpn接合面積とトランジス
タT42のエミッタ面積との比だけで決まり、出力端子1
3での信号電流には依存しないからである。入力端子8
の電圧は一定であるから、出力端子13の電圧も一定で
ある。この回路は更にPNPトランジスタT44を具える
が、そのコレクタ−エミッタ路はトランジスタT42のベ
ースと出力端子13との間に接続され、ベースは入力端
子8に接続される。このトランジスタT44は電源電圧が
加えられた時、回路が自動的に適切に調整されるように
する。注意すべきことは負性インピーダンス変換器の入
力端子は代わりに接続点7又は9に結合することもでき
ることである。負性インピーダンス変換器の代わりに出
力インピーダンスが非常に低い他の回路、例えば、エミ
ッタホロワに接続された演算増幅器をフィルタアースと
して用いることもできる。トランジスタT20とトランジ
スタT′20のコレクタは点12に接続され、トランジス
タT21及びT′21のコレクタが夫々点11及び10に接
続されているから、この回路は負帰還を内蔵する。これ
は等しい大きさの零入力電流を全てのトランジスタ
T22,T25,T23,T26,T′22,T′25,T′23及び
T′26に流す。この結果、点10,11及び12は同じ
直流電圧を担う。これから結論されることはトランジス
タT20,T21,T′20及びT′21のコレクタ電圧が等し
いことである。
トランジスタT20,T21,T′20及びT′21の各々のコ
レクタとトランジスタT24,T27,T′24及びT′27の
コレクタとの間には、1個のダイオード電圧をとるベー
ス−エミッタ接合が一つある。それ故、トランジスタT
24,T27,T′24及びT′27のコレクタはトランジスタ
T20,T21,T′20及びT′21のコレクタの直流電圧よ
りも1個のダイオード電圧分だけ低い直流電圧を担う。
電流安定化回路で何の手段も施さなければ、トランジス
タT20,T21,T′20,T′21のコレクタ−ベース電圧
はトランジスタT1及びT3のコレクタ−ベース電圧と
異なってしまい、トランジスタT24,T27,T′24,
T′27のコレクタ−ベース電圧はトランジスタT2及び
T4のコレクタ−ベース電圧と異なってくる。この結
果、電源電圧に変動がある時、電流源トランジスタから
出る電流はこの変動による影響のため電流安定化回路の
電流と等しくなくなってしまう。しかし、ダイオードD
5,D6及びD7を設けると、トランジスタT20,
T21,T′20,T′21のコレクタ−ベース電圧でトラン
ジスタT1及びT3のコレクタ−ベース電圧と等しくな
り、トランジスタT24,T27,T′24,T′27のコレク
タ−ベース電圧がトランジスタT2及びT4のコレクタ
−ベース電圧と等しくなり、従って、これらは電源電圧
の変動がある時同じように変化する。ダイオードD7は
ダイオードD5及びD6による電圧降下を補償する。差
動増幅器3及び4の二つの入力端子上の電圧が等しいと
仮定すると、図から簡単に導かれるようにトランジスタ
T1のコレクタ−ベース電圧はトランジスタT3のコレ
クタ−ベース電圧と等しくなる。トランジスタT3,T
40及びT20のコレクタ電圧が等しい場合は、トランジス
タT20,T21,T′20,T′21のコレクタ−ベース電圧
がトランジスタT1及びT3のコレクタ−ベース電圧に
等しくなる。そして、トランジスタT2,T4及び
T24,T27,T′24,T′27のコレクタ電圧は全てトラ
ンジスタT1,T3,T20,T21,T′20,T′21のコ
レクタ電圧よりも1ダイオード電圧だけ低いのであるか
ら、トランジスタT2,T4及びT24,T27,T′24,
T′27のコレクタ電圧も等しくなる。注意すべきことは
抵抗R2とR3の抵抗値が等しい場合は、全てのトラン
ジスタのコレクタ−ベース電圧が等しくなることであ
る。
レクタとトランジスタT24,T27,T′24及びT′27の
コレクタとの間には、1個のダイオード電圧をとるベー
ス−エミッタ接合が一つある。それ故、トランジスタT
24,T27,T′24及びT′27のコレクタはトランジスタ
T20,T21,T′20及びT′21のコレクタの直流電圧よ
りも1個のダイオード電圧分だけ低い直流電圧を担う。
電流安定化回路で何の手段も施さなければ、トランジス
タT20,T21,T′20,T′21のコレクタ−ベース電圧
はトランジスタT1及びT3のコレクタ−ベース電圧と
異なってしまい、トランジスタT24,T27,T′24,
T′27のコレクタ−ベース電圧はトランジスタT2及び
T4のコレクタ−ベース電圧と異なってくる。この結
果、電源電圧に変動がある時、電流源トランジスタから
出る電流はこの変動による影響のため電流安定化回路の
電流と等しくなくなってしまう。しかし、ダイオードD
5,D6及びD7を設けると、トランジスタT20,
T21,T′20,T′21のコレクタ−ベース電圧でトラン
ジスタT1及びT3のコレクタ−ベース電圧と等しくな
り、トランジスタT24,T27,T′24,T′27のコレク
タ−ベース電圧がトランジスタT2及びT4のコレクタ
−ベース電圧と等しくなり、従って、これらは電源電圧
の変動がある時同じように変化する。ダイオードD7は
ダイオードD5及びD6による電圧降下を補償する。差
動増幅器3及び4の二つの入力端子上の電圧が等しいと
仮定すると、図から簡単に導かれるようにトランジスタ
T1のコレクタ−ベース電圧はトランジスタT3のコレ
クタ−ベース電圧と等しくなる。トランジスタT3,T
40及びT20のコレクタ電圧が等しい場合は、トランジス
タT20,T21,T′20,T′21のコレクタ−ベース電圧
がトランジスタT1及びT3のコレクタ−ベース電圧に
等しくなる。そして、トランジスタT2,T4及び
T24,T27,T′24,T′27のコレクタ電圧は全てトラ
ンジスタT1,T3,T20,T21,T′20,T′21のコ
レクタ電圧よりも1ダイオード電圧だけ低いのであるか
ら、トランジスタT2,T4及びT24,T27,T′24,
T′27のコレクタ電圧も等しくなる。注意すべきことは
抵抗R2とR3の抵抗値が等しい場合は、全てのトラン
ジスタのコレクタ−ベース電圧が等しくなることであ
る。
第5図は第4図に示した電流安定化回路の一変形例であ
り、違いは差動増幅器3の非反転入力端子がダイオード
D5のカソードではなく、アノードに接続され、反転入
力端子がダイオードD7のカソードではなく、アノード
に接続されていることである。同じように、差動増幅器
4の非反転入力端子はダイオードD6のカソードに接続
され、反転入力端子はダイオードD7のカソードに接続
されている。
り、違いは差動増幅器3の非反転入力端子がダイオード
D5のカソードではなく、アノードに接続され、反転入
力端子がダイオードD7のカソードではなく、アノード
に接続されていることである。同じように、差動増幅器
4の非反転入力端子はダイオードD6のカソードに接続
され、反転入力端子はダイオードD7のカソードに接続
されている。
第6図は本発明に係る第3の電流安定化回路を示したも
ので、第5図と同じ要素には同じ符号を付してある。本
例では第1及び第2の回路にのみダイオードが設けられ
ているだけである。差動増幅器3及び4の非反転入力端
子は、夫々、ダイオードD5及びD6のカソードに結合
され、反転入力端子はR2とR3の間の接続点7に接続
する。この場合、負性インピーダンス変換器の入力端子
をR2とR3の間の接続点7にではなく第1または第2
の回路に結合できる。注意すべきことは他のタイプの負
性インピーダンス変換器を用いても類似した結果が得ら
れることである。この回路の場合も全ての電流源トラン
ジスタのコレクタ−ベース電圧が電流安定化回路のトラ
ンジスタのコレクタ−ベース電圧に等しい。
ので、第5図と同じ要素には同じ符号を付してある。本
例では第1及び第2の回路にのみダイオードが設けられ
ているだけである。差動増幅器3及び4の非反転入力端
子は、夫々、ダイオードD5及びD6のカソードに結合
され、反転入力端子はR2とR3の間の接続点7に接続
する。この場合、負性インピーダンス変換器の入力端子
をR2とR3の間の接続点7にではなく第1または第2
の回路に結合できる。注意すべきことは他のタイプの負
性インピーダンス変換器を用いても類似した結果が得ら
れることである。この回路の場合も全ての電流源トラン
ジスタのコレクタ−ベース電圧が電流安定化回路のトラ
ンジスタのコレクタ−ベース電圧に等しい。
第7図は第6図の回路の一変形例を示すが、ここでは差
動増幅器3及び4の非反転入力端子が、夫々、ダイオー
ドD5及びD6のカソードではなく、アノードに接続さ
れている。
動増幅器3及び4の非反転入力端子が、夫々、ダイオー
ドD5及びD6のカソードではなく、アノードに接続さ
れている。
第8図は第4図の電流安定化回路を具えるフィルタ回路
を示し、第4図の要素と同じ要素には同じ符号を付して
ある。このフィルタ回路が第4図の回路と異なる点は、
相互コンダクタンス回路の入力トランジスタがエミッタ
ホロワに接続されたトランジスタT28(T′28)及びT
29(T′29)を具え、このエミッタリード線内に電流源
トランジスタT30(T′30)及びT31(T′31)が設け
られていることである。そしてこの場合、負性インピー
ダンス変換器の出力端子13がトランジスタT29,T′
28の共通ベースに結合され、これがまたトランジスタT
20及びT′22のコレクタに結合されている。トランジス
タT28及びT′29のベースは、夫々、トランジスタT′
21及びT21のコレクタに結合する。しかしてこの回路は
負帰還を内蔵しているから、トランジスタT28,T29,
T′28及びT′29のベースは同じ電圧を担う。この結果
トランジスタT40,T20,T21,T′20及びT′21のコ
レクタ電圧は等しくなる。この場合、トランジスタ
T20,T21,T′20及びT′21のコレクタと、トランジ
スタT24,T27,T′24,T′27のコレクタとの間に2
個分のダイオード電圧をとる2つのベース−エミッタ接
合がある。
を示し、第4図の要素と同じ要素には同じ符号を付して
ある。このフィルタ回路が第4図の回路と異なる点は、
相互コンダクタンス回路の入力トランジスタがエミッタ
ホロワに接続されたトランジスタT28(T′28)及びT
29(T′29)を具え、このエミッタリード線内に電流源
トランジスタT30(T′30)及びT31(T′31)が設け
られていることである。そしてこの場合、負性インピー
ダンス変換器の出力端子13がトランジスタT29,T′
28の共通ベースに結合され、これがまたトランジスタT
20及びT′22のコレクタに結合されている。トランジス
タT28及びT′29のベースは、夫々、トランジスタT′
21及びT21のコレクタに結合する。しかしてこの回路は
負帰還を内蔵しているから、トランジスタT28,T29,
T′28及びT′29のベースは同じ電圧を担う。この結果
トランジスタT40,T20,T21,T′20及びT′21のコ
レクタ電圧は等しくなる。この場合、トランジスタ
T20,T21,T′20及びT′21のコレクタと、トランジ
スタT24,T27,T′24,T′27のコレクタとの間に2
個分のダイオード電圧をとる2つのベース−エミッタ接
合がある。
電流安定化回路の第1の回路は2個の直列に接続された
ダイオードD5とD8とを具え、差動増幅器3の非反転
入力端子をこれらのダイオードD5とD8の間の接続点
に接続する。同じように、第2の回路は2個の直列に接
続されたダイオードD6とR9を具え、差動増幅器4の
非反転入力端子をこれらのダイオードD6とD9の間の
接続点に接続する。差動増幅器3及び4の反転入力端子
はR2とR3の間の接続点7に接続する。差動増幅器3
及び4の各々の2個の入力端子の電圧が等しいと仮定す
ると容易に判るようにトランジスタT20,T21,T′20
及びT′21のコレクタ−ベース電圧はここでも電流安定
化回路のトランジスタT1及びT3のコレクタ−ベース
電圧に等しくなる。加えて、トランジスタT24,T27,
T′24及びT′27のコレクタ−ベース電圧はトランジス
タT2及びT4のコレクタ−ベース電圧に等しい。
ダイオードD5とD8とを具え、差動増幅器3の非反転
入力端子をこれらのダイオードD5とD8の間の接続点
に接続する。同じように、第2の回路は2個の直列に接
続されたダイオードD6とR9を具え、差動増幅器4の
非反転入力端子をこれらのダイオードD6とD9の間の
接続点に接続する。差動増幅器3及び4の反転入力端子
はR2とR3の間の接続点7に接続する。差動増幅器3
及び4の各々の2個の入力端子の電圧が等しいと仮定す
ると容易に判るようにトランジスタT20,T21,T′20
及びT′21のコレクタ−ベース電圧はここでも電流安定
化回路のトランジスタT1及びT3のコレクタ−ベース
電圧に等しくなる。加えて、トランジスタT24,T27,
T′24及びT′27のコレクタ−ベース電圧はトランジス
タT2及びT4のコレクタ−ベース電圧に等しい。
注意すべきことは2個の直列に接続されたダイオードを
内蔵すれば、第4,5,6及び7図に示されている電流
安定化回路も第8図に示したフィルタ回路に使用できる
ことである。
内蔵すれば、第4,5,6及び7図に示されている電流
安定化回路も第8図に示したフィルタ回路に使用できる
ことである。
第9図は第8図に示した電流安定化回路の実際例を示し
たもので、第3図と同じ要素には同じ符号を付してあ
る。差動増幅器4は凡ゆる点で第3図に示した差動増幅
器と構造が同じである。本例では、差動増幅器3をNP
NトランジスタT50により構成するが、このNPNトラ
ンジスタT50はPNPトランジスタT51と組んで増幅器
を形成する。トランジスタT50のベースは第1の電流回
路に結合し、コレクタは正の電源端子5に接続する。ト
ランジスタT50のベース電流はコレクタ−エミッタ路が
第1の電流回路内に入っているトランジスタT53のベー
ス電流により補償される。このようにトランジスタT1
とT2のコレクタどうしの間には2個のベース−エミッ
タ接合が存在し、2個のダイオードを個別に設ける必要
がなくなっている。トランジスタT51のベースはエミッ
タホロワに接続されたトランジスタT52により駆動さ
れ、エミッタリード線内に抵抗R1が入っているトラン
ジスタT54により構成される電流源がトランジスタT52
のエミッタリード線内に入っている。トランジスタT51
のコレクタはダイオードD12を介して負の電源端子に結
合するが、ダイオードD12のアノードをトランジスタT
2とT4の共通制御電極に接続する。
たもので、第3図と同じ要素には同じ符号を付してあ
る。差動増幅器4は凡ゆる点で第3図に示した差動増幅
器と構造が同じである。本例では、差動増幅器3をNP
NトランジスタT50により構成するが、このNPNトラ
ンジスタT50はPNPトランジスタT51と組んで増幅器
を形成する。トランジスタT50のベースは第1の電流回
路に結合し、コレクタは正の電源端子5に接続する。ト
ランジスタT50のベース電流はコレクタ−エミッタ路が
第1の電流回路内に入っているトランジスタT53のベー
ス電流により補償される。このようにトランジスタT1
とT2のコレクタどうしの間には2個のベース−エミッ
タ接合が存在し、2個のダイオードを個別に設ける必要
がなくなっている。トランジスタT51のベースはエミッ
タホロワに接続されたトランジスタT52により駆動さ
れ、エミッタリード線内に抵抗R1が入っているトラン
ジスタT54により構成される電流源がトランジスタT52
のエミッタリード線内に入っている。トランジスタT51
のコレクタはダイオードD12を介して負の電源端子に結
合するが、ダイオードD12のアノードをトランジスタT
2とT4の共通制御電極に接続する。
第1a図は従来技術の電流安定化回路の基本的な回路
図、 第1b図は第1a図に示した電流安定化回路から導かれ
る従来技術の電流安定化回路の回路図、 第2図は本発明に係る第1の電流安定化回路の回路図、 第3図は第2図の電流安定化回路の実用例の回路図、 第4図は本発明に係る第2の電流安定化回路を具えるフ
ィルタ回路の回路図、 第5図は第4図内の電流安定化回路の変形例の回路図、 第6図は本発明に係る第3の電流安定化回路の回路図、 第7図は第6図の電流安定化回路の変形例の回路図、 第8図は本発明に係る第4の電流安定化回路を具えるフ
ィルタ回路の回路図、 第9図は第8図内の電流安定化回路の実用例の回路図で
ある。 1……第1の回路 2……第2の回路 3……差動増幅器 4……差動増幅器 5……第1の共通端子(+) 6……第2の共通端子(−) 7……R2とR3の接続点
図、 第1b図は第1a図に示した電流安定化回路から導かれ
る従来技術の電流安定化回路の回路図、 第2図は本発明に係る第1の電流安定化回路の回路図、 第3図は第2図の電流安定化回路の実用例の回路図、 第4図は本発明に係る第2の電流安定化回路を具えるフ
ィルタ回路の回路図、 第5図は第4図内の電流安定化回路の変形例の回路図、 第6図は本発明に係る第3の電流安定化回路の回路図、 第7図は第6図の電流安定化回路の変形例の回路図、 第8図は本発明に係る第4の電流安定化回路を具えるフ
ィルタ回路の回路図、 第9図は第8図内の電流安定化回路の実用例の回路図で
ある。 1……第1の回路 2……第2の回路 3……差動増幅器 4……差動増幅器 5……第1の共通端子(+) 6……第2の共通端子(−) 7……R2とR3の接続点
Claims (3)
- 【請求項1】第1と第2の共通端子間に並列に配置され
た第1と第2の回路を具え、第1の回路を第1の導電形
の第1のトランジスタのコレクタ−エミッタ路と、第2
の導電形の第2のトランジスタのコレクタ−エミッタ路
との直列回路により形成し、第2の回路を第1の導電形
の第3のトランジスタのコレクタ−エミッタ路と、第2
の導電形の第4のトランジスタのコレクタ−エミッタ路
と、抵抗との直列回路により形成し、第1と第3のトラ
ンジスタが共通制御電極を有し、第2と第4のトランジ
スタが共通制御電極を有し、第2と第4のトランジスタ
の共通制御電極を第1と第2の入力端子を有する第1の
差動増幅器の出力により駆動し、前記の第1の入力端子
を第1と第2のトランジスタ間の第1の回路に結合した
電流安定化回路において、第1と第3のトランジスタの
共通制御電極を第1と第2の入力端子を有する第2の差
動増幅器の出力により駆動し、第2の差動増幅器の第1
の入力端子を第3と第4のトランジスタ間の第2の回路
に結合し、第1と第2の共通端子間に分圧器を入れ、第
1と第2の差動増幅器の第2の入力端子を分圧器のタッ
プに結合したことを特徴とする電流安定化回路。 - 【請求項2】少なくとも夫々第1と第2のトランジスタ
のコレクタ−エミッタ路間と、第3と第4のトランジス
タのコレクタ−エミッタ路間の第1と第2の回路内に順
方向に接続された半導体接合を入れたことを特徴とする
特許請求の範囲第1項記載の電流安定化回路。 - 【請求項3】分圧器を2つのインピーダンスの直列回路
により形成した特許請求の範囲第2項記載の電流安定化
回路において、分圧器が、前記の2つのインピーダンス
間に配置された且つ順方向に接続された少なくとも1つ
の半導体接合を具えることを特徴とする電流安定化回
路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8302458 | 1983-07-11 | ||
NL8302458A NL8302458A (nl) | 1983-07-11 | 1983-07-11 | Stroomstabilisatieschakeling. |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6039220A JPS6039220A (ja) | 1985-03-01 |
JPH0642184B2 true JPH0642184B2 (ja) | 1994-06-01 |
Family
ID=19842140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59142091A Expired - Lifetime JPH0642184B2 (ja) | 1983-07-11 | 1984-07-09 | 電流安定化回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4629973A (ja) |
EP (1) | EP0131340B1 (ja) |
JP (1) | JPH0642184B2 (ja) |
CA (1) | CA1216904A (ja) |
DE (1) | DE3466607D1 (ja) |
NL (1) | NL8302458A (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2526204B2 (ja) * | 1985-10-16 | 1996-08-21 | 株式会社日立製作所 | 定電流回路 |
JPH0740211B2 (ja) * | 1985-10-16 | 1995-05-01 | 株式会社日立製作所 | 定電流回路 |
DE3610158A1 (de) * | 1986-03-26 | 1987-10-01 | Telefunken Electronic Gmbh | Referenzstromquelle |
US4893030A (en) * | 1986-12-04 | 1990-01-09 | Western Digital Corporation | Biasing circuit for generating precise currents in an integrated circuit |
KR900008541B1 (ko) * | 1986-12-04 | 1990-11-24 | 웨스턴 디지탈 코포레이숀 | 집적회로내에서 정밀전류(precise current)를 발생시키기 위한 바이어스 회로 |
US4868482A (en) * | 1987-10-05 | 1989-09-19 | Western Digital Corporation | CMOS integrated circuit having precision resistor elements |
US4855618A (en) * | 1988-02-16 | 1989-08-08 | Analog Devices, Inc. | MOS current mirror with high output impedance and compliance |
US5864231A (en) * | 1995-06-02 | 1999-01-26 | Intel Corporation | Self-compensating geometry-adjusted current mirroring circuitry |
AU1959297A (en) * | 1997-02-12 | 1998-09-08 | Intel Corporation | Self-compensating geometry-adjusted current mirroring circuitry |
GB2355552A (en) | 1999-10-20 | 2001-04-25 | Ericsson Telefon Ab L M | Electronic circuit for supplying a reference current |
JP4548562B2 (ja) * | 2001-03-26 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | カレントミラー回路及びアナログデジタル変換回路 |
JP2003124757A (ja) * | 2001-10-16 | 2003-04-25 | Texas Instr Japan Ltd | アーリー効果の影響を低減する方法および装置 |
US7839202B2 (en) * | 2007-10-02 | 2010-11-23 | Qualcomm, Incorporated | Bandgap reference circuit with reduced power consumption |
RU203275U1 (ru) * | 2021-01-13 | 2021-03-30 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ставропольский государственный аграрный университет" | Импульсный стабилизатор напряжения |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49121152A (ja) * | 1973-03-20 | 1974-11-19 | ||
JPS5214854A (en) * | 1975-07-25 | 1977-02-04 | Nec Corp | Standard voltage supplying circuit |
JPS538583A (en) * | 1976-07-06 | 1978-01-26 | Analog Devices Inc | Ic twooterminal temperature transducer |
JPS5866129A (ja) * | 1981-10-15 | 1983-04-20 | Toshiba Corp | 定電流源回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5253252A (en) * | 1975-10-27 | 1977-04-28 | Minolta Camera Co Ltd | Constant current circuit |
JPS605085B2 (ja) * | 1980-04-14 | 1985-02-08 | 株式会社東芝 | カレントミラ−回路 |
US4350904A (en) * | 1980-09-22 | 1982-09-21 | Bell Telephone Laboratories, Incorporated | Current source with modified temperature coefficient |
-
1983
- 1983-07-11 NL NL8302458A patent/NL8302458A/nl not_active Application Discontinuation
-
1984
- 1984-06-29 US US06/626,344 patent/US4629973A/en not_active Expired - Fee Related
- 1984-07-05 CA CA000458199A patent/CA1216904A/en not_active Expired
- 1984-07-09 JP JP59142091A patent/JPH0642184B2/ja not_active Expired - Lifetime
- 1984-07-10 DE DE8484200995T patent/DE3466607D1/de not_active Expired
- 1984-07-10 EP EP84200995A patent/EP0131340B1/en not_active Expired
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49121152A (ja) * | 1973-03-20 | 1974-11-19 | ||
JPS5214854A (en) * | 1975-07-25 | 1977-02-04 | Nec Corp | Standard voltage supplying circuit |
JPS538583A (en) * | 1976-07-06 | 1978-01-26 | Analog Devices Inc | Ic twooterminal temperature transducer |
JPS5866129A (ja) * | 1981-10-15 | 1983-04-20 | Toshiba Corp | 定電流源回路 |
Also Published As
Publication number | Publication date |
---|---|
US4629973A (en) | 1986-12-16 |
NL8302458A (nl) | 1985-02-01 |
DE3466607D1 (en) | 1987-11-05 |
JPS6039220A (ja) | 1985-03-01 |
CA1216904A (en) | 1987-01-20 |
EP0131340B1 (en) | 1987-09-30 |
EP0131340A1 (en) | 1985-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4506208A (en) | Reference voltage producing circuit | |
US4327319A (en) | Active power supply ripple filter | |
JPH0642184B2 (ja) | 電流安定化回路 | |
JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
JPH07113864B2 (ja) | 電流源装置 | |
US4422033A (en) | Temperature-stabilized voltage source | |
JPS6155288B2 (ja) | ||
US4692711A (en) | Current mirror circuit | |
US5155429A (en) | Threshold voltage generating circuit | |
JPS6154286B2 (ja) | ||
US4254381A (en) | Balanced-to-single-ended signal converters | |
JPH0362042B2 (ja) | ||
JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
JPS6333726B2 (ja) | ||
JPS646583Y2 (ja) | ||
JPH0716138B2 (ja) | 増幅回路装置 | |
JP2613266B2 (ja) | 電圧・電流変換回路 | |
JP2776019B2 (ja) | 定電圧回路 | |
JPS645369Y2 (ja) | ||
JPS6325769Y2 (ja) | ||
JP2848330B2 (ja) | カレントミラー回路 | |
JPH0680997B2 (ja) | 掛算回路 | |
JPH0646370B2 (ja) | 定電流回路 | |
JPS5835612A (ja) | 安定化電源回路 |