JPS6333726B2 - - Google Patents
Info
- Publication number
- JPS6333726B2 JPS6333726B2 JP54139409A JP13940979A JPS6333726B2 JP S6333726 B2 JPS6333726 B2 JP S6333726B2 JP 54139409 A JP54139409 A JP 54139409A JP 13940979 A JP13940979 A JP 13940979A JP S6333726 B2 JPS6333726 B2 JP S6333726B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 claims description 36
- 238000010168 coupling process Methods 0.000 claims description 36
- 238000005859 coupling reaction Methods 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3088—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
本発明は、互いに同一導電型の第１および第２
トランジスタを具え、これらトランジスタのコレ
クタ−エミツタ通路を電源端子間に直列に接続
し、第１トランジスタのエミツタを第２トランジ
スタのコレクタ電極および出力端子に接続し、第
１トランジスタのベース電極を入力端子に接続
し、他に第１トランジスタの駆動関数として第２
トランジスタを駆動する手段を具えるプツシユプ
ル増幅器に関するものである。
トランジスタを具え、これらトランジスタのコレ
クタ−エミツタ通路を電源端子間に直列に接続
し、第１トランジスタのエミツタを第２トランジ
スタのコレクタ電極および出力端子に接続し、第
１トランジスタのベース電極を入力端子に接続
し、他に第１トランジスタの駆動関数として第２
トランジスタを駆動する手段を具えるプツシユプ
ル増幅器に関するものである。
最近の集積化された広帯域増幅器においては、
プツシユプル出力段におけるトランジスタに対し
て同一導電型のトランジスタを用いるのが好適で
ある。その理由は、いわゆる“相補型”出力段に
対比して満足な高周波特性および高利得が得られ
る為である。このような回路は1974年７月25日に
発行された“Electronic Letters”Vol.10、No.15
の第317〜319頁に記載されている。
プツシユプル出力段におけるトランジスタに対し
て同一導電型のトランジスタを用いるのが好適で
ある。その理由は、いわゆる“相補型”出力段に
対比して満足な高周波特性および高利得が得られ
る為である。このような回路は1974年７月25日に
発行された“Electronic Letters”Vol.10、No.15
の第317〜319頁に記載されている。
この回路における第２トランジスタを適正に駆
動しうるようにする為に、第１トランジスタのコ
レクタ回路にはダイオードを順方向で設けてい
る。第１トランジスタを流れる電流の目安となる
このダイオードの端子間電圧は、ベース接地で作
動し出力トランジスタの導電型とは反対の導電型
である第３トランジスタを経て、第２トランジス
タのベース−エミツタ接合と並列の抵抗を通る逆
相の対応する電流に変換される。従つて、第２ト
ランジスタを通る電流は第１トランジスタを通る
電流に対して逆相となる。更に、第３トランジス
タに充分小さな電流が流れる場合には、満足な引
継ぎ動作を行なわしめるのに好適な電流が出力ト
ランジスタに得られる。しかし、伝達は満足な直
線性を呈しない。その理由は、回路が非対称であ
り、第３トランジスタを流れる電流が制限され、
第２トランジスタが第２抵抗を介して駆動される
為である。また、この抵抗および第３トランジス
タの導電型の相違の為に、バイアス電流が温度に
依存するようになる。
動しうるようにする為に、第１トランジスタのコ
レクタ回路にはダイオードを順方向で設けてい
る。第１トランジスタを流れる電流の目安となる
このダイオードの端子間電圧は、ベース接地で作
動し出力トランジスタの導電型とは反対の導電型
である第３トランジスタを経て、第２トランジス
タのベース−エミツタ接合と並列の抵抗を通る逆
相の対応する電流に変換される。従つて、第２ト
ランジスタを通る電流は第１トランジスタを通る
電流に対して逆相となる。更に、第３トランジス
タに充分小さな電流が流れる場合には、満足な引
継ぎ動作を行なわしめるのに好適な電流が出力ト
ランジスタに得られる。しかし、伝達は満足な直
線性を呈しない。その理由は、回路が非対称であ
り、第３トランジスタを流れる電流が制限され、
第２トランジスタが第２抵抗を介して駆動される
為である。また、この抵抗および第３トランジス
タの導電型の相違の為に、バイアス電流が温度に
依存するようになる。
本発明の目的は、上述した欠点を有することの
ない前述した種類のプツシユプル増幅器を提供せ
んとするにある。
ない前述した種類のプツシユプル増幅器を提供せ
んとするにある。
本発明は、互いに同一導電型の第１および第２
トランジスタを具え、これらトランジスタのコレ
クタ−エミツタ通路を電源端子間に直列に接続
し、第１トランジスタのエミツタを第２トランジ
スタのコレクタ電極および出力端子に接続し、第
１トランジスタのベース電極を入力端子に接続
し、他に第１トランジスタの駆動関数として第２
トランジスタを駆動する手段を具えるプツシユプ
ル増幅器において、前記の手段が、第１トランジ
スタのベースおよびエミツタ電極間に設けられ、
第１半導体接合および第１インピーダンスの直列
回路を有する測定回路と、第２トランジスタのベ
ースおよびエミツタ電極間に設けられ、第２半導
体接合および第２インピーダンスの直列回路を有
する制御回路と、第１および第２半導体接合を通
る零入力電流を発生する電流源回路と、入力端子
において常規の駆動が行なわれる場合に第１およ
び第２トランジスタのベース−エミツタ電圧の和
がほぼ一定となるように制御回路を通る電流を測
定回路を通る電流に適合させる結合回路とを具
え、前記の結合回路は、前記の第１半導体接合を
流れる電流の目安となる入力電流が供給される入
力端子とこの入力電流に比例する値の電流を生じ
る出力端子とを有する電流増幅器を具えたことを
特徴とする。
トランジスタを具え、これらトランジスタのコレ
クタ−エミツタ通路を電源端子間に直列に接続
し、第１トランジスタのエミツタを第２トランジ
スタのコレクタ電極および出力端子に接続し、第
１トランジスタのベース電極を入力端子に接続
し、他に第１トランジスタの駆動関数として第２
トランジスタを駆動する手段を具えるプツシユプ
ル増幅器において、前記の手段が、第１トランジ
スタのベースおよびエミツタ電極間に設けられ、
第１半導体接合および第１インピーダンスの直列
回路を有する測定回路と、第２トランジスタのベ
ースおよびエミツタ電極間に設けられ、第２半導
体接合および第２インピーダンスの直列回路を有
する制御回路と、第１および第２半導体接合を通
る零入力電流を発生する電流源回路と、入力端子
において常規の駆動が行なわれる場合に第１およ
び第２トランジスタのベース−エミツタ電圧の和
がほぼ一定となるように制御回路を通る電流を測
定回路を通る電流に適合させる結合回路とを具
え、前記の結合回路は、前記の第１半導体接合を
流れる電流の目安となる入力電流が供給される入
力端子とこの入力電流に比例する値の電流を生じ
る出力端子とを有する電流増幅器を具えたことを
特徴とする。
出力トランジスタのベース・エミツタ電圧の和
を一定にする為には（このことは出力トランジス
タが満足に引継ぎ動作するようにする為に必要な
ことである）、ダイオードとインピーダンス、好
適には抵抗との直列回路をこれら２つのトランジ
スタのベースおよびエミツタ電極間に設ける。順
方向に接続した２つのダイオードに流れるバイア
ス電流を同じ値とし、これらの電流を、抵抗の形
態としたインピーダンスに休止状態で電流が流れ
ないように調整する場合には、出力トランジスタ
の一方のベースが駆動されると、関連する抵抗に
交流電流が流れる。結合回路により、この交流電
流を、適当な値とした他方の抵抗に逆相で供給す
る場合には、関連するトランジスタのベース−エ
ミツタ電圧における交流成分も他方のトランジス
タのベース−エミツタ電圧における交流成分に対
して逆相となり、所望の目的が達成される。更
に、測定回路および制御回路におけるダイオード
によりプツシユプル増幅器の零入力電流の設定が
温度に依存しなくなる。その理由は、出力トラン
ジスタを流れる零入力電流はこれらのダイオード
を流れるバイアス電流によつてのみ決まる為であ
る。
を一定にする為には（このことは出力トランジス
タが満足に引継ぎ動作するようにする為に必要な
ことである）、ダイオードとインピーダンス、好
適には抵抗との直列回路をこれら２つのトランジ
スタのベースおよびエミツタ電極間に設ける。順
方向に接続した２つのダイオードに流れるバイア
ス電流を同じ値とし、これらの電流を、抵抗の形
態としたインピーダンスに休止状態で電流が流れ
ないように調整する場合には、出力トランジスタ
の一方のベースが駆動されると、関連する抵抗に
交流電流が流れる。結合回路により、この交流電
流を、適当な値とした他方の抵抗に逆相で供給す
る場合には、関連するトランジスタのベース−エ
ミツタ電圧における交流成分も他方のトランジス
タのベース−エミツタ電圧における交流成分に対
して逆相となり、所望の目的が達成される。更
に、測定回路および制御回路におけるダイオード
によりプツシユプル増幅器の零入力電流の設定が
温度に依存しなくなる。その理由は、出力トラン
ジスタを流れる零入力電流はこれらのダイオード
を流れるバイアス電流によつてのみ決まる為であ
る。
また第１半導体接合を第３トランジスタのベー
ス−エミツタ接合とし、この第３トランジスタの
エミツタを電流源回路に接続し、前記の第３トラ
ンジスタのコレクタを結合回路の入力端子に結合
し、この結合回路の入力端子を前記の電流増幅器
の入力端子に結合することにより、測定回路によ
る信号電流の測定および伝達が最適なものとな
る。この第３トランジスタは出力トランジスタと
同じ導電型とするのが好適である。更に、前記の
結合回路が、入力電流回路と出力電流回路とを有
する電流増幅器を具え、前記の入力電流回路は第
３トランジスタののコレクタ回路内に設け、前記
の出力回路は制御回路に接続するのが好適であ
る。信号電流を測定回路から制御回路に伝達する
為には、前記の電流増幅器が電流ミラー回路を具
え、この電流ミラー回路は電流増幅器の入力端子
を構成する入力端子と第４トランジスタのベース
に結合された出力端子とを有しており、第２半導
体接合を第４トランジスタのベース−エミツタ接
合と並列に接続し、第２インピーダンスを第４ト
ランジスタのベースおよびコレクタ電極間に設
け、この第４トランジスタのコレクタ電極を電流
源回路にも接続するのが有利である。回路構成を
簡単にする為には、電流源回路が、第３トランジ
スタのエミツタと第４トランジスタのコレクタと
の間の電流源を具えるようにするのが最も好適で
ある。このような電流源は通常の方法で実現しう
るが、特別な方法では、電流源回路がトランジス
タを具え、該トランジスタのコレクタを第３トラ
ンジスタのエミツタに接続し、前記の電流源回路
の前記のトランジスタのベース−エミツタ接合を
第４トランジスタのベース−エミツタ接合と並列
に接続し、前記の電流源回路が抵抗を具え、この
抵抗により第４トランジスタのコレクタを正の電
源電圧端子に接続するようにすることができる。
しかし、電流源回路をこのように構成することに
より、制御回路から測定回路に帰還が行なわれ
る。この帰還を防止する為には、結合回路を更に
わずかに複雑に、すなわち電流増幅器が、入力端
子および出力端子を有する電流ミラー回路と、該
電流ミラー回路の入力端子に接続したエミツタ、
前記の電流ミラー回路の出力端子に接続したベー
スおよび前記の制御回路に接続したコレクタを有
する第５トランジスタと、前記の電流ミラー回路
を流れる零入力電流に対する電流源回路とを具え
るようにする必要がある。
ス−エミツタ接合とし、この第３トランジスタの
エミツタを電流源回路に接続し、前記の第３トラ
ンジスタのコレクタを結合回路の入力端子に結合
し、この結合回路の入力端子を前記の電流増幅器
の入力端子に結合することにより、測定回路によ
る信号電流の測定および伝達が最適なものとな
る。この第３トランジスタは出力トランジスタと
同じ導電型とするのが好適である。更に、前記の
結合回路が、入力電流回路と出力電流回路とを有
する電流増幅器を具え、前記の入力電流回路は第
３トランジスタののコレクタ回路内に設け、前記
の出力回路は制御回路に接続するのが好適であ
る。信号電流を測定回路から制御回路に伝達する
為には、前記の電流増幅器が電流ミラー回路を具
え、この電流ミラー回路は電流増幅器の入力端子
を構成する入力端子と第４トランジスタのベース
に結合された出力端子とを有しており、第２半導
体接合を第４トランジスタのベース−エミツタ接
合と並列に接続し、第２インピーダンスを第４ト
ランジスタのベースおよびコレクタ電極間に設
け、この第４トランジスタのコレクタ電極を電流
源回路にも接続するのが有利である。回路構成を
簡単にする為には、電流源回路が、第３トランジ
スタのエミツタと第４トランジスタのコレクタと
の間の電流源を具えるようにするのが最も好適で
ある。このような電流源は通常の方法で実現しう
るが、特別な方法では、電流源回路がトランジス
タを具え、該トランジスタのコレクタを第３トラ
ンジスタのエミツタに接続し、前記の電流源回路
の前記のトランジスタのベース−エミツタ接合を
第４トランジスタのベース−エミツタ接合と並列
に接続し、前記の電流源回路が抵抗を具え、この
抵抗により第４トランジスタのコレクタを正の電
源電圧端子に接続するようにすることができる。
しかし、電流源回路をこのように構成することに
より、制御回路から測定回路に帰還が行なわれ
る。この帰還を防止する為には、結合回路を更に
わずかに複雑に、すなわち電流増幅器が、入力端
子および出力端子を有する電流ミラー回路と、該
電流ミラー回路の入力端子に接続したエミツタ、
前記の電流ミラー回路の出力端子に接続したベー
スおよび前記の制御回路に接続したコレクタを有
する第５トランジスタと、前記の電流ミラー回路
を流れる零入力電流に対する電流源回路とを具え
るようにする必要がある。
制御回路においては、前記の第２の半導体接合
を前記の第２インピーダンスと前記の第２トラン
ジスタのエミツタとの間に設け、前記の第２イン
ピーダンスと前記の第２半導体接合との接続点を
前記の第２半導体接合を流れる零入力電流に対す
る電流源に接続し、前記の第２トランジスタのベ
ースを第５トランジスタのコレクタおよび電流源
に接続する。プツシユプル増幅器の高周波作動を
更に改善する為には、前記の第３トランジスタの
コレクタを抵抗を経て前記の電流増幅器の入力端
子に接続するとともにコンデンサを経て前記の第
２トランジスタのベースに接続する必要がある。
高周波に対しては、測定回路から生じる信号はも
はや結合回路を経て制御回路に供給されず、結合
用の前記のコンデンサを経て制御回路に直接供給
される。従つて、結合回路の高周波特性の悪さに
よる影響が回避される。
を前記の第２インピーダンスと前記の第２トラン
ジスタのエミツタとの間に設け、前記の第２イン
ピーダンスと前記の第２半導体接合との接続点を
前記の第２半導体接合を流れる零入力電流に対す
る電流源に接続し、前記の第２トランジスタのベ
ースを第５トランジスタのコレクタおよび電流源
に接続する。プツシユプル増幅器の高周波作動を
更に改善する為には、前記の第３トランジスタの
コレクタを抵抗を経て前記の電流増幅器の入力端
子に接続するとともにコンデンサを経て前記の第
２トランジスタのベースに接続する必要がある。
高周波に対しては、測定回路から生じる信号はも
はや結合回路を経て制御回路に供給されず、結合
用の前記のコンデンサを経て制御回路に直接供給
される。従つて、結合回路の高周波特性の悪さに
よる影響が回避される。
図面につき本発明を説明する。
第１〜６図において、T1およびT2はプツシユ
プル増幅器の２つのnpn型トランジスタを示し、
この増幅器の出力端子１は第１トランジスタT1
のエミツタおよび第２トランジスタT2のコレク
タに接続され、前記の増幅器の入力端子３は第１
トランジスタT1のベースに接続されている。正
電圧端子５および負電圧端子１０は第１トランジ
スタT1のコレクタおよび第２トランジスタT2の
エミツタにそれぞれ接続されている。第１トラン
ジスタT1は入力信号に対するエミツタホロワと
して用いられ、第２トランジスタT2は可変電流
源として用いられ、この可変電流源は、入力信号
から取出された制御信号により、２つのトランジ
スタT1およびT2のベース−エミツタ電圧の和
Vbe1＋Vbe2が実質的に一定に維持されるように制
御される。
プル増幅器の２つのnpn型トランジスタを示し、
この増幅器の出力端子１は第１トランジスタT1
のエミツタおよび第２トランジスタT2のコレク
タに接続され、前記の増幅器の入力端子３は第１
トランジスタT1のベースに接続されている。正
電圧端子５および負電圧端子１０は第１トランジ
スタT1のコレクタおよび第２トランジスタT2の
エミツタにそれぞれ接続されている。第１トラン
ジスタT1は入力信号に対するエミツタホロワと
して用いられ、第２トランジスタT2は可変電流
源として用いられ、この可変電流源は、入力信号
から取出された制御信号により、２つのトランジ
スタT1およびT2のベース−エミツタ電圧の和
Vbe1＋Vbe2が実質的に一定に維持されるように制
御される。
この制御を達成する既知の方法を第１図に示
す。この第１図の回路においては、第１トランジ
スタT1のコレクタ（回路点４）は正の電源電圧
端子５に直接接続されておらず、順方向でダイオ
ードとして接続されたpnpトランジスタTr4を経
て接続されている。また、pnpトランジスタTr5
およびTr6も順方向においてダイオードとして接
続されている。これらのトランジスタTr5および
Tr6は互いに直列に接続されており、第６トラン
ジスタTr6のエミツタは正の電源電圧端子５に接
続され、第５トランジスタTr5のベース電極と、
この第５トランジスタのコレクタ電極との接続点
６は抵抗R11を経て負の電源電圧端子10に接続さ
れている。従つて、基準電圧源は回路点６および
５間に得られる。回路点４がpnpトランジスタ
Tr3のエミツに接続され、このトランジスタTr3
のベースを回路点６に接続することによりこのト
ランジスタTr3のベースが一定電位点に維持され
る場合に、トランジスタT1のベース−エミツタ
電圧Vbe1が例えば減少すると、このトランジスタ
T1を流れるコレクタ電流、従つてダイオードTr4
の端子間電圧も減少し、一方第３トランジスタ
Tr3のベース−エミツタ接合の両端間電圧は増大
し、従つてこのトランジスタTr3を流れるコレク
タ電流が増大する。従つて、上記のトランジスタ
Tr3のコレクタ回路中に設けたコレクタ抵抗R12
の端子間電圧も増大し、従つてこの抵抗R12と並
列に接続された第２トランジスタT2のベース−
エミツタ接合の両端間電圧Vbe2が増大する。従つ
て第１トランジスタT1のベース−エミツタ電圧
Vbe1の減少により最終的にトランジスタT2のベ
ース−エミツタ電圧Vbe2が増大し、前記のベース
−エミツタ電圧の和Vbe1＋Vbe2がほぼ一定に維持
される。他の考察によれば、第３トランジスタ
Tr3を流れる電流I3が出力トランジスタT1および
T2を流れる電流に比べ、従つて第４トランジス
タTr4を流れる電流I4に比べても無視しうる場合
のみ、出力トランジスタT1およびT2を流れる電
流の積I1・I2、従つて出力トランジスタT1および
T2のベース−エミツタ電圧の和Vbe1＋Vbe2が実
質的に一定であるということを確かめた。しか
し、実際には、第３トランジスタTr3を流れる電
流I3を小さくする上述した条件が常に満足される
ようにすることは困難であるということを確かめ
た。その理由は、特に、この電流I3はその大部分
が抵抗R12をも流れるようにする必要がある為で
ある。更に、トランジスタTr3〜Tr6は出力トラ
ンジスタT1およびT2の導電型とは反対の導電型
である為、プツシユプル増幅器の周波数および温
度動作が悪影響を受け、第１図の回路は所望の目
的を達成する為の近似手段とみなしうるだけにす
ぎない。
す。この第１図の回路においては、第１トランジ
スタT1のコレクタ（回路点４）は正の電源電圧
端子５に直接接続されておらず、順方向でダイオ
ードとして接続されたpnpトランジスタTr4を経
て接続されている。また、pnpトランジスタTr5
およびTr6も順方向においてダイオードとして接
続されている。これらのトランジスタTr5および
Tr6は互いに直列に接続されており、第６トラン
ジスタTr6のエミツタは正の電源電圧端子５に接
続され、第５トランジスタTr5のベース電極と、
この第５トランジスタのコレクタ電極との接続点
６は抵抗R11を経て負の電源電圧端子10に接続さ
れている。従つて、基準電圧源は回路点６および
５間に得られる。回路点４がpnpトランジスタ
Tr3のエミツに接続され、このトランジスタTr3
のベースを回路点６に接続することによりこのト
ランジスタTr3のベースが一定電位点に維持され
る場合に、トランジスタT1のベース−エミツタ
電圧Vbe1が例えば減少すると、このトランジスタ
T1を流れるコレクタ電流、従つてダイオードTr4
の端子間電圧も減少し、一方第３トランジスタ
Tr3のベース−エミツタ接合の両端間電圧は増大
し、従つてこのトランジスタTr3を流れるコレク
タ電流が増大する。従つて、上記のトランジスタ
Tr3のコレクタ回路中に設けたコレクタ抵抗R12
の端子間電圧も増大し、従つてこの抵抗R12と並
列に接続された第２トランジスタT2のベース−
エミツタ接合の両端間電圧Vbe2が増大する。従つ
て第１トランジスタT1のベース−エミツタ電圧
Vbe1の減少により最終的にトランジスタT2のベ
ース−エミツタ電圧Vbe2が増大し、前記のベース
−エミツタ電圧の和Vbe1＋Vbe2がほぼ一定に維持
される。他の考察によれば、第３トランジスタ
Tr3を流れる電流I3が出力トランジスタT1および
T2を流れる電流に比べ、従つて第４トランジス
タTr4を流れる電流I4に比べても無視しうる場合
のみ、出力トランジスタT1およびT2を流れる電
流の積I1・I2、従つて出力トランジスタT1および
T2のベース−エミツタ電圧の和Vbe1＋Vbe2が実
質的に一定であるということを確かめた。しか
し、実際には、第３トランジスタTr3を流れる電
流I3を小さくする上述した条件が常に満足される
ようにすることは困難であるということを確かめ
た。その理由は、特に、この電流I3はその大部分
が抵抗R12をも流れるようにする必要がある為で
ある。更に、トランジスタTr3〜Tr6は出力トラ
ンジスタT1およびT2の導電型とは反対の導電型
である為、プツシユプル増幅器の周波数および温
度動作が悪影響を受け、第１図の回路は所望の目
的を達成する為の近似手段とみなしうるだけにす
ぎない。
第２図は本発明の原理を示す。この第２図の回
路においては、インピーダンスZ1と順方向配置の
ダイオードD1との直列回路を有する測定回路を
第１トランジスタT1のベース電極３およびエミ
ツタ電極１間に設け、インピーダンスZ2と順方向
配置のダイオードD2との直列回路を第２トラン
ジスタT2のベース電極７およびエミツタ電極１
０間に設ける。ダイオードD1およびD2は特定電
流I0によつてバイアスし、休止状態においてイン
ピーダンスZ1およびZ2に電流が流れないようにす
る。第１トランジスタT1のベース３が駆動され
る場合には、測定回路D1−Z1にある信号電流が
流れ、この信号電流は結合回路Ｋにより制御回路
D2−Z2に逆相で供給される。第２インピーダン
スZ2の値を、制御回路の両端間、すなわち第２ト
ランジスタT2のベース−エミツタ接合の両端間
の交流成分が測定回路の両端間、すなわち第１ト
ランジスタT1のベース−エミツタ接合の両端間
の交流成分に対し等しい値で逆相となるように選
択する場合には、出力トランジスタT1およびT2
のベース−エミツタ電圧の和Vbe1＋Vbe2は温度お
よび周波数にかかわらず常に一定に維持される為
目的が達成される。インピーダンスZ1およびZ2を
実際上そうであるように抵抗R1およびR2の形態
にする場合には、出力トランジスタのベース−エ
ミツタ電圧におけるダイオードD1およびD2の両
端間の零入力電圧の差は、抵抗R1およびR2を流
れる零入力電流によつて補償させる必要がある。
路においては、インピーダンスZ1と順方向配置の
ダイオードD1との直列回路を有する測定回路を
第１トランジスタT1のベース電極３およびエミ
ツタ電極１間に設け、インピーダンスZ2と順方向
配置のダイオードD2との直列回路を第２トラン
ジスタT2のベース電極７およびエミツタ電極１
０間に設ける。ダイオードD1およびD2は特定電
流I0によつてバイアスし、休止状態においてイン
ピーダンスZ1およびZ2に電流が流れないようにす
る。第１トランジスタT1のベース３が駆動され
る場合には、測定回路D1−Z1にある信号電流が
流れ、この信号電流は結合回路Ｋにより制御回路
D2−Z2に逆相で供給される。第２インピーダン
スZ2の値を、制御回路の両端間、すなわち第２ト
ランジスタT2のベース−エミツタ接合の両端間
の交流成分が測定回路の両端間、すなわち第１ト
ランジスタT1のベース−エミツタ接合の両端間
の交流成分に対し等しい値で逆相となるように選
択する場合には、出力トランジスタT1およびT2
のベース−エミツタ電圧の和Vbe1＋Vbe2は温度お
よび周波数にかかわらず常に一定に維持される為
目的が達成される。インピーダンスZ1およびZ2を
実際上そうであるように抵抗R1およびR2の形態
にする場合には、出力トランジスタのベース−エ
ミツタ電圧におけるダイオードD1およびD2の両
端間の零入力電圧の差は、抵抗R1およびR2を流
れる零入力電流によつて補償させる必要がある。
例えばダイオードD1およびD2の両端間の零入
力電圧が等しい状態でインピーダンスZ1およびZ2
の両端間の交流電圧を制御回路により互いに等し
い値で逆相に保持するように結合回路Ｋを構成す
るには種々の方法があるが、第３，４および５図
に示す本発明によるプツシユプル増幅器の例が好
適であり、これらの例では測定回路における信号
電流i1および零入力電流I0が第3npnトランジスタ
T3により分離される。これらの電流は第３トラ
ンジスタT3のコレクタに得られ、このトランジ
スタのベース−エミツタ接合は第１ダイオード
D1の代りとなり、第１インピーダンスZ1として
抵抗R1を用いた。結合回路Ｋに対しては接続点
１を省略することができる。
力電圧が等しい状態でインピーダンスZ1およびZ2
の両端間の交流電圧を制御回路により互いに等し
い値で逆相に保持するように結合回路Ｋを構成す
るには種々の方法があるが、第３，４および５図
に示す本発明によるプツシユプル増幅器の例が好
適であり、これらの例では測定回路における信号
電流i1および零入力電流I0が第3npnトランジスタ
T3により分離される。これらの電流は第３トラ
ンジスタT3のコレクタに得られ、このトランジ
スタのベース−エミツタ接合は第１ダイオード
D1の代りとなり、第１インピーダンスZ1として
抵抗R1を用いた。結合回路Ｋに対しては接続点
１を省略することができる。
第３〜６図は本発明によるプツシユプル増幅器
の好適な４例を示し、対応する素子には同一の符
号を付した。
の好適な４例を示し、対応する素子には同一の符
号を付した。
第３図は本発明の極めて簡単な例を示す。本例
では、第３トランジスタT3のコレクタ１１は、
第３ダイオードD3およびpnpトランジスタT6よ
り成る第１電流ミラー回路の入力端子９に接続さ
れた抵抗Ｒを経て正の電源電圧端子５に接続する
とともに結合コンデンサＣを経て結合回路Ｋの第
１出力端子７に接続する。第６トランジスタT6
のコレクタ８より成る第１電流ミラー回路D3−
T6の出力端子８は第4npnトランジスタT4のベー
ス８に接続するとともに結合回路の第２出力端子
８に接続する。結合回路Ｋの第１出力端子７は第
４トランジスタT4のコレクタに接続し、このト
ランジスタT4のエミツタは負の電源電圧端子１
０に接続する。第３および第４トランジスタT3
およびT4の双方をバイアスする直流電流源I0は、
結合回路Ｋの第２入力端子２に接続された第３ト
ランジスタT3のエミツタ２と、結合回路Ｋの第
１出力端子７に接続された第４トランジスタT4
のコレクタ７との間に設け、第１電流ミラー回路
D3−T6は第２半導体接合D2に対しバイアス電流
I0を供給する。
では、第３トランジスタT3のコレクタ１１は、
第３ダイオードD3およびpnpトランジスタT6よ
り成る第１電流ミラー回路の入力端子９に接続さ
れた抵抗Ｒを経て正の電源電圧端子５に接続する
とともに結合コンデンサＣを経て結合回路Ｋの第
１出力端子７に接続する。第６トランジスタT6
のコレクタ８より成る第１電流ミラー回路D3−
T6の出力端子８は第4npnトランジスタT4のベー
ス８に接続するとともに結合回路の第２出力端子
８に接続する。結合回路Ｋの第１出力端子７は第
４トランジスタT4のコレクタに接続し、このト
ランジスタT4のエミツタは負の電源電圧端子１
０に接続する。第３および第４トランジスタT3
およびT4の双方をバイアスする直流電流源I0は、
結合回路Ｋの第２入力端子２に接続された第３ト
ランジスタT3のエミツタ２と、結合回路Ｋの第
１出力端子７に接続された第４トランジスタT4
のコレクタ７との間に設け、第１電流ミラー回路
D3−T6は第２半導体接合D2に対しバイアス電流
I0を供給する。
上述した回路の作動は以下の通りである。第３
トランジスタT3においては、エミツタ２に供給
されるバイアス電流I0が第１抵抗R1を流れる信号
電流i1に加わり、従つてコレクタ１１には和電流
I0＋i1として得られる。この電流は抵抗Ｒを経て
第１電流ミラー回路D3−T6において正の電源電
圧端子５に対しミラー反転され、その後に第６ト
ランジスタT6のコレクタに現われ、制御回路の
第２半導体接合D2および第４トランジスタT4よ
り成る第２電流ミラー回路D2−T4を負の電源電
圧端子１０に対して駆動する。制御回路の第２抵
抗R2より成る第２インピーダンスZ2を上記の第
２電流ミラー回路D2−T4の入力端子８および出
力端子７間に設け、バイアス電流源I0から第４ト
ランジスタのコレクタに給電することにより、第
１抵抗R1からの信号電流の半分i1／２のみが第２抵 抗R2を流れる。第１および第２抵抗の値がそれ
ぞれR1およびR2であり、第１および第２半導体
接合D1およびD2の双方の微分抵抗値がｒである
場合には、第３図から明らかなように、測定回路
および制御回路の両端間に互いに逆相で等しい値
の交流電圧成分ｖ＝i1（ｒ＋R1）が得られるよう
にする為には第２抵抗R2の値をR2＝2R1＋3rとす
る必要がある。抵抗ＲとコンデンサＣとは周波数
依存接合を構成する。従つて、第３トランジスタ
T3のコレクタ電流中の低周波信号は抵抗Ｒを経
て結合回路Ｋの全体を通り、一方高周波信号はコ
ンデンサＣを経て実際の結合回路を側路し、第２
トランジスタT2のベース７に直接到達する。従
つて、結合回路Ｋ、例えば第１電流ミラー回路
D3−T6のpnpトランジスタT6により高周波信号
が満足に伝達されないということは何の影響をも
及ぼさない。従つて本発明プツシユプル増幅器は
極めて高い周波数においても満足な特性を維持す
る。
トランジスタT3においては、エミツタ２に供給
されるバイアス電流I0が第１抵抗R1を流れる信号
電流i1に加わり、従つてコレクタ１１には和電流
I0＋i1として得られる。この電流は抵抗Ｒを経て
第１電流ミラー回路D3−T6において正の電源電
圧端子５に対しミラー反転され、その後に第６ト
ランジスタT6のコレクタに現われ、制御回路の
第２半導体接合D2および第４トランジスタT4よ
り成る第２電流ミラー回路D2−T4を負の電源電
圧端子１０に対して駆動する。制御回路の第２抵
抗R2より成る第２インピーダンスZ2を上記の第
２電流ミラー回路D2−T4の入力端子８および出
力端子７間に設け、バイアス電流源I0から第４ト
ランジスタのコレクタに給電することにより、第
１抵抗R1からの信号電流の半分i1／２のみが第２抵 抗R2を流れる。第１および第２抵抗の値がそれ
ぞれR1およびR2であり、第１および第２半導体
接合D1およびD2の双方の微分抵抗値がｒである
場合には、第３図から明らかなように、測定回路
および制御回路の両端間に互いに逆相で等しい値
の交流電圧成分ｖ＝i1（ｒ＋R1）が得られるよう
にする為には第２抵抗R2の値をR2＝2R1＋3rとす
る必要がある。抵抗ＲとコンデンサＣとは周波数
依存接合を構成する。従つて、第３トランジスタ
T3のコレクタ電流中の低周波信号は抵抗Ｒを経
て結合回路Ｋの全体を通り、一方高周波信号はコ
ンデンサＣを経て実際の結合回路を側路し、第２
トランジスタT2のベース７に直接到達する。従
つて、結合回路Ｋ、例えば第１電流ミラー回路
D3−T6のpnpトランジスタT6により高周波信号
が満足に伝達されないということは何の影響をも
及ぼさない。従つて本発明プツシユプル増幅器は
極めて高い周波数においても満足な特性を維持す
る。
第４図は、第３図において第３トランジスタ
T3のエミツタ２と第４トランジスタT4のコレク
タ７との間に設けた電流源I0を好適例でいかに構
成するかを示す。この目的の為に、上記の電流源
I0を２つの区分に分割する。すなわち一方の区分
は、第４トランジスタT4のコレクタ７を正の電
源電圧端子５に接続する抵抗R0を単に具えるだ
けであり第４トランジスタT4にコレクタ零入力
電流を供給する区分であり、他方の区分は、第３
トランジスタT3のエミツタ２にバイアス電流I0を
供給する区分である。上記の最後に記載した電流
は第４トランジスタT4のベース−エミツタ接合
と並列に接続したベース−エミツタ接合を有する
第７（npn）トランジスタT7のコレクタにより供
給される。従つて、第３トランジスタT3のエミ
ツタ２に供給される零入力電流I0＋i1も交流成分
i1を含む為、有効な負帰還が得られ、また第２抵
抗R2の値は第１抵抗R1の値にほぼ等しく、より
正確にはR2＝R1＋3rとすることができ、回路の
対称性が改善される。
T3のエミツタ２と第４トランジスタT4のコレク
タ７との間に設けた電流源I0を好適例でいかに構
成するかを示す。この目的の為に、上記の電流源
I0を２つの区分に分割する。すなわち一方の区分
は、第４トランジスタT4のコレクタ７を正の電
源電圧端子５に接続する抵抗R0を単に具えるだ
けであり第４トランジスタT4にコレクタ零入力
電流を供給する区分であり、他方の区分は、第３
トランジスタT3のエミツタ２にバイアス電流I0を
供給する区分である。上記の最後に記載した電流
は第４トランジスタT4のベース−エミツタ接合
と並列に接続したベース−エミツタ接合を有する
第７（npn）トランジスタT7のコレクタにより供
給される。従つて、第３トランジスタT3のエミ
ツタ２に供給される零入力電流I0＋i1も交流成分
i1を含む為、有効な負帰還が得られ、また第２抵
抗R2の値は第１抵抗R1の値にほぼ等しく、より
正確にはR2＝R1＋3rとすることができ、回路の
対称性が改善される。
第５図は第３図の回路の変形例を示す。本例の
場合、第１電流ミラー回路D3−T6の入力端子９
および出力端子１２間に第5pnpトランジスタT5
のベース−エミツタ接合を設け、第５トランジス
タT5のエミツタを第１電流ミラー回路D3−T6の
入力端子９に接続し、第５トランジスタT5のベ
ースを第１電流ミラー回路D3−T6の出力端子１
２と、第８および第９トランジスタT8およびT9
のコレクタより成る電流源2I0とに接続する。第
５トランジスタT5のコレクタは第４トランジス
タT4のコレクタおよび結合コンデンサＣと相俟
つて結合回路Ｋの第１出力端子７を構成する。第
３トランジスタT3のエミツタ２に給電する電流
源は第７トランジスタT7のコレクタを以つて構
成する。電流源として作用するトランジスタT4，
T7，T8，T9のベース−エミツタ接合と並列に第
４ダイオードD4を設け、その陰極を負の電源電
圧端子１０に接続し、陽極を第３電流ミラー回路
D5−T10の出力端子に接続する。第３電流ミラー
回路D5−T10は、コレクタがこの電流ミラー回路
の出力端子を構成する第10（pnp）トランジスタ
T10と、陽極が正の電源電圧端子５に接続された
第５ダイオードD5とを具えており、第５ダイオ
ードD5は第10トランジスタT10のベース−エミツ
タ接合と並列に接続する。第５ダイオードD5の
陰極と、第10トランジスタT10のベースとより成
る第３電流ミラー回路D5−T10の入力端子は抵抗
R3を経て結合回路Ｋの第２出力端子８に接続す
る。従つて、第３抵抗R3の値によつて決まる零
入力電流I0は第３抵抗R3を経て、従つて第２およ
び第４ダイオードD2およびD4を経て、また電流
源回路ＳのトランジスタT4，T7，T8およびT9を
経て流れる。第４および５図におけるバイアス電
流I0を同じにする為には、バイアス抵抗R0および
R3の値もほぼ同じにする必要がある。
場合、第１電流ミラー回路D3−T6の入力端子９
および出力端子１２間に第5pnpトランジスタT5
のベース−エミツタ接合を設け、第５トランジス
タT5のエミツタを第１電流ミラー回路D3−T6の
入力端子９に接続し、第５トランジスタT5のベ
ースを第１電流ミラー回路D3−T6の出力端子１
２と、第８および第９トランジスタT8およびT9
のコレクタより成る電流源2I0とに接続する。第
５トランジスタT5のコレクタは第４トランジス
タT4のコレクタおよび結合コンデンサＣと相俟
つて結合回路Ｋの第１出力端子７を構成する。第
３トランジスタT3のエミツタ２に給電する電流
源は第７トランジスタT7のコレクタを以つて構
成する。電流源として作用するトランジスタT4，
T7，T8，T9のベース−エミツタ接合と並列に第
４ダイオードD4を設け、その陰極を負の電源電
圧端子１０に接続し、陽極を第３電流ミラー回路
D5−T10の出力端子に接続する。第３電流ミラー
回路D5−T10は、コレクタがこの電流ミラー回路
の出力端子を構成する第10（pnp）トランジスタ
T10と、陽極が正の電源電圧端子５に接続された
第５ダイオードD5とを具えており、第５ダイオ
ードD5は第10トランジスタT10のベース−エミツ
タ接合と並列に接続する。第５ダイオードD5の
陰極と、第10トランジスタT10のベースとより成
る第３電流ミラー回路D5−T10の入力端子は抵抗
R3を経て結合回路Ｋの第２出力端子８に接続す
る。従つて、第３抵抗R3の値によつて決まる零
入力電流I0は第３抵抗R3を経て、従つて第２およ
び第４ダイオードD2およびD4を経て、また電流
源回路ＳのトランジスタT4，T7，T8およびT9を
経て流れる。第４および５図におけるバイアス電
流I0を同じにする為には、バイアス抵抗R0および
R3の値もほぼ同じにする必要がある。
本例の場合も高周波交流電流は結合コンデンサ
Ｃを経て結合回路Ｋを側路し、低周波信号が抵抗
Ｒを経て第１電流ミラー回路D3−T6に到達する。
第１電流ミラー回路D3−T6の入力端子および出
力端子間に第５トランジスタT5を設けることに
より、電流I0−ｉがこのトランジスタT5のコレク
タに得られ、この電流は第３トランジスタT3の
コレクタ電流I0＋ｉと同じ零入力電流成分I0を有
するも第１抵抗R1をも通る交流成分ｉを逆相で
有する。第４トランジスタT4のコレクタより成
る電流源I0により第５トランジスタT5のコレクタ
電流I0−ｉ中の直流成分Ioを取出す場合には、交
流成分ｉのみが結合回路Ｋの第１出力端子７を経
て流れる。第２トランジスタT2を流れるベース
電流が無視しうる場合には、第１抵抗R1を流れ
るのと同じ交流電流ｉが第２抵抗R2を流れる。
従つて、出力トランジスタT1およびT2のベース
−エミツタ電圧の和Vbe1＋Vbe2を一定にする為に
は、第５図から明らかなように、第１および第２
ダイオードD1およびD2の微分抵抗値ｒにかかわ
らず第２抵抗R2の値を第１抵抗R1の値に等しく
する必要がある。
Ｃを経て結合回路Ｋを側路し、低周波信号が抵抗
Ｒを経て第１電流ミラー回路D3−T6に到達する。
第１電流ミラー回路D3−T6の入力端子および出
力端子間に第５トランジスタT5を設けることに
より、電流I0−ｉがこのトランジスタT5のコレク
タに得られ、この電流は第３トランジスタT3の
コレクタ電流I0＋ｉと同じ零入力電流成分I0を有
するも第１抵抗R1をも通る交流成分ｉを逆相で
有する。第４トランジスタT4のコレクタより成
る電流源I0により第５トランジスタT5のコレクタ
電流I0−ｉ中の直流成分Ioを取出す場合には、交
流成分ｉのみが結合回路Ｋの第１出力端子７を経
て流れる。第２トランジスタT2を流れるベース
電流が無視しうる場合には、第１抵抗R1を流れ
るのと同じ交流電流ｉが第２抵抗R2を流れる。
従つて、出力トランジスタT1およびT2のベース
−エミツタ電圧の和Vbe1＋Vbe2を一定にする為に
は、第５図から明らかなように、第１および第２
ダイオードD1およびD2の微分抵抗値ｒにかかわ
らず第２抵抗R2の値を第１抵抗R1の値に等しく
する必要がある。
第６図は第５図の電流源回路Ｓを簡単な形態に
したものを示す。第４および第７トランジスタ
T4およびT7の回路は変更しなかつた。しかし、
第８および第９トランジスタT8およびT9は、第
１電流源回路D3−T6の出力端子１２に接続され
た第４抵抗R4を経て電流2I0が供給される第６ダ
イオードD6と置き換えた。第６ダイオードD6の
Ｐ−Ｎ接合の有効表面面積を第４および第７トラ
ンジスタT4およびT7のベース−エミツタ接合の
面積の２倍に選択すれば、これらの第４および第
７トランジスタを流れる電流は第６ダイオード
D6を流れる電流の半分（I0）となる。第１半導体
接合D2は、回路点８を抵抗R3を経て正の電源電
圧端子５に接続することにより簡単にバイアスさ
れる。第４，５および６図におけるバイアス電流
の値を同じにする為には、それぞれのバイアス抵
抗の値を R3＝2R4＝R0 となるように選択する必要がある。
したものを示す。第４および第７トランジスタ
T4およびT7の回路は変更しなかつた。しかし、
第８および第９トランジスタT8およびT9は、第
１電流源回路D3−T6の出力端子１２に接続され
た第４抵抗R4を経て電流2I0が供給される第６ダ
イオードD6と置き換えた。第６ダイオードD6の
Ｐ−Ｎ接合の有効表面面積を第４および第７トラ
ンジスタT4およびT7のベース−エミツタ接合の
面積の２倍に選択すれば、これらの第４および第
７トランジスタを流れる電流は第６ダイオード
D6を流れる電流の半分（I0）となる。第１半導体
接合D2は、回路点８を抵抗R3を経て正の電源電
圧端子５に接続することにより簡単にバイアスさ
れる。第４，５および６図におけるバイアス電流
の値を同じにする為には、それぞれのバイアス抵
抗の値を R3＝2R4＝R0 となるように選択する必要がある。
第５図における電流源回路Ｓは種々に変形しう
ること勿論である。例えば、第４、第７、第８お
よび第９トランジスタT4，T7，T8およびT9のベ
ース−エミツタ接合を第４ダイオードD4と並列
に接続せずに第２半導体接合D2と並列に接続し、
この第２半導体接合D2を抵抗R3を経て正の電源
電圧端子５に接続することにより、第４図の回路
と同様に有効な負帰還が得られ、特に第３トラン
ジスタT3のコレクタ電流I0、従つてこのトランジ
スタT3のベース−エミツタ電圧が一定値に維持
されるようにすることができる。
ること勿論である。例えば、第４、第７、第８お
よび第９トランジスタT4，T7，T8およびT9のベ
ース−エミツタ接合を第４ダイオードD4と並列
に接続せずに第２半導体接合D2と並列に接続し、
この第２半導体接合D2を抵抗R3を経て正の電源
電圧端子５に接続することにより、第４図の回路
と同様に有効な負帰還が得られ、特に第３トラン
ジスタT3のコレクタ電流I0、従つてこのトランジ
スタT3のベース−エミツタ電圧が一定値に維持
されるようにすることができる。
第１図は２つのnpnトランジスタを有する既知
のプツシユプル増幅器を示す回路図、第２図は本
発明によるプツシユプル増幅器の原理を示す回路
図、第３図は本発明によるプツシユプル増幅器の
簡単な一実施例を示す回路図、第４図は本発明に
よるプツシユプル増幅器の好適な一実施例を示す
回路図、第５図は本発明によるプツシユプル増幅
器の他の実施例を示す回路図、第６図は第５図の
電流源回路を簡単化した例を示す回路図である。 １……プツシユプル増幅器の出力端子、３……
プツシユプル増幅器の入力端子、５……正電圧端
子、１０……負電圧端子、Ｋ……結合回路、Ｓ…
…電流源回路。
のプツシユプル増幅器を示す回路図、第２図は本
発明によるプツシユプル増幅器の原理を示す回路
図、第３図は本発明によるプツシユプル増幅器の
簡単な一実施例を示す回路図、第４図は本発明に
よるプツシユプル増幅器の好適な一実施例を示す
回路図、第５図は本発明によるプツシユプル増幅
器の他の実施例を示す回路図、第６図は第５図の
電流源回路を簡単化した例を示す回路図である。 １……プツシユプル増幅器の出力端子、３……
プツシユプル増幅器の入力端子、５……正電圧端
子、１０……負電圧端子、Ｋ……結合回路、Ｓ…
…電流源回路。
Claims (1)
- 【特許請求の範囲】 １ 互いに同一導電型の第１および第２トランジ
スタを具え、これらトランジスタのコレクタ−エ
ミツタ通路を電源端子間に直列に接続し、第１ト
ランジスタのエミツタを第２トランジスタのコレ
クタ電極および出力端子に接続し、第１トランジ
スタのベース電極を入力端子に接続し、他に第１
トランジスタの駆動関数として第２トランジスタ
を駆動する手段を具えるプツシユプル増幅器にお
いて、前記の手段が、第１トランジスタT1のベ
ースおよびエミツタ電極間に設けられ、第１半導
体接合D1および第１インピーダンスZ1の直列回
路を有する測定回路D1−Z1と、第２トランジス
タT2のベースおよびエミツタ電極間に設けられ、
第２半導体接合D2および第２インピーダンスZ2
の直列回路を有する制御回路D2−Z2と、第１お
よび第２半導体接合D1およびD2を通る零入力電
流を発生する電流源回路I0と、入力端子３におい
て常規の駆動が行なわれる場合に第１および第２
トランジスタT1およびT2のベース−エミツタ電
圧の和（Vbe1＋Vbe2）がほぼ一定となるように
制御回路D2−Z2を通る電流を測定回路D1−Z1を
通る電流に適合させる結合回路とを具え、前記の
結合回路は、前記の第１半導体接合を流れる電流
の目安となる入力電流が供給される入力端子とこ
の入力電流に比例する値の電流を生じる出力端子
とを有する電流増幅器を具えたことを特徴とする
プツシユプル増幅器。 ２ 特許請求の範囲第１項に記載のプツシユプル
増幅器において、第１半導体接合D1を第３トラ
ンジスタT3のベース−エミツタ接合とし、この
第３トランジスタのエミツタ２を電流源回路I0或
いはT7に接続し、前記の第３トランジスタのコ
レクタを結合回路Ｋの入力端子９に結合し、この
結合回路の入力端子を前記の電流増幅器の入力端
子に結合したことを特徴とするプツシユプル増幅
器。 ３ 特許請求の範囲第２項に記載のプツシユプル
増幅器において、前記の電流増幅器が電流ミラー
回路D3，T6を具え、この電流ミラー回路は電流
増幅器の入力端子を構成する入力端子と第４トラ
ンジスタT4のベース８に結合された出力端子と
を有しており、第２半導体結合D2を第４トラン
ジスタT4のベース−エミツタ結合と並列に接続
し、第２インピーダンスZ2を第４トランジスタ
T4のベース８およびコレクタ電極７間に設け、
この第４トランジスタのコレクタ電極７を電流源
回路I0にも接続したことを特徴とするプツシユプ
ル増幅器。 ４ 特許請求の範囲第３項に記載のプツシユプル
増幅器において、電流源回路が、第３トランジス
タT3のエミツタ２と第４トランジスタT4のコレ
クタ７との間の電流源I0を具えたことを特徴とす
るプツシユプル増幅器。 ５ 特許請求の範囲第３項に記載のプツシユプル
増幅器において、電流源回路がトランジスタT7
を具え、該トランジスタのコレクタを第３トラン
ジスタT3のエミツタ２に接続し、前記の電流源
回路の前記のトランジスタのベース−エミツタ接
合を第４トランジスタT4のベース−エミツタ接
合と並列に接続し、前記電流源回路が抵抗R0を
具え、この抵抗により第４トランジスタT4のコ
レクタ７を正の電源電圧端子５に接続したことを
特徴とするプツシユプル増幅器。 ６ 特許請求の範囲第２項に記載のプツシユプル
増幅器において、電流増幅器が、この電流増幅器
の入力端子を構成する入力端子９および出力端子
を有する電流ミラー回路D3−T6と、該電流ミラ
ー回路D3−T6の入力端子９に接続したエミツタ、
前記の電流ミラー回路D3−T6の出力端子に接続
したベースおよび前記制御回路D2−Z2に接続し
たコレクタ７を有する第５トランジスタT5と、
前記の電流ミラー回路D3−T6を流れる零入力電
流に対する電流源回路T4，T8，T9，…とを具え
たことを特徴とするプツシユプル増幅器。 ７ 特許請求の範囲第６項に記載のプツシユプル
増幅器において、前記の第２の半導体接合D2を
前記の第２インピーダンスZ2と前記の第２トラン
ジスタT2のエミツタ１０との間に設け、前記の
第２インピーダンスZ2と前記の第２半導体接合
D2との接続点８を前記の第２半導体接合D2を流
れる零入力電流に対する電流源I0に接続し、前記
の第２トランジスタT2のベースを第５トランジ
スタT5のコレクタ７および電流源I0或いはT4に
接続したことを特徴とするプツシユプル増幅器。 ９ 特許請求の範囲第２ないし８項のいずれか１
項に記載のプツシユプル増幅器において、前記の
第３トランジスタT3のコレクタを抵抗Ｒを経て
前記の電流増幅器の入力端子９に接続するととも
にコンデンサＣを経て前記の第２トランジスタ
T2のベース７に接続したことを特徴とするプツ
シユプル増幅器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7810772A NL7810772A (nl) | 1978-10-30 | 1978-10-30 | Balansversterker. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5561115A JPS5561115A (en) | 1980-05-08 |
| JPS6333726B2 true JPS6333726B2 (ja) | 1988-07-06 |
Family
ID=19831797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13940979A Granted JPS5561115A (en) | 1978-10-30 | 1979-10-30 | Pushhpull amplifier |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4300103A (ja) |
| JP (1) | JPS5561115A (ja) |
| AU (1) | AU5222579A (ja) |
| CA (1) | CA1138053A (ja) |
| DE (1) | DE2942862A1 (ja) |
| FR (1) | FR2440648A1 (ja) |
| GB (1) | GB2033688B (ja) |
| HK (1) | HK18583A (ja) |
| IT (1) | IT1124688B (ja) |
| NL (1) | NL7810772A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8003053A (nl) * | 1980-05-27 | 1982-01-04 | Philips Nv | Balanseindtrap. |
| NL8203667A (nl) * | 1982-09-22 | 1984-04-16 | Philips Nv | Balansversterker. |
| DE4036406C2 (de) * | 1990-11-15 | 1994-06-30 | Telefunken Microelectron | Ausgangsstufe für Verstärker |
| US6072341A (en) * | 1997-05-08 | 2000-06-06 | Sony Corporation | Driver circuit with pull down npn transistor and gain reduction |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3023368A (en) * | 1958-07-15 | 1962-02-27 | Southwestern Ind Electronics C | Direct coupled transistor amplifier |
| US3855540A (en) * | 1973-12-13 | 1974-12-17 | Rca Corp | Push-pull transistor amplifier with driver circuits providing over-current protection |
| CA1029819A (en) * | 1974-01-22 | 1978-04-18 | William Peil | Audio amplifier for integrated circuit fabrication having controlled idling current |
| US4078207A (en) * | 1977-01-07 | 1978-03-07 | Rca Corporation | Push-pull transistor amplifier with driver circuitry providing over-current protection |
-
1978
- 1978-10-30 NL NL7810772A patent/NL7810772A/nl not_active Application Discontinuation
-
1979
- 1979-09-28 FR FR7924164A patent/FR2440648A1/fr active Granted
- 1979-10-12 US US06/084,042 patent/US4300103A/en not_active Expired - Lifetime
- 1979-10-24 DE DE19792942862 patent/DE2942862A1/de active Granted
- 1979-10-25 CA CA000338399A patent/CA1138053A/en not_active Expired
- 1979-10-26 IT IT26844/79A patent/IT1124688B/it active
- 1979-10-26 GB GB7937292A patent/GB2033688B/en not_active Expired
- 1979-10-26 AU AU52225/79A patent/AU5222579A/en not_active Abandoned
- 1979-10-30 JP JP13940979A patent/JPS5561115A/ja active Granted
-
1983
- 1983-06-02 HK HK185/83A patent/HK18583A/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| DE2942862A1 (de) | 1980-05-14 |
| JPS5561115A (en) | 1980-05-08 |
| CA1138053A (en) | 1982-12-21 |
| GB2033688B (en) | 1982-12-08 |
| IT1124688B (it) | 1986-05-14 |
| DE2942862C2 (ja) | 1988-07-07 |
| NL7810772A (nl) | 1980-05-02 |
| AU5222579A (en) | 1980-05-08 |
| IT7926844A0 (it) | 1979-10-26 |
| US4300103A (en) | 1981-11-10 |
| GB2033688A (en) | 1980-05-21 |
| FR2440648A1 (fr) | 1980-05-30 |
| HK18583A (en) | 1983-06-10 |
| FR2440648B1 (ja) | 1984-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0322723B2 (ja) | ||
| JPH0136346B2 (ja) | ||
| JP2869664B2 (ja) | 電流増幅器 | |
| US5162751A (en) | Amplifier arrangement | |
| JPS6333726B2 (ja) | ||
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPS6154286B2 (ja) | ||
| JP2644191B2 (ja) | バッファアンプ | |
| JPH0669140B2 (ja) | レベルシフト回路 | |
| US3999140A (en) | Bias current circuit | |
| JPH0362042B2 (ja) | ||
| US4254381A (en) | Balanced-to-single-ended signal converters | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH0332096Y2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| KR830001932B1 (ko) | 증폭회로 | |
| JPS6130766B2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPS6224973Y2 (ja) | ||
| JPS6221310A (ja) | 電流定倍回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPS6224972Y2 (ja) | ||
| JP2596151B2 (ja) | 電圧比較器 | |
| JPH0680997B2 (ja) | 掛算回路 |