JPH0332096Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、差動増幅回路の改良に関するもの
で、特に雑音が少なく集積回路化に適した差動増
幅回路に関する。

(ロ) 従来の技術 第２図に示す如き差動増幅回路が公知である。

第２図において、入力端子１に印加された入力
信号は、入力トランジスタ２で増幅された後差動
接続された一方のトランジスタ３のベースに印加
されて差動増幅される。そして、前記一方のトラ
ンジスタ３のコレクタから出力トランジスタ４の
ベースに印加され更に増幅された後出力端子５に
導出されるる。また、前記出力端子５に導出され
る出力信号は、負帰還抵抗６を介して差動接続さ
れた他方のトランジスタ７のベースに負帰還され
るので、第２図の如き回路構成てすれば入力信号
を歪無く増幅することが出来る。しかしながら、
第２図の差動増幅回路は、雑音を発生し易いとい
う欠点がある。すなわち、第２図の場合、入力ト
ランジスタ２のエミツタ３のベース電流により供
給され、その値が I_E＝I₀／２×１／h_FEP ……(1) 〔ただし、I₀は差動増幅回路の定電流源８に流
れる電流 h_FEPは一方のトランジスタ３の電流増幅率〕 と非常に小となるので、リーク電流の影響等に
より雑音を発生し易い。また、第２図の差動増幅
回路は、第(1)式で示される如く、入力トランジス
タ２のエミツタ電流が一方のトランジスタ３の電
流増幅率に応じて決まり、かつ前記入力トランジ
スタ２のベース・エミツタ間電圧V_BEが前記エミ
ツタ電流に応じたものとなるので、前記一方のト
ランジスタ３の電流増幅率が変化すると、それに
応じて前記ベース・エミツタ間電圧が変化し、前
記入力トランジスタ２のエミツタ電圧と等しい値
となる出力端子５の出力電圧が変動するという欠
点があり、特に低電源電圧時に問題であつた。

前記入力トランジスタ２のエミツタ電流が少い
ことに起因する雑音の発生や出力電圧の変動とい
う欠点は、昭和59年４月に発行された「三洋半導
体データブツク三洋ホームステレオ用集積回路」
第353頁乃至第364頁に記載されているIC（集積回
路）LA4507に見らられる如く、差動接続された
一方のトランジスタのベース・エミツタ間にダイ
オードを接続することにより解決される。第３図
は、その回路構成を示すもので、差動接続された
一方のトランジスタ３のベース・エミツタ間に、
コレクタ・ベース間が短絡されたダイオード接続
型のトランジスタ９を配置し、入力トランジスタ
２のエミツタ電流を前記トランジスタ９から供給
する様にしている。この様にすると、前記入力ト
ランジスタ２のエミツタ電流は十分大なるものと
なり、第２図の差動増幅回路から雑音が発生する
欠点が略解消される。尚、第３図において第２図
と同一の回路素子には同一の図番を付し説明を省
略する。

(ハ) 考案が解決しようとする問題点 しかしながら、第３図の如き回路構成とする
と、入力トランジスタ２のエミツタに接続される
ダイオード接続型のトランジスタ９のインピーダ
ンスが低い為に、前記トランジスタ９に起因する
雑音の発生という新たな欠点が生じ、特に低雑音
化が要求される前置増幅回路に用いるには不適で
あつた。

また、第３図の回路の場合、差動接続された一
対のトランジスタ３及び７のエミツタ電流及びダ
イオード接続されたトランジスタ９のエミツタ電
流を単一の電流源トランジスタ１０から供給する
構成である為、入力トランジスタ２のエミツタバ
イアス電流を適切な値に定めると、それに応じて
前記電流源トランジスタ１０に流れる電流を変更
しなければならず、回路設計が複雑になるという
欠点があつた。

(ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、入
力トランジスタのエミツタバイアス電流を供給す
る定電流トランジスタのベースを、差動増幅回路
の電流源トランジスタのベースと共通接続すると
ともに、前記定電流トランジスタのエミツタを抵
抗を介して電源に接続した点を特徴とする。

(ホ) 作用 本考案に依れば、定電流トランジスタから適切
なバイアス電流を入力トランジスタに供給出来、
しかも入力トランジスタへのバイアス電流と、差
動増幅回路への動作電流とを独立に設定出来る。

(ヘ) 実施例 第１図は、本考案の一実施例を示すもので、１
１はコレクタが入力トランジスタ２のエミツタ
に、ベースが差動接続された一対のトランジスタ
３及び７の動作電流を供給する電流源トランジス
タ１２のベースに、エミツタが抵抗１３を介して
電源（＋V_cc）に接続された定電流トランジスタ
である。

尚、第１図において、第２図及び第３図と同一
の回路素子には同一の図番を付し、説明を省略す
る。

いま、定電流源１４に流れる電流をI₀とすれ
ば、ダイオード接続されたトランジスタ１５に流
れる電流もI₀となる。しかして、前記ダイオード
接続されたトランジスタ１５と電流源トランジス
タ１２とのエミツタ面積を等しくすれば、前記電
流源トランジスタ１２に流れる電流がI₀となり、
無信号時における差動接続された一対のトランジ
スタ３及び７のコレクタ電流がそれぞれI₀／２とな る。また、前記ダイオード接続されたトランジス
タ１５のベース・エミツタ間電圧をV_BE1定電流ト
ランジスタ１１のベース・エミツタ間電圧を
V_BE2、抵抗１３の値をＲとすれば、前記定電流ト
ランジスタ１１のコレクタ電流はI_cは、 I_c＝V_BE1−V_BE2／Ｒ ……(2) となり、前記抵抗１３の値Ｒに応じたものとな
る。

一般に、トランジスタから発生する雑音は、該
トランジスタのベース抵抗、素子サイズ、表面状
態等に応じた適切なエミツタ電流を流したとき最
小となることが知られている。それ故、前記抵抗
１３の値を適切に設定し、定電流トランジスタ１
１のコレクタ電流I_cを、入力トランジスタ２の雑
音が最小となるエミツタ電流と等しくなる様に設
定すれば、前記入力トランジスタ２の雑音発生を
抑制出来る。また、前記抵抗１３の挿入により、
定電流トランジスタ１１自体から発生する雑音の
抑制も行い得る。更に、前記定電流トランジスタ
１１のコレクタ電流を、電流源トランジスタ１２
のコレクタ電流と関連付けて設定しているので、
独立に設定した場合に比べ見掛け上のベース抵抗
が減少（並列接続される為）し、回路構成上から
も雑音の発生を抑制出来る。また更に、入力トラ
ンジスタ２のエミツタには、定電流バイアスが供
給されるので、前記入力トランジスタ２のベー
ス・エミツタ間電圧が変化せず、前記入力トラン
ジスタ２のエミツタとトランジスタ３のベースと
の接続点の電圧も変化しないので、電源電圧の降
下時にも差動増幅回路の出力直流電圧が変動しな
い。

(ト) 考案の効果 以上述べた如く、本考案に依れば、極度に雑音
の発生が少い差動増幅回路が得られるので、特に
前置増幅回路の入力段に用いて好適な差動増幅回
路を提供出来る。また、出力直流電圧が安定な差
動増幅回路が得られるので、後段回路との接続が
容易となり、集積回路化に適した差動増幅回路を
提供出来る。更に、入力トランジスタのバイアス
電流値を差動接続された一対のトランジスタの動
作電流値と異なる値に設定出来るので、回路設計
が容易になる。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す回路図、第
２図及び第３図は従来の差動増幅回路を示す回路
図である。 主な図番の説明、２…入力トランジスタ、３…
一方のトランジスタ、７…他方のトランジスタ、
１１…定電流トランジスタ、１２…電流源トラン
ジスタ、１３…抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. エミツタが共通接続された一対のトランジスタ
   と該一対のトランジスタの共通エミツタに接続さ
   れた第１定電流トランジスタとを含み、前記一対
   のトランジスタの一方のベースにエミツタが接続
   された入力トランジスタを介して入力信号を印加
   して成る差動増幅回路において、ベースが前記第
   １定電流トランジスタと共通接続され、コレクタ
   に前記第１定電流トランジスタの出力定電流と所
   定の関係を有する定電流を発生する第２定電流ト
   ランジスタと、該第２定電流トランジスタのエミ
   ツタと電源との間に接続された抵抗とを設け、前
   記第２定電流トランジスタの出力定電流を前記入
   力トランジスタのエミツタバイアス電流として使
   用することを特徴とする差動増幅回路。