JP3036084B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JP3036084B2 JP3036084B2 JP2408329A JP40832990A JP3036084B2 JP 3036084 B2 JP3036084 B2 JP 3036084B2 JP 2408329 A JP2408329 A JP 2408329A JP 40832990 A JP40832990 A JP 40832990A JP 3036084 B2 JP3036084 B2 JP 3036084B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- constant voltage
- constant
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は定電圧回路に係り、特に
複数の安定な定電圧を得ることができる定電圧回路に関
する。
複数の安定な定電圧を得ることができる定電圧回路に関
する。
【０００２】
【従来の技術】低い電圧で安定した基準電圧として使用
できる出力電圧を得る定電圧回路としてＰＮ接合を利用
したバンドギャップツェナーが知られている。
できる出力電圧を得る定電圧回路としてＰＮ接合を利用
したバンドギャップツェナーが知られている。
【０００３】従来のバンドギャップツェナーを用いた定
電圧回路には図５に示すような構成のものがあった。
電圧回路には図５に示すような構成のものがあった。
【０００４】図５において７は定電圧回路を示し、定電
圧回路７の出力Ｖout はＮＰＮトランジスタＱ10のベー
ス−エミッタ間電圧ＶBE10と抵抗Ｒ5 の電圧Ｉ3 Ｒ5 と
の和で与えられる。ＶBE10は一般に負の温度特性を持つ
ので、Ｉ2 Ｒ2 が正の温度係数を持つように構成すれ
ば、温度補償を行なうことができる。電流Ｉ3 は
圧回路７の出力Ｖout はＮＰＮトランジスタＱ10のベー
ス−エミッタ間電圧ＶBE10と抵抗Ｒ5 の電圧Ｉ3 Ｒ5 と
の和で与えられる。ＶBE10は一般に負の温度特性を持つ
ので、Ｉ2 Ｒ2 が正の温度係数を持つように構成すれ
ば、温度補償を行なうことができる。電流Ｉ3 は
【０００５】
【数１】
【０００６】ただし、Ｔ：絶対温度、Ｋ：ボルツマン定
数、ｑ：電子電荷である。ここで、Ｉ3 ＜Ｉ4 とすれば
Ｉ3 に正の温度係数を持たせることができる。従って、
トランジスタＱ8 ，Ｑ9 のエミッタ面積Ａ8 ，Ａ9 がＡ
8 ＞Ａ9 となるように構成すれば温度補償が行なえる。
式(1) よりＶout は
数、ｑ：電子電荷である。ここで、Ｉ3 ＜Ｉ4 とすれば
Ｉ3 に正の温度係数を持たせることができる。従って、
トランジスタＱ8 ，Ｑ9 のエミッタ面積Ａ8 ，Ａ9 がＡ
8 ＞Ａ9 となるように構成すれば温度補償が行なえる。
式(1) よりＶout は
【０００７】
【数２】
【０００８】と表わせる。ＶBE10は一般にバンドギャッ
プ電圧をＶg0，温度Ｔ0 におけるベース−エミッタ間電
圧をＶBE0 とすると、
プ電圧をＶg0，温度Ｔ0 におけるベース−エミッタ間電
圧をＶBE0 とすると、
【０００９】
【数３】
【００１０】で表わされる。式(3) を式(2) に代入する
と、
と、
【００１１】
【数４】
【００１２】となる。出力電圧Ｖout の温度係数が零に
なるためには式(4) を温度Ｔで偏微分したものが零とな
ればよい。
なるためには式(4) を温度Ｔで偏微分したものが零とな
ればよい。
【００１３】つまり、
【００１４】
【数５】
【００１５】従って、式(5) より
【００１６】
【数６】
【００１７】式(2),(6) より温度Ｔ0 においては Ｖout ＝Ｖg0 となる。すなわち、動作温度Ｔ0 でＶ1 とＶg0とを等し
くすればＶout1の温度係数を零にできる。
くすればＶout1の温度係数を零にできる。
【００１８】また、定電圧回路７を用いてＶout2とは異
なる電圧Ｖout2を生成する場合、従来はツェナーダイオ
ードＤｚ，定電流源８，差動増幅回路９，抵抗Ｒ7 ，Ｒ
8 ，出力トランジスタＱ11よりなる変換回路１０により
定電流に変換した後Ｖout2を得ていた。
なる電圧Ｖout2を生成する場合、従来はツェナーダイオ
ードＤｚ，定電流源８，差動増幅回路９，抵抗Ｒ7 ，Ｒ
8 ，出力トランジスタＱ11よりなる変換回路１０により
定電流に変換した後Ｖout2を得ていた。
【００１９】
【発明が解決しようとする課題】しかるに、従来の定電
圧回路で温度補償された二つの異なる電圧を得ようとす
ると、定電圧回路７で生成した定電圧を変換回路１０に
よりさらに定電流に変換して得る必要があったため、定
電圧回路７で電流を消費する他に変換回路１０でも電流
を消費してしまい、消費電流が大きくなってしまう等の
問題点があった。本発明は上記の点に鑑みてなされたも
ので、低消費電流で温度補償された二つの安定な出力電
圧が得られる定電圧回路を提供することを目的とする。
圧回路で温度補償された二つの異なる電圧を得ようとす
ると、定電圧回路７で生成した定電圧を変換回路１０に
よりさらに定電流に変換して得る必要があったため、定
電圧回路７で電流を消費する他に変換回路１０でも電流
を消費してしまい、消費電流が大きくなってしまう等の
問題点があった。本発明は上記の点に鑑みてなされたも
ので、低消費電流で温度補償された二つの安定な出力電
圧が得られる定電圧回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】本発明は上記の課題を解
決するために定電圧を発生するＰＮ接合素子と、前記Ｐ
Ｎ接合素子に直列に接続された第１の抵抗と、前記第１
の抵抗に直列に接続され、制御端子に供給される信号に
応じて電流を制御する制御素子と、前記制御素子に直列
に接続された第２の抵抗と、前記第２の抵抗に直列に接
続された第３の抵抗と、前記第２の抵抗の両端の電圧の
差に応じた信号を出力し、前記制御素子の制御端子に供
給する差動増幅回路と、前記制御素子の制御端子に定電
流を供給する定電流源とを具備してなる。
決するために定電圧を発生するＰＮ接合素子と、前記Ｐ
Ｎ接合素子に直列に接続された第１の抵抗と、前記第１
の抵抗に直列に接続され、制御端子に供給される信号に
応じて電流を制御する制御素子と、前記制御素子に直列
に接続された第２の抵抗と、前記第２の抵抗に直列に接
続された第３の抵抗と、前記第２の抵抗の両端の電圧の
差に応じた信号を出力し、前記制御素子の制御端子に供
給する差動増幅回路と、前記制御素子の制御端子に定電
流を供給する定電流源とを具備してなる。
【００２１】
【作用】制御素子、第２，第３の抵抗、定電流源差動増
幅回路により温度係数が零となる定電圧を１つ生成で
き、さらにこれらに直列に接続された、ＰＮ接合素子及
び第１の抵抗により温度係数が零となるもう１つの定電
圧を生成できる。これらの回路は直列に接続されるた
め、１つの電流で温度補償された異なる２つの定電圧を
得ることができる。
幅回路により温度係数が零となる定電圧を１つ生成で
き、さらにこれらに直列に接続された、ＰＮ接合素子及
び第１の抵抗により温度係数が零となるもう１つの定電
圧を生成できる。これらの回路は直列に接続されるた
め、１つの電流で温度補償された異なる２つの定電圧を
得ることができる。
【００２２】
【実施例】図１は本発明の第１実施例の回路図を示す。
同図中、１は直流電源で、入力端子Ｔ1 ，Ｔ2 間に接続
される。Ｑ2 はＰＮ接合素子を形成するＰＮＰトランジ
スタで、ＰＮＰトランジスタＱ2 のベースとコレクタと
が短絡され、エミッタは入力端子Ｔ1 に接続される。
同図中、１は直流電源で、入力端子Ｔ1 ，Ｔ2 間に接続
される。Ｑ2 はＰＮ接合素子を形成するＰＮＰトランジ
スタで、ＰＮＰトランジスタＱ2 のベースとコレクタと
が短絡され、エミッタは入力端子Ｔ1 に接続される。
【００２３】トランジスタＱ2 のコレクタは抵抗Ｒ3 の
一端に接続される。Ｑ1 は制御素子を構成するＮＰＮト
ランジスタで、そのコレクタは抵抗Ｒ3 の他端に接続さ
れる。ＮＰＮトランジスタＱ1 のベースは定電流源２を
介して入力端子Ｔ1 に接続される。ＮＰＮトランジスタ
Ｑ1 のエミッタは互いに直列に接続された抵抗Ｒ2 ，Ｒ
1 を介して入力端子Ｔ2 に接続される。
一端に接続される。Ｑ1 は制御素子を構成するＮＰＮト
ランジスタで、そのコレクタは抵抗Ｒ3 の他端に接続さ
れる。ＮＰＮトランジスタＱ1 のベースは定電流源２を
介して入力端子Ｔ1 に接続される。ＮＰＮトランジスタ
Ｑ1 のエミッタは互いに直列に接続された抵抗Ｒ2 ，Ｒ
1 を介して入力端子Ｔ2 に接続される。
【００２４】抵抗Ｒ2 の両端には差動増幅回路３の入力
端子が接続される。差動増幅回路３は図２に示すように
ＰＮＰトランジスタＱ3 ，Ｑ4 ，ＮＰＮトランジスタＱ
5 ，Ｑ6 ，Ｑ7 ，定電流源４よりなる。図２に示す差動
増幅回路３の入力端子Ｔ3は図１に示すトランジスタＱ
1 と抵抗Ｒ2 との接続点に接続され、図２に示す差動増
幅回路３の入力端子Ｔ4 は図１に示す抵抗Ｒ2 と抵抗Ｒ
1 との接続点に接続される。また、図２に示す差動増幅
回路３の出力端子Ｔ5 は図１に示すようにトランジスタ
Ｑ1 のベースに接続される。
端子が接続される。差動増幅回路３は図２に示すように
ＰＮＰトランジスタＱ3 ，Ｑ4 ，ＮＰＮトランジスタＱ
5 ，Ｑ6 ，Ｑ7 ，定電流源４よりなる。図２に示す差動
増幅回路３の入力端子Ｔ3は図１に示すトランジスタＱ
1 と抵抗Ｒ2 との接続点に接続され、図２に示す差動増
幅回路３の入力端子Ｔ4 は図１に示す抵抗Ｒ2 と抵抗Ｒ
1 との接続点に接続される。また、図２に示す差動増幅
回路３の出力端子Ｔ5 は図１に示すようにトランジスタ
Ｑ1 のベースに接続される。
【００２５】Ｔ6 〜Ｔ9 は出力端子で、出力端子Ｔ6は
入力端子Ｔ1 に接続され、出力端子Ｔ7 は抵抗Ｒ3 と制
御トランジスタＱ1 のコレクタとの接続点に接続され
る。
入力端子Ｔ1 に接続され、出力端子Ｔ7 は抵抗Ｒ3 と制
御トランジスタＱ1 のコレクタとの接続点に接続され
る。
【００２６】また、出力端子Ｔ8 は差動増幅回路３の出
力端子Ｔ5 と接続され、出力端子Ｔ 9 は入力端子Ｔ2 に
接続される。
力端子Ｔ5 と接続され、出力端子Ｔ 9 は入力端子Ｔ2 に
接続される。
【００２７】図１に示す回路において、トランジスタＱ
1 のベース・エミッタ間電圧をＶBE 1 とすると
1 のベース・エミッタ間電圧をＶBE 1 とすると
【００２８】
【数７】
【００２９】と表わされることが知られている。ここで
Ｖg0はトランジスタＱ1 を構成するシリコンのエネルギ
ーバンドギャップに相当する電圧（約1.2 Ｖ）、Ｔは温
度、Ｔ 0 は基準となる動作温度、ＶBE0 はＴ＝Ｔ0 のと
きのトランジスタＱ1 のベース−エミッタ間電圧であ
る。
Ｖg0はトランジスタＱ1 を構成するシリコンのエネルギ
ーバンドギャップに相当する電圧（約1.2 Ｖ）、Ｔは温
度、Ｔ 0 は基準となる動作温度、ＶBE0 はＴ＝Ｔ0 のと
きのトランジスタＱ1 のベース−エミッタ間電圧であ
る。
【００３０】また、差動増幅回路３の入力電圧となる△
ＶBEは
ＶBEは
【００３１】
【数８】
【００３２】また、図１より出力端子Ｔ8 ，Ｔ9 間の電
圧Ｖ1 は
圧Ｖ1 は
【００３３】
【数９】
【００３４】となる。そこで、式(9) に式(7),(8) を代
入すると、
入すると、
【００３５】
【数１０】
【００３６】第１の出力電圧Ｖ1 の温度係数が零になる
ためには式(10)を温度Ｔで偏微分したものが零となれば
よい。つまり、
ためには式(10)を温度Ｔで偏微分したものが零となれば
よい。つまり、
【００３７】
【数１１】
【００３８】従って、式(11)より
【００３９】
【数１２】
【００４０】一方、Ｔ＝Ｔ0 のときのＶ1 は式(10)より
【００４１】
【数１３】
【００４２】式(12),(13) より Ｖ1 ＝Ｖg0 となる。すなわち、動作温度Ｔ0 でのＶ1 とＶg0との値
を等しくすればＶ1 は温度変化によらず一定に保たれ
る。
を等しくすればＶ1 は温度変化によらず一定に保たれ
る。
【００４３】第１の出力定電圧Ｖ1 をＳｉのバンドギャ
ップ電圧付近の電圧に合わせると第１の出力電圧Ｖ1 の
温度係数は０となる。
ップ電圧付近の電圧に合わせると第１の出力電圧Ｖ1 の
温度係数は０となる。
【００４４】また、出力端子Ｔ6 ，Ｔ7 間の第２の出力
電圧Ｖ2 は Ｖ2 ＝ＶBE2 ＋Ｒ3 Ｉ2 ここでトランジスタＱ1 のｈFE≫１であれば Ｉ1 ＝Ｉ2 となるので
電圧Ｖ2 は Ｖ2 ＝ＶBE2 ＋Ｒ3 Ｉ2 ここでトランジスタＱ1 のｈFE≫１であれば Ｉ1 ＝Ｉ2 となるので
【００４５】
【数１４】
【００４６】
【数１５】
【００４７】となり、同様にＶ2 の電圧はＶ1 とほぼ同
じ電圧で温度係数を０に設定出来る。また、基準電圧、
Ｖ1 ，Ｖ2が一定となる最低電源電圧ＶCC（min ）は
じ電圧で温度係数を０に設定出来る。また、基準電圧、
Ｖ1 ，Ｖ2が一定となる最低電源電圧ＶCC（min ）は
【００４８】
【数１６】
【００４９】であり、一例としてＶ1 ＝1.2 Ｖ，Ｖ
CE（sat Ｑ1 ）＝0.05Ｖ，Ｒ2 ／Ｒ1 ・△ＶBE＝0.6 Ｖ
とすると ＶCC（min ）＝1.2 ＋0.05＋0.6 ＝1.85Ｖ となる。従って、ＶCCに対するＶ1 の特性は図３に示す
ようになる。すなわち1.85Ｖの低電圧までＩ1 （＝
Ｉ2 ）の一つの電流にてＶ1 ，Ｖ2 の２つの安定な基準
電圧を同時に作ることが出来る。
CE（sat Ｑ1 ）＝0.05Ｖ，Ｒ2 ／Ｒ1 ・△ＶBE＝0.6 Ｖ
とすると ＶCC（min ）＝1.2 ＋0.05＋0.6 ＝1.85Ｖ となる。従って、ＶCCに対するＶ1 の特性は図３に示す
ようになる。すなわち1.85Ｖの低電圧までＩ1 （＝
Ｉ2 ）の一つの電流にてＶ1 ，Ｖ2 の２つの安定な基準
電圧を同時に作ることが出来る。
【００５０】図４に第２の実施例の回路図を示す。図１
と同一構成部分には同一符号を付し、その説明は省略す
る。本実施例では図１に示す一実施例における回路にお
いて、トランジスタＱ1 ，Ｑ2 を逆極性のトランジスタ
Ｑ1 ´，Ｑ2 ´で構成したもので、第１実施例と同様な
効果を奏する。
と同一構成部分には同一符号を付し、その説明は省略す
る。本実施例では図１に示す一実施例における回路にお
いて、トランジスタＱ1 ，Ｑ2 を逆極性のトランジスタ
Ｑ1 ´，Ｑ2 ´で構成したもので、第１実施例と同様な
効果を奏する。
【００５１】
【発明の効果】上述の如く、本発明によれば、１つの電
流で温度補償された２つの安定な定電圧を得ることがで
きるため、消費電流を少なくすることができる等の特長
を有する。
流で温度補償された２つの安定な定電圧を得ることがで
きるため、消費電流を少なくすることができる等の特長
を有する。
【図１】本発明の第１実施例の回路図である。
【図２】本発明の第１実施例の要部の回路図である。
【図３】本発明の第１実施例の特性図である。
【図４】本発明の第２実施例の回路図である。
【図５】従来の一例の回路図である。
１ 直流電源２，４ 定電流源 ３ 差動増幅回路
Claims (1)
- 【請求項１】 １つの直流電圧源より第１及び第２の定
電圧を同時に得る定電圧回路において、定電圧を発生す
るＰＮ接合素子と、前記ＰＮ接合素子に直列に接続され
た第１の抵抗と、前記第１の抵抗に直列に接続され、制
御端子に供給される信号に応じて電流を制御する制御素
子と、前記制御素子に直列に接続された第２の抵抗と、
前記第２の抵抗に直列に接続された第３の抵抗と、前記
第２の抵抗の両端の電圧の差に応じた信号を出力し、前
記制御素子の制御端子に供給する差動増幅回路と、前記
制御素子の制御端子に定電流を供給する定電流源とを具
備し、前記第１の抵抗と前記制御素子との接続点より前
記第１の定電圧を得ると共に前記差動増幅回路の出力よ
り前記第２の定電圧を得ることを特徴とする定電圧回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408329A JP3036084B2 (ja) | 1990-12-27 | 1990-12-27 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408329A JP3036084B2 (ja) | 1990-12-27 | 1990-12-27 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04229314A JPH04229314A (ja) | 1992-08-18 |
| JP3036084B2 true JP3036084B2 (ja) | 2000-04-24 |
Family
ID=18517794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2408329A Expired - Lifetime JP3036084B2 (ja) | 1990-12-27 | 1990-12-27 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036084B2 (ja) |
-
1990
- 1990-12-27 JP JP2408329A patent/JP3036084B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04229314A (ja) | 1992-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0561558A (ja) | 基準電圧発生回路 | |
| JPH0123802B2 (ja) | ||
| JPH0537260A (ja) | カレント・ミラー回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS5894019A (ja) | 基準電圧発生回路 | |
| JP3036084B2 (ja) | 定電圧回路 | |
| JP2002108467A (ja) | 定電圧出力回路 | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| JPH0425724B2 (ja) | ||
| JP2729071B2 (ja) | 定電流回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JP3315850B2 (ja) | 電流電圧変換装置 | |
| JPH0477329B2 (ja) | ||
| JPH036020Y2 (ja) | ||
| JPS6117622Y2 (ja) | ||
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JP2727389B2 (ja) | 温度特性補償回路 | |
| JPH0347010B2 (ja) | ||
| JPS6233365Y2 (ja) | ||
| JPH0828627B2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |