JPH04229314A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH04229314A JPH04229314A JP2408329A JP40832990A JPH04229314A JP H04229314 A JPH04229314 A JP H04229314A JP 2408329 A JP2408329 A JP 2408329A JP 40832990 A JP40832990 A JP 40832990A JP H04229314 A JPH04229314 A JP H04229314A
- Authority
- JP
- Japan
- Prior art keywords
- constant
- voltage
- constant voltage
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は定電圧回路に係り、特に
複数の安定な定電圧を得ることができる定電圧回路に関
する。
複数の安定な定電圧を得ることができる定電圧回路に関
する。
【０００２】
【従来の技術】低い電圧で安定した基準電圧として使用
できる出力電圧を得る定電圧回路としてＰＮ接合を利用
したバンドギャップツェナーが知られている。
できる出力電圧を得る定電圧回路としてＰＮ接合を利用
したバンドギャップツェナーが知られている。
【０００３】従来のバンドギャップツェナーを用いた定
電圧回路には図５に示すような構成のものがあった。
電圧回路には図５に示すような構成のものがあった。
【０００４】図５において７は定電圧回路を示し、定電
圧回路７の出力Ｖｏｕｔ はＮＰＮトランジスタＱ１０
のベース−エミッタ間電圧ＶＢＥ１０と抵抗Ｒ５ の電
圧Ｉ３ Ｒ５ との和で与えられる。ＶＢＥ１０は一般
に負の温度特性を持つので、Ｉ２ Ｒ２ が正の温度係
数を持つように構成すれば、温度補償を行なうことがで
きる。電流Ｉ３ は
圧回路７の出力Ｖｏｕｔ はＮＰＮトランジスタＱ１０
のベース−エミッタ間電圧ＶＢＥ１０と抵抗Ｒ５ の電
圧Ｉ３ Ｒ５ との和で与えられる。ＶＢＥ１０は一般
に負の温度特性を持つので、Ｉ２ Ｒ２ が正の温度係
数を持つように構成すれば、温度補償を行なうことがで
きる。電流Ｉ３ は
【０００５】
【数１】
【０００６】ただし、Ｔ：絶対温度、Ｋ：ボルツマン定
数、ｑ：電子電荷である。ここで、Ｉ３ ＜Ｉ４ とす
ればＩ３ に正の温度係数を持たせることができる。従
って、トランジスタＱ８ ，Ｑ９ のエミッタ面積Ａ８
，Ａ９ がＡ８ ＞Ａ９ となるように構成すれば温
度補償が行なえる。 式（１） よりＶｏｕｔ は
数、ｑ：電子電荷である。ここで、Ｉ３ ＜Ｉ４ とす
ればＩ３ に正の温度係数を持たせることができる。従
って、トランジスタＱ８ ，Ｑ９ のエミッタ面積Ａ８
，Ａ９ がＡ８ ＞Ａ９ となるように構成すれば温
度補償が行なえる。 式（１） よりＶｏｕｔ は
【０００７】
【数２】
【０００８】と表わせる。ＶＢＥ１０は一般にバンドギ
ャップ電圧をＶｇ０，温度Ｔ０ におけるベース−エミ
ッタ間電圧をＶＢＥ０ とすると、
ャップ電圧をＶｇ０，温度Ｔ０ におけるベース−エミ
ッタ間電圧をＶＢＥ０ とすると、
【０００９】
【数３】
【００１０】で表わされる。式（３） を式（２） に
代入すると、
代入すると、
【００１１】
【数４】
【００１２】となる。出力電圧Ｖｏｕｔ の温度係数が
零になるためには式（４） を温度Ｔで偏微分したもの
が零となればよい。
零になるためには式（４） を温度Ｔで偏微分したもの
が零となればよい。
【００１３】つまり、
【００１４】
【数５】
【００１５】従って、式（５） より
【００１６】
【数６】
【００１７】式（２），（６） より温度Ｔ０ におい
てはＶｏｕｔ ＝Ｖｇ０ となる。すなわち、動作温度Ｔ０ でＶ１ とＶｇ０と
を等しくすればＶｏｕｔ１の温度係数を零にできる。
てはＶｏｕｔ ＝Ｖｇ０ となる。すなわち、動作温度Ｔ０ でＶ１ とＶｇ０と
を等しくすればＶｏｕｔ１の温度係数を零にできる。
【００１８】また、定電圧回路７を用いてＶｏｕｔ２と
は異なる電圧Ｖｏｕｔ２を生成する場合、従来はツェナ
ーダイオードＤｚ，定電流源８，差動増幅回路９，抵抗
Ｒ７ ，Ｒ８ ，出力トランジスタＱ１１よりなる変換
回路１０により定電流に変換した後Ｖｏｕｔ２を得てい
た。
は異なる電圧Ｖｏｕｔ２を生成する場合、従来はツェナ
ーダイオードＤｚ，定電流源８，差動増幅回路９，抵抗
Ｒ７ ，Ｒ８ ，出力トランジスタＱ１１よりなる変換
回路１０により定電流に変換した後Ｖｏｕｔ２を得てい
た。
【００１９】
【発明が解決しようとする課題】しかるに、従来の定電
圧回路で温度補償された二つの異なる電圧を得ようとす
ると、定電圧回路７で生成した定電圧を変換回路１０に
よりさらに定電流に変換して得る必要があったため、定
電圧回路７で電流を消費する他に変換回路１０でも電流
を消費してしまい、消費電流が大きくなってしまう等の
問題点があった。本発明は上記の点に鑑みてなされたも
ので、低消費電流で温度補償された二つの安定な出力電
圧が得られる定電圧回路を提供することを目的とする。
圧回路で温度補償された二つの異なる電圧を得ようとす
ると、定電圧回路７で生成した定電圧を変換回路１０に
よりさらに定電流に変換して得る必要があったため、定
電圧回路７で電流を消費する他に変換回路１０でも電流
を消費してしまい、消費電流が大きくなってしまう等の
問題点があった。本発明は上記の点に鑑みてなされたも
ので、低消費電流で温度補償された二つの安定な出力電
圧が得られる定電圧回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】本発明は上記の課題を解
決するために定電圧を発生するＰＮ接合素子と、前記Ｐ
Ｎ接合素子に直列に接続された第１の抵抗と、前記第１
の抵抗に直列に接続され、制御端子に供給される信号に
応じて電流を制御する制御素子と、前記制御素子に直列
に接続された第２の抵抗と、前記第２の抵抗に直列に接
続された第３の抵抗と、前記第２の抵抗の両端の電圧の
差に応じた信号を出力し、前記制御素子の制御端子に供
給する差動増幅回路と、前記制御素子の制御端子に定電
流を供給する定電流源とを具備してなる。
決するために定電圧を発生するＰＮ接合素子と、前記Ｐ
Ｎ接合素子に直列に接続された第１の抵抗と、前記第１
の抵抗に直列に接続され、制御端子に供給される信号に
応じて電流を制御する制御素子と、前記制御素子に直列
に接続された第２の抵抗と、前記第２の抵抗に直列に接
続された第３の抵抗と、前記第２の抵抗の両端の電圧の
差に応じた信号を出力し、前記制御素子の制御端子に供
給する差動増幅回路と、前記制御素子の制御端子に定電
流を供給する定電流源とを具備してなる。
【００２１】
【作用】制御素子、第２，第３の抵抗、定電流源差動増
幅回路により温度係数が零となる定電圧を１つ生成でき
、さらにこれらに直列に接続された、ＰＮ接合素子及び
第１の抵抗により温度係数が零となるもう１つの定電圧
を生成できる。これらの回路は直列に接続されるため、
１つの電流で温度補償された異なる２つの定電圧を得る
ことができる。
幅回路により温度係数が零となる定電圧を１つ生成でき
、さらにこれらに直列に接続された、ＰＮ接合素子及び
第１の抵抗により温度係数が零となるもう１つの定電圧
を生成できる。これらの回路は直列に接続されるため、
１つの電流で温度補償された異なる２つの定電圧を得る
ことができる。
【００２２】
【実施例】図１は本発明の第１実施例の回路図を示す。
同図中、１は直流電源で、入力端子Ｔ１ ，Ｔ２ 間に
接続される。Ｑ２ はＰＮ接合素子を形成するＰＮＰト
ランジスタで、ＰＮＰトランジスタＱ２ のベースとコ
レクタとが短絡され、エミッタは入力端子Ｔ１ に接続
される。
接続される。Ｑ２ はＰＮ接合素子を形成するＰＮＰト
ランジスタで、ＰＮＰトランジスタＱ２ のベースとコ
レクタとが短絡され、エミッタは入力端子Ｔ１ に接続
される。
【００２３】トランジスタＱ２ のコレクタは抵抗Ｒ３
の一端に接続される。Ｑ１ は制御素子を構成するＮ
ＰＮトランジスタで、そのコレクタは抵抗Ｒ３ の他端
に接続される。ＮＰＮトランジスタＱ１ のベースは定
電流源２を介して入力端子Ｔ１ に接続される。ＮＰＮ
トランジスタＱ１ のエミッタは互いに直列に接続され
た抵抗Ｒ２ ，Ｒ１ を介して入力端子Ｔ２ に接続さ
れる。
の一端に接続される。Ｑ１ は制御素子を構成するＮ
ＰＮトランジスタで、そのコレクタは抵抗Ｒ３ の他端
に接続される。ＮＰＮトランジスタＱ１ のベースは定
電流源２を介して入力端子Ｔ１ に接続される。ＮＰＮ
トランジスタＱ１ のエミッタは互いに直列に接続され
た抵抗Ｒ２ ，Ｒ１ を介して入力端子Ｔ２ に接続さ
れる。
【００２４】抵抗Ｒ２ の両端には差動増幅回路３の入
力端子が接続される。差動増幅回路３は図２に示すよう
にＰＮＰトランジスタＱ３ ，Ｑ４ ，ＮＰＮトランジ
スタＱ５ ，Ｑ６ ，Ｑ７ ，定電流源４よりなる。図
２に示す差動増幅回路３の入力端子Ｔ３は図１に示すト
ランジスタＱ１ と抵抗Ｒ２ との接続点に接続され、
図２に示す差動増幅回路３の入力端子Ｔ４ は図１に示
す抵抗Ｒ２ と抵抗Ｒ１ との接続点に接続される。ま
た、図２に示す差動増幅回路３の出力端子Ｔ５ は図１
に示すようにトランジスタＱ１ のベースに接続される
。
力端子が接続される。差動増幅回路３は図２に示すよう
にＰＮＰトランジスタＱ３ ，Ｑ４ ，ＮＰＮトランジ
スタＱ５ ，Ｑ６ ，Ｑ７ ，定電流源４よりなる。図
２に示す差動増幅回路３の入力端子Ｔ３は図１に示すト
ランジスタＱ１ と抵抗Ｒ２ との接続点に接続され、
図２に示す差動増幅回路３の入力端子Ｔ４ は図１に示
す抵抗Ｒ２ と抵抗Ｒ１ との接続点に接続される。ま
た、図２に示す差動増幅回路３の出力端子Ｔ５ は図１
に示すようにトランジスタＱ１ のベースに接続される
。
【００２５】Ｔ６ 〜Ｔ９ は出力端子で、出力端子Ｔ
６は入力端子Ｔ１ に接続され、出力端子Ｔ７ は抵抗
Ｒ３ と制御トランジスタＱ１ のコレクタとの接続点
に接続される。
６は入力端子Ｔ１ に接続され、出力端子Ｔ７ は抵抗
Ｒ３ と制御トランジスタＱ１ のコレクタとの接続点
に接続される。
【００２６】また、出力端子Ｔ８ は差動増幅回路３の
出力端子Ｔ５ と接続され、出力端子Ｔ９ は入力端子
Ｔ２ に接続される。
出力端子Ｔ５ と接続され、出力端子Ｔ９ は入力端子
Ｔ２ に接続される。
【００２７】図１に示す回路において、トランジスタＱ
１ のベース・エミッタ間電圧をＶＢＥ１ とすると
１ のベース・エミッタ間電圧をＶＢＥ１ とすると
【
００２８】
００２８】
【数７】
【００２９】と表わされることが知られている。ここで
Ｖｇ０はトランジスタＱ１ を構成するシリコンのエネ
ルギーバンドギャップに相当する電圧（約１．２ Ｖ）
、Ｔは温度、Ｔ０ は基準となる動作温度、ＶＢＥ０
はＴ＝Ｔ０ のときのトランジスタＱ１ のベース−エ
ミッタ間電圧である。
Ｖｇ０はトランジスタＱ１ を構成するシリコンのエネ
ルギーバンドギャップに相当する電圧（約１．２ Ｖ）
、Ｔは温度、Ｔ０ は基準となる動作温度、ＶＢＥ０
はＴ＝Ｔ０ のときのトランジスタＱ１ のベース−エ
ミッタ間電圧である。
【００３０】また、差動増幅回路３の入力電圧となる△
ＶＢＥは
ＶＢＥは
【００３１】
【数８】
【００３２】また、図１より出力端子Ｔ８ ，Ｔ９ 間
の電圧Ｖ１ は
の電圧Ｖ１ は
【００３３】
【数９】
【００３４】となる。そこで、式（９） に式（７），
（８） を代入すると、
（８） を代入すると、
【００３５】
【数１０】
【００３６】第１の出力電圧Ｖ１ の温度係数が零にな
るためには式（１０）を温度Ｔで偏微分したものが零と
なればよい。つまり、
るためには式（１０）を温度Ｔで偏微分したものが零と
なればよい。つまり、
【００３７】
【数１１】
【００３８】従って、式（１１）より
【００３９】
【数１２】
【００４０】一方、Ｔ＝Ｔ０ のときのＶ１ は式（１
０）より
０）より
【００４１】
【数１３】
【００４２】式（１２），（１３） よりＶ１ ＝Ｖｇ
０ となる。すなわち、動作温度Ｔ０ でのＶ１ とＶｇ０
との値を等しくすればＶ１ は温度変化によらず一定に
保たれる。
０ となる。すなわち、動作温度Ｔ０ でのＶ１ とＶｇ０
との値を等しくすればＶ１ は温度変化によらず一定に
保たれる。
【００４３】第１の出力定電圧Ｖ１ をＳｉのバンドギ
ャップ電圧付近の電圧に合わせると第１の出力電圧Ｖ１
の温度係数は０となる。
ャップ電圧付近の電圧に合わせると第１の出力電圧Ｖ１
の温度係数は０となる。
【００４４】また、出力端子Ｔ６ ，Ｔ７ 間の第２の
出力電圧Ｖ２ は Ｖ２ ＝ＶＢＥ２ ＋Ｒ３ Ｉ２ ここでトランジスタＱ１ のｈＦＥ≫１であればＩ１
＝Ｉ２ となるので
出力電圧Ｖ２ は Ｖ２ ＝ＶＢＥ２ ＋Ｒ３ Ｉ２ ここでトランジスタＱ１ のｈＦＥ≫１であればＩ１
＝Ｉ２ となるので
【００４５】
【数１４】
【００４６】
【数１５】
【００４７】となり、同様にＶ２ の電圧はＶ１ とほ
ぼ同じ電圧で温度係数を０に設定出来る。また、基準電
圧、Ｖ１ ，Ｖ２が一定となる最低電源電圧ＶＣＣ（ｍ
ｉｎ ）は
ぼ同じ電圧で温度係数を０に設定出来る。また、基準電
圧、Ｖ１ ，Ｖ２が一定となる最低電源電圧ＶＣＣ（ｍ
ｉｎ ）は
【００４８】
【数１６】
【００４９】であり、一例としてＶ１ ＝１．２ Ｖ，
ＶＣＥ（ｓａｔ Ｑ１ ）＝０．０５Ｖ，Ｒ２ ／Ｒ１
・△ＶＢＥ＝０．６ Ｖとすると ＶＣＣ（ｍｉｎ ）＝１．２ ＋０．０５＋０．６ ＝
１．８５Ｖとなる。従って、ＶＣＣに対するＶ１ の特
性は図３に示すようになる。すなわち１．８５Ｖの低電
圧までＩ１ （＝Ｉ２ ）の一つの電流にてＶ１ ，Ｖ
２ の２つの安定な基準電圧を同時に作ることが出来る
。
ＶＣＥ（ｓａｔ Ｑ１ ）＝０．０５Ｖ，Ｒ２ ／Ｒ１
・△ＶＢＥ＝０．６ Ｖとすると ＶＣＣ（ｍｉｎ ）＝１．２ ＋０．０５＋０．６ ＝
１．８５Ｖとなる。従って、ＶＣＣに対するＶ１ の特
性は図３に示すようになる。すなわち１．８５Ｖの低電
圧までＩ１ （＝Ｉ２ ）の一つの電流にてＶ１ ，Ｖ
２ の２つの安定な基準電圧を同時に作ることが出来る
。
【００５０】図４に第２の実施例の回路図を示す。図１
と同一構成部分には同一符号を付し、その説明は省略す
る。本実施例では図１に示す一実施例における回路にお
いて、トランジスタＱ１ ，Ｑ２ を逆極性のトランジ
スタＱ１ ´，Ｑ２ ´で構成したもので、第１実施例
と同様な効果を奏する。
と同一構成部分には同一符号を付し、その説明は省略す
る。本実施例では図１に示す一実施例における回路にお
いて、トランジスタＱ１ ，Ｑ２ を逆極性のトランジ
スタＱ１ ´，Ｑ２ ´で構成したもので、第１実施例
と同様な効果を奏する。
【００５１】
【発明の効果】上述の如く、本発明によれば、１つの電
流で温度補償された２つの安定な定電圧を得ることがで
きるため、消費電流を少なくすることができる等の特長
を有する。
流で温度補償された２つの安定な定電圧を得ることがで
きるため、消費電流を少なくすることができる等の特長
を有する。
【図１】本発明の第１実施例の回路図である。
【図２】本発明の第１実施例の要部の回路図である。
【図３】本発明の第１実施例の特性図である。
【図４】本発明の第２実施例の回路図である。
【図５】従来の一例の回路図である。
１ 直流電源２，４ 定電流源
３ 差動増幅回路
Claims (1)
- 【請求項１】 １つの直流電圧源より第１及び第２の
定電圧を同時に得る定電圧回路において、定電圧を発生
するＰＮ接合素子と、前記ＰＮ接合素子に直列に接続さ
れた第１の抵抗と、前記第１の抵抗に直列に接続され、
制御端子に供給される信号に応じて電流を制御する制御
素子と、前記制御素子に直列に接続された第２の抵抗と
、前記第２の抵抗に直列に接続された第３の抵抗と、前
記第２の抵抗の両端の電圧の差に応じた信号を出力し、
前記制御素子の制御端子に供給する差動増幅回路と、前
記制御素子の制御端子に定電流を供給する定電流源とを
具備し、前記第１の抵抗と前記制御素子との接続点より
前記第１の定電圧を得ると共に前記差動増幅回路の出力
より前記第２の定電圧を得ることを特徴とする定電圧回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408329A JP3036084B2 (ja) | 1990-12-27 | 1990-12-27 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408329A JP3036084B2 (ja) | 1990-12-27 | 1990-12-27 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04229314A true JPH04229314A (ja) | 1992-08-18 |
| JP3036084B2 JP3036084B2 (ja) | 2000-04-24 |
Family
ID=18517794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2408329A Expired - Lifetime JP3036084B2 (ja) | 1990-12-27 | 1990-12-27 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036084B2 (ja) |
-
1990
- 1990-12-27 JP JP2408329A patent/JP3036084B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3036084B2 (ja) | 2000-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| JPH11506860A (ja) | 直流電流生成用回路配置 | |
| US4506208A (en) | Reference voltage producing circuit | |
| EP0072589A2 (en) | Current stabilizing arrangement | |
| US6201381B1 (en) | Reference voltage generating circuit with controllable linear temperature coefficient | |
| GB2131208A (en) | Constant current generator circuit | |
| US4603290A (en) | Constant-current generating circuit | |
| US4785231A (en) | Reference current source | |
| US4290005A (en) | Compensated reference voltage source | |
| JP4674947B2 (ja) | 定電圧出力回路 | |
| GB2355552A (en) | Electronic circuit for supplying a reference current | |
| JPH0365716A (ja) | 定電圧回路 | |
| JPH04229314A (ja) | 定電圧回路 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPH08185236A (ja) | 基準電圧生成回路 | |
| JP3057337B2 (ja) | 基準電圧発生回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| US4356455A (en) | Amplifier | |
| US4230980A (en) | Bias circuit | |
| JPH04338812A (ja) | 基準電圧発生回路 | |
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JPH04245313A (ja) | 定電圧回路 | |
| JPS58146111A (ja) | 定電流回路 | |
| JPS62182819A (ja) | 電源回路 | |
| JPH0680997B2 (ja) | 掛算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |