JPH11205045A - 電流供給回路およびバイアス電圧回路 - Google Patents
電流供給回路およびバイアス電圧回路Info
- Publication number
- JPH11205045A JPH11205045A JP10003313A JP331398A JPH11205045A JP H11205045 A JPH11205045 A JP H11205045A JP 10003313 A JP10003313 A JP 10003313A JP 331398 A JP331398 A JP 331398A JP H11205045 A JPH11205045 A JP H11205045A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- collector
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
ス電圧回路を実現する。 【解決手段】 トランジスタTr1のベースエミッタ間
電圧を増幅して制御電圧を発生し、コレクタに接続され
た負荷に出力電流を供給するためのトランジスタTr2
のベースに上記制御電圧を印加するように電流供給回路
を構成することにより、温度依存性を抑えた出力電流を
得る。また、バイアス電圧回路についても、トランジス
タTr2のコレクタ電流とコレクタに接続された抵抗に
よる電圧降下によって温度依存性を抑えた出力電圧を発
生させる。
Description
ス電圧回路に関するものである。
の一例を示す。同図に示すようにトランジスタtr1の
エミッタを抵抗r1を介して電源端子GNDに接続する
とともに、コレクタを負荷を介して電源端子VCCに接
続し、トランジスタtr1のベースに制御電圧を印加す
ることにより、制御電圧に応じたコレクタ電流を出力電
流として負荷に供給するように構成されている。また、
制御電圧は、トランジスタtr2のベースエミッタ間電
圧と、抵抗r2に流れる電流による電圧との組み合わせ
で作られる。
荷として抵抗r3を接続し、抵抗r3とコレクタとの接
続点にコレクタ電流と抵抗r3による電圧降下を利用し
た出力電圧を発生するタイプのバイアス電圧回路もあ
る。
電流源は種々の設計があれども正の温度係数を持つもの
が多い。この場合、これに対応して出力電流も同様に図
7のようになる。すなわち、負荷に供給される出力電流
は図7に示すように温度に大きく依存したものとなる。
さらに言えば、出力電流の温度特性は、温度係数の1次
の項の効果が強く現れており、温度上昇とともに負荷に
供給される電流値は増加する。
場合、出力電圧がコレクタ電流により定まることから、
その温度依存性が高く、コントロールが難しかった。
1のトランジスタのベースエミッタ間電圧を増幅するこ
とにより制御電圧を発生し、コレクタに接続された負荷
に出力電流を供給するための第2のトランジスタのベー
スに上記制御電圧を印加するように電流供給回路を構成
することにより、温度依存性を抑えた出力電流を得るこ
とが可能となる。すなわち、負の温度係数の第1のトラ
ンジスタのベースエミッタ間電圧を増幅して制御電圧と
することにより、正の温度係数の出力電流の上昇を相殺
し、フラットな温度特性とする。
荷に抵抗を用いて、抵抗の両端の電圧をバイアス電圧と
して使用する用途においてはこの負荷抵抗の温度特性も
加味して出力電流の温度特性を設定し、このバイアス電
圧をフラットな温度特性とすることもできる。
によっては負の温度係数まで設定し得る。
同士を接続し、一方のトランジスタのエミッタを抵抗を
介して他方のトランジスタのエミッタの接続された電位
に接続し、コレクタ電流比制御回路により、上記一対の
トランジスタのコレクタ電流比を特定の値に維持し、上
記他方のトランジスタのベースエミッタ間電圧を増幅し
て制御電圧とすれば、制御電圧が受ける電源電圧の変動
の影響を少なくすることができる。このような制御電圧
を上記第2のトランジスタの制御電圧とし、上記出力電
流や上記バイアス電圧が受ける電源電圧の変動の影響を
少なくする。
エミッタを第2の電位に接続した第1のトランジスタ
と、上記第1のトランジスタのベースエミッタ間電圧を
増幅し、制御電圧を発生する増幅回路と、エミッタを第
1の抵抗を介して上記第2の電位に接続し、ベースに上
記制御電圧を印加し、コレクタに接続された負荷に出力
電流を供給する第2のトランジスタとを具備する電流供
給回路を構成する。
ミッタを第2の電位に接続した第1のトランジスタと、
上記第1のトランジスタのベースエミッタ間電圧を増幅
し、制御電圧を発生する増幅回路と、エミッタを第1の
抵抗を介して上記第2の電位に接続し、ベースに上記制
御電圧を受ける第2のトランジスタとを具備し、上記第
2のトランジスタのコレクタ電流が流れるライン上に設
けられた第2の抵抗と上記コレクタ電流による電圧降下
によるバイアス電圧を発生するバイアス電圧回路を構成
することも好ましい。
ランジスタと、エミッタを第1の抵抗を介して第1の電
位に接続し、ベースを上記第1のトランジスタのベース
に接続した第2のトランジスタと、上記第1のトランジ
スタのコレクタに流れるコレクタ電流と、上記第2のト
ランジスタのコレクタに流れるコレクタ電流との比を特
定の値に維持するコレクタ電流比制御回路と、上記第1
のトランジスタのベースエミッタ間電圧を増幅し、制御
電圧を発生する増幅回路と、エミッタを第2の抵抗を介
して上記第1の電位に接続し、ベースに上記制御電圧を
印加し、コレクタに接続された負荷に出力電流を供給す
る第3のトランジスタとを具備する電流流供給回路を構
成することも好ましい。また、この第3のトランジスタ
のコレクタに流れるコレクタ電流が流れるライン上に負
荷に変えて第3の抵抗を設け、この第3の抵抗と上記コ
レクタ電流による電圧降下によるバイアス電圧を発生す
るバイアス回路を構成することも好ましい。
いて説明する。
であり、同図においてTr1、Tr2はnpn型のバイ
ポーラトランジスタである。トランジスタTr1はエミ
ッタを電源端子GND(0V)に接続し、コレクタ、ベ
ースを適当なノードに接続してあり、ここでは便宜上そ
れぞれの電流源c1、c2を介して電源端子VCC(5
V)に接続してある。尚、電流源c1、c2の最も単純
な具体例は、特に図示しないが、トランジスタTr1の
コレクタをベースに接続し、それらと電源端子VCCと
の間に抵抗を配置したものである。
明の便宜上オペアンプ31を用いており、正相入力にト
ランジスタTr1のベースを接続してあり、逆相入力を
抵抗R1を介して電源端子GNDに接続するとともに、
抵抗R2を介してその出力端子としての端子CSに接続
してある。すなわち、増幅回路30は、抵抗R1、R2
の抵抗値をR1、R2とすると、端子CSに電源端子G
NDを基準としてトランジスタTr1のベースエミッタ
間電圧を(R1+R2)/R1倍した制御電圧を発生さ
せるものである。
接続してあり、エミッタを抵抗R3を介して電源端子G
NDに接続してあり、コレクタを負荷4を介して電源端
子VCCに接続してある。トランジスタTr2は負荷に
出力電流としてコレクタ電流を供給する。なお、ここで
負荷について特に図示して説明しないが、例えば他の回
路を構成するトランジスタ、抵抗等様々である。
r1のコレクタ電流)が図7に示すように正の温度係数
(1次の温度係数が正)を持つ場合、負の温度係数(1
次の温度係数が負)を持つトランジスタTr1のベース
エミッタ間電圧を増幅して抵抗R3と直列接続のトラン
ジスタTr2のベースに制御電圧として与えることによ
ってトランジスタTr2のコレクタ電流の温度特性を補
正することができる。そこで、単体でみたトランジスタ
Tr2のコレクタ電流の温度特性の傾きに応じて、抵抗
R1、R2を適切な値に定め、それにより、決まる増幅
度でトランジスタTr1のベースエミッタ間電圧を増幅
し、コレクタ電流値の上昇を抑える程度の傾きで下降す
る温度特性を示す制御電圧とすることにより、図2に示
すようなフラットな温度特性の出力電流が得られる。な
お、抵抗R1、R2の抵抗値の温度特性は、トランジス
タのそれに比べて十分小さいものである。
設定した増幅度よりも高い増幅度とすることにより、温
度上昇とともに下降する出力電流を得ることも可能であ
る。すなわち、本例によれば、抵抗値R1、R2を適当
に選ぶことによってトランジスタTr2の単体のコレク
タ電流の温度特性に対して負の方向に出力電流の温度特
性を制御することが可能である。
としてオペアンプ31を用いることとして説明したが、
実際は図3に示すような構成にて実現できる。なお、同
図において図1に示した符号と同じ符号は、図1に示し
たものと同じ構成要素を示してあり、以降に述べる各図
においても同様のこととする。Tr3はnpn型のバイ
ポーラトランジスタである。トランジスタTr3はベー
スおよびコレクタをそれぞれ電流源c1、電源端子VC
Cに接続し、エミッタを端子CSに接続するとともに、
抵抗R2を介してトランジスタTr1のベースに接続し
てある。また、抵抗R2とベースとの接続点と電源端子
GNDとの間に抵抗R1が接続され、トランジスタTr
3のエミッタは抵抗R2、R1を介して電源端子GND
に接続される。このようにして増幅回路30’が構成さ
れる。この場合においても、ベースエミッタ間電圧は
(R1+R2)/R1倍されて端子CSに制御電圧が発
生し、図1に示したものと同様の作用、効果を奏する。
フラットな出力電流を得る電流供給回路について述べた
が、本発明はバイアス電圧回路にも適用でき、そのよう
な第二実施例について以下に述べる。図4は本発明の第
二実施例のバイアス電圧回路の構成を説明するための説
明図である。同図においてR4は抵抗であり、上記第一
実施例の負荷4に換えて設けたものであり、この抵抗R
4とトランジスタTr2のコレクタとの接続点に出力端
子OUTを設けてある。この出力端子OUTに発生する
トランジスタTr2のコレクタ電流と抵抗R4とによる
電圧降下をバイアス電圧として利用する。ここで、抵抗
R4の温度特性も加味してトランジスタTr2のコレク
タ電流の温度特性を設定することにより、このバイアス
電圧をフラットな温度特性とすることが可能である。
明する。図5は第三実施例のバイアス電圧回路の構成を
説明するための説明図である。同図において、Tr4は
npn型のバイポーラトランジスタであり、R5は抵抗
である。トランジスタTr4はベースをトランジスタT
r1のベースに接続してあり、エミッタを抵抗R5を介
して電源端子GNDに接続してある。c3はコレクタ電
流比制御回路であり、トランジスタTr1、Tr4のコ
レクタ電流比を一定に保つ。抵抗R5の両端にはトラン
ジスタTr1とトランジスタTr4のエミッタ面積比と
コレクタ電流比によって決まる電圧ΔVBEが発生す
る。すなわち、ΔVBE=(K・T/q)・ln(j1
/j4)に従う。ここで、電圧ΔVBE、ボルツマン定
数、絶対温度、電気素量をそれぞれΔVBE、K、T、
qとしてあり、トランジスタTr1、Tr4の電流密度
をj1、j4としてある。ここで、電圧ΔVBEと抵抗
Rの値によって各々のコレクタ電流値は決まる。電圧Δ
VBEは正の温度係数を持つため、コレクタ電流は正の
温度係数を持ち得る。一方、その程度の電流の増加でも
トランジスタTr1(及びトランジスタTr4)のベー
スエミッタ間電圧は負の温度係数を持つ。このようなベ
ースエミッタ間電圧を増幅回路30’によって増幅し、
トランジスタTr2のベース入力として用い、トランジ
スタTr2のコレクタより出力を取り出す。すなわち、
トランジスタTr2のコレクタ電流の温度特性をフラッ
トまたは負の方向に制御でき、トランジスタTr2のコ
レクタ電流と抵抗R4による電圧降下によるバイアス電
圧をフラットな温度特性とする。なお、トランジスタT
r2のコレクタ電流を負荷に供給するように用いれば、
電流供給回路が構成できる。
の電流値が直接出力電流や電圧に影響するが、本例のも
のでは、ΔVBE=(K・T/q)・ln(j1/j
4)により、トランジスタTr1のベースエミッタ間電
圧が制御されているため、このベースエミッタ間電圧が
受ける電源電圧の変動の影響を少なくでき、ひいては、
トランジスタTr2のコレクタ電流やバイアス電圧が受
ける電源電圧の変動を少なくできる。加えて、出力電流
やバイアス電圧の制御に適している。
タはnpn型のバイポーラトランジスタとしたが、pn
p型のバイポーラトランジスタを用いることも可能であ
り、その場合は電源端子の極性が反転する。
スエミッタ間電圧を増幅して制御電圧を発生し、コレク
タに接続された負荷に出力電流を供給するための第2の
トランジスタのベースに上記制御電圧を印加するように
電流供給回路を構成することにより、温度依存性を抑え
た出力電流を得ることが可能となる。すなわち、負の温
度係数の第1のトランジスタのベースエミッタ間電圧を
増幅して制御電圧とすることにより、正の温度係数の出
力電流値の上昇を相殺し、フラットな温度特性とするこ
とができるのである。また、バイアス電圧回路について
も、上記第2のトランジスタのコレクタ電流が流れるコ
レクタ電流が流れるライン上に設けられた第2の抵抗と
上記コレクタ電流とによる電圧降下によるバイアス電圧
を発生することによって温度依存性を抑えた出力電圧を
発生させることが可能となる。
ス同士を接続し、一方のトランジスタのエミッタを抵抗
を介して他方のトランジスタのエミッタの接続された電
位に接続し、コレクタ電流比制御回路により、上記一対
のトランジスタのコレクタ電流比を特定の値に維持し、
上記他方のトランジスタのベースエミッタ間電圧を増幅
して制御電圧とすれば、制御電圧が受ける電源電圧の変
動の影響を少なくすることができる。このような制御電
圧を上記第2のトランジスタの制御電圧とすれば、上記
効果に加えて上記出力電流や上記バイアス電圧が受ける
電源電圧の変動の影響を少なくすることが可能である。
加えて、出力電流やバイアス電圧の制御に適している。
明する説明図。
図。
を説明するための説明図。
を説明するための説明図。
明図。
図。
第1のトランジスタ) Tr2 トランジスタ(請求項1及び2における
第2のトランジスタ) 30 増幅回路 30’ 増幅回路 Tr1 トランジスタ(請求項3及び4における
第1のトランジスタ) Tr4 トランジスタ(請求項3及び4における
第2のトランジスタ) Tr2 トランジスタ(請求項3及び4における
第3のトランジスタ) c3 コレクタ電流比制御回路
Claims (4)
- 【請求項1】 第1の電位にコレクタを接続し、エミッ
タを第2の電位に接続した第1のトランジスタと、 上記第1のトランジスタのベースエミッタ間電圧を増幅
し、制御電圧を発生する増幅回路と、 エミッタを第1の抵抗を介して上記第2の電位に接続
し、ベースに上記制御電圧を受け、コレクタに接続され
た負荷に出力電流を供給する第2のトランジスタとを具
備することを特徴とする電流供給回路。 - 【請求項2】 第1の電位にコレクタを接続し、エミッ
タを第2の電位に接続した第1のトランジスタと、 上記第1のトランジスタのベースエミッタ間電圧を増幅
し、制御電圧を発生する増幅回路と、 エミッタを第1の抵抗を介して上記第2の電位に接続
し、ベースに上記制御電圧を受ける第2のトランジスタ
とを具備し、上記第2のトランジスタのコレクタ電流が
流れるライン上に設けられた第2の抵抗と上記コレクタ
電流による電圧降下によるバイアス電圧を発生すること
を特徴とするバイアス電圧回路。 - 【請求項3】 エミッタを第1の電位に接続した第1の
トランジスタと、 エミッタを第1の抵抗を介して第1の電位に接続し、ベ
ースを上記第1のトランジスタのベースに接続した第2
のトランジスタと、 上記第1のトランジスタのコレクタに流れるコレクタ電
流と、上記第2のトランジスタのコレクタに流れるコレ
クタ電流との比を特定の値に維持するコレクタ電流比制
御回路と、 上記第1のトランジスタのベースエミッタ間電圧を増幅
し、制御電圧を発生する増幅回路と、 エミッタを第2の抵抗を介して上記第1の電位に接続
し、ベースに上記制御電圧を印加し、コレクタに接続さ
れた負荷に出力電流を供給する第3のトランジスタとを
具備しすることを特徴とする電流供給回路。 - 【請求項4】 エミッタを第1の電位に接続した第1の
トランジスタと、 エミッタを第1の抵抗を介して第1の電位に接続し、ベ
ースを上記第1のトランジスタのベースに接続した第2
のトランジスタと、 上記第1のトランジスタのコレクタに流れるコレクタ電
流と、上記第2のトランジスタのコレクタに流れるコレ
クタ電流との比を特定の値に維持するコレクタ電流比制
御回路と、 上記第1のトランジスタのベースエミッタ間電圧を増幅
し、制御電圧を発生する増幅回路と、 エミッタを第2の抵抗を介して上記第1の電位に接続
し、ベースに上記制御電圧を受ける第3のトランジスタ
とを具備し、上記第3のトランジスタのコレクタに流れ
るコレクタ電流が流れるライン上に設けられた第3の抵
抗と上記コレクタ電流とによる電圧降下によるバイアス
電圧を発生することを特徴とするバイアス電圧回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00331398A JP3461276B2 (ja) | 1998-01-09 | 1998-01-09 | 電流供給回路およびバイアス電圧回路 |
EP99100283A EP0929021A1 (en) | 1998-01-09 | 1999-01-08 | Current supply circuit and bias voltage circuit |
US09/226,952 US6175265B1 (en) | 1998-01-09 | 1999-01-08 | Current supply circuit and bias voltage circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00331398A JP3461276B2 (ja) | 1998-01-09 | 1998-01-09 | 電流供給回路およびバイアス電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11205045A true JPH11205045A (ja) | 1999-07-30 |
JP3461276B2 JP3461276B2 (ja) | 2003-10-27 |
Family
ID=11553878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00331398A Expired - Fee Related JP3461276B2 (ja) | 1998-01-09 | 1998-01-09 | 電流供給回路およびバイアス電圧回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6175265B1 (ja) |
EP (1) | EP0929021A1 (ja) |
JP (1) | JP3461276B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008015766A1 (en) * | 2006-08-04 | 2008-02-07 | The Kansai Electric Power Co., Inc. | Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device |
WO2008015764A1 (fr) * | 2006-08-04 | 2008-02-07 | The Kansai Electric Power Co., Inc. | Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19844741C1 (de) * | 1998-09-29 | 2000-06-08 | Siemens Ag | Schaltungsanordnung zur Arbeitspunktstabilisierung eines Transistors |
US6359425B1 (en) * | 1999-12-13 | 2002-03-19 | Zilog, Inc. | Current regulator with low voltage detection capability |
DE10011670A1 (de) * | 2000-03-10 | 2001-09-20 | Infineon Technologies Ag | Schaltungsanordnung, insbesondere Bias-Schaltung |
DE60314333T2 (de) * | 2002-05-27 | 2007-09-27 | Fujitsu Ltd., Kawasaki | A/D Wandler-Vorspannungsstromschaltkreis |
US9600015B2 (en) * | 2014-11-03 | 2017-03-21 | Analog Devices Global | Circuit and method for compensating for early effects |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS564818A (en) | 1979-06-27 | 1981-01-19 | Toshiba Corp | Reference voltage circuit |
US4736125A (en) | 1986-08-28 | 1988-04-05 | Applied Micro Circuits Corporation | Unbuffered TTL-to-ECL translator with temperature-compensated threshold voltage obtained from a constant-current reference voltage |
EP0450830B1 (en) | 1990-03-30 | 1996-10-23 | Texas Instruments Incorporated | Voltage reference having steep temperature coefficient and method of operation |
JPH04104517A (ja) | 1990-08-23 | 1992-04-07 | Fujitsu Ltd | バイアス回路 |
IT1252324B (it) | 1991-07-18 | 1995-06-08 | Sgs Thomson Microelectronics | Circuito integrato regolatore di tensione ad elevata stabilita' e basso consumo di corrente. |
JP3287001B2 (ja) * | 1992-02-20 | 2002-05-27 | 株式会社日立製作所 | 定電圧発生回路 |
-
1998
- 1998-01-09 JP JP00331398A patent/JP3461276B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-08 EP EP99100283A patent/EP0929021A1/en not_active Withdrawn
- 1999-01-08 US US09/226,952 patent/US6175265B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008015766A1 (en) * | 2006-08-04 | 2008-02-07 | The Kansai Electric Power Co., Inc. | Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device |
WO2008015764A1 (fr) * | 2006-08-04 | 2008-02-07 | The Kansai Electric Power Co., Inc. | Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire |
Also Published As
Publication number | Publication date |
---|---|
EP0929021A1 (en) | 1999-07-14 |
JP3461276B2 (ja) | 2003-10-27 |
US6175265B1 (en) | 2001-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07271461A (ja) | 安定化電圧発生制御回路 | |
JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
JPH11122059A (ja) | 差動アンプ | |
JPH04315207A (ja) | 電源回路 | |
JPH1124769A (ja) | 定電流回路 | |
JPH0680486B2 (ja) | 定電圧回路 | |
US4851759A (en) | Unity-gain current-limiting circuit | |
KR101258281B1 (ko) | 전압-전류 변환기 및 변환하기 위한 방법 | |
CN112306129B (zh) | 参考电压产生电路 | |
JP3340345B2 (ja) | 定電圧発生回路 | |
JP2000134045A (ja) | 電圧・電流変換回路 | |
JPH0851324A (ja) | バッファアンプ | |
JP3736077B2 (ja) | 電圧比較回路 | |
JPS6333726B2 (ja) | ||
JPH0326435B2 (ja) | ||
JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JPH01288911A (ja) | BiCMOS基準電圧発生器 | |
JP2834337B2 (ja) | 定電圧回路および電源回路 | |
JP2567241B2 (ja) | 定電流回路 | |
JP2532900Y2 (ja) | リミッタ回路 | |
JP3116595B2 (ja) | 演算増幅回路 | |
JPH067375Y2 (ja) | 出力電圧温度補償型安定化直流電源 | |
JP3547895B2 (ja) | 定電流発生回路 | |
JPH0680997B2 (ja) | 掛算回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030703 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |