JP3461276B2 - 電流供給回路およびバイアス電圧回路 - Google Patents
電流供給回路およびバイアス電圧回路Info
- Publication number
- JP3461276B2 JP3461276B2 JP00331398A JP331398A JP3461276B2 JP 3461276 B2 JP3461276 B2 JP 3461276B2 JP 00331398 A JP00331398 A JP 00331398A JP 331398 A JP331398 A JP 331398A JP 3461276 B2 JP3461276 B2 JP 3461276B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- voltage
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
Description
【０００１】
【発明の技術分野】本発明は電流供給回路およびバイア
ス電圧回路に関するものである。
ス電圧回路に関するものである。
【０００２】
【従来の技術】図６に現在使用されている電流供給回路
の一例を示す。同図に示すようにトランジスタｔｒ１の
エミッタを抵抗ｒ１を介して電源端子ＧＮＤに接続する
とともに、コレクタを負荷を介して電源端子ＶＣＣに接
続し、トランジスタｔｒ１のベースに制御電圧を印加す
ることにより、制御電圧に応じたコレクタ電流を出力電
流として負荷に供給するように構成されている。また、
制御電圧は、トランジスタｔｒ２のベースエミッタ間電
圧と、抵抗ｒ２に流れる電流による電圧との組み合わせ
で作られる。
の一例を示す。同図に示すようにトランジスタｔｒ１の
エミッタを抵抗ｒ１を介して電源端子ＧＮＤに接続する
とともに、コレクタを負荷を介して電源端子ＶＣＣに接
続し、トランジスタｔｒ１のベースに制御電圧を印加す
ることにより、制御電圧に応じたコレクタ電流を出力電
流として負荷に供給するように構成されている。また、
制御電圧は、トランジスタｔｒ２のベースエミッタ間電
圧と、抵抗ｒ２に流れる電流による電圧との組み合わせ
で作られる。
【０００３】また、トランジスタｔｒ１のコレクタに負
荷として抵抗ｒ３を接続し、抵抗ｒ３とコレクタとの接
続点にコレクタ電流と抵抗ｒ３による電圧降下を利用し
た出力電圧を発生するタイプのバイアス電圧回路もあ
る。
荷として抵抗ｒ３を接続し、抵抗ｒ３とコレクタとの接
続点にコレクタ電流と抵抗ｒ３による電圧降下を利用し
た出力電圧を発生するタイプのバイアス電圧回路もあ
る。
【０００４】
【発明が解決しようとする課題】図６に示すものでは、
電流源は種々の設計があれども正の温度係数を持つもの
が多い。この場合、これに対応して出力電流も同様に図
７のようになる。すなわち、負荷に供給される出力電流
は図７に示すように温度に大きく依存したものとなる。
さらに言えば、出力電流の温度特性は、温度係数の１次
の項の効果が強く現れており、温度上昇とともに負荷に
供給される電流値は増加する。
電流源は種々の設計があれども正の温度係数を持つもの
が多い。この場合、これに対応して出力電流も同様に図
７のようになる。すなわち、負荷に供給される出力電流
は図７に示すように温度に大きく依存したものとなる。
さらに言えば、出力電流の温度特性は、温度係数の１次
の項の効果が強く現れており、温度上昇とともに負荷に
供給される電流値は増加する。
【０００５】また、この電流を元にバイアス電圧を作る
場合、出力電圧がコレクタ電流により定まることから、
その温度依存性が高く、コントロールが難しかった。
場合、出力電圧がコレクタ電流により定まることから、
その温度依存性が高く、コントロールが難しかった。
【０００６】
【課題を解決するための手段】本発明の電流供給回路で
は、エミッタを第１の電位に接続した第１のトランジス
タと、エミッタを第１の抵抗を介して第１の電位に接続
し、ベースを上記第１のトランジスタのベースに接続し
た第２のトランジスタと、上記第１のトランジスタのコ
レクタに流れるコレクタ電流と、上記第２のトランジス
タのコレクタに流れるコレクタ電流との比を特定の値に
維持するコレクタ電流比制御回路と、上記第１のトラン
ジスタのベースエミッタ間電圧を増幅し、制御電圧を発
生する増幅回路と、エミッタを第２の抵抗を介して上記
第１の電位に接続し、ベースに上記制御電圧を印加し、
コレクタに接続された負荷に出力電流を供給する第３の
トランジスタとを具備する電流流供給回路を構成するこ
とを特徴とする。
は、エミッタを第１の電位に接続した第１のトランジス
タと、エミッタを第１の抵抗を介して第１の電位に接続
し、ベースを上記第１のトランジスタのベースに接続し
た第２のトランジスタと、上記第１のトランジスタのコ
レクタに流れるコレクタ電流と、上記第２のトランジス
タのコレクタに流れるコレクタ電流との比を特定の値に
維持するコレクタ電流比制御回路と、上記第１のトラン
ジスタのベースエミッタ間電圧を増幅し、制御電圧を発
生する増幅回路と、エミッタを第２の抵抗を介して上記
第１の電位に接続し、ベースに上記制御電圧を印加し、
コレクタに接続された負荷に出力電流を供給する第３の
トランジスタとを具備する電流流供給回路を構成するこ
とを特徴とする。
【０００７】また、本発明のバイアス電圧回路では、上
記の第３のトランジスタのコレクタに流れるコレクタ電
流が流れるライン上に負荷に変えて第３の抵抗を設け、
この第３の抵抗と上記コレクタ電流による電圧降下によ
るバイアス電圧を発生するバイアス回路を構成すること
を特徴とする。
記の第３のトランジスタのコレクタに流れるコレクタ電
流が流れるライン上に負荷に変えて第３の抵抗を設け、
この第３の抵抗と上記コレクタ電流による電圧降下によ
るバイアス電圧を発生するバイアス回路を構成すること
を特徴とする。
【０００８】
【本発明の実施の形態】
次に本発明の電流供給回路の理
解のため第一実施例の電流供給回路について説明する。
図１は本例の構成を説明するための構成図であり、同図
においてＴｒ１、Ｔｒ２はｎｐｎ型のバイポーラトラン
ジスタである。トランジスタＴｒ１はエミッタを電源端
子ＧＮＤ（０Ｖ）に接続し、コレクタ、ベースを適当な
ノードに接続してあり、ここでは便宜上それぞれの電流
源ｃ１、ｃ２を介して電源端子ＶＣＣ（５Ｖ）に接続し
てある。尚、電流源ｃ１、ｃ２の最も単純な具体例は、
特に図示しないが、トランジスタＴｒ１のコレクタをベ
ースに接続し、それらと電源端子ＶＣＣとの間に抵抗を
配置したものである。
解のため第一実施例の電流供給回路について説明する。
図１は本例の構成を説明するための構成図であり、同図
においてＴｒ１、Ｔｒ２はｎｐｎ型のバイポーラトラン
ジスタである。トランジスタＴｒ１はエミッタを電源端
子ＧＮＤ（０Ｖ）に接続し、コレクタ、ベースを適当な
ノードに接続してあり、ここでは便宜上それぞれの電流
源ｃ１、ｃ２を介して電源端子ＶＣＣ（５Ｖ）に接続し
てある。尚、電流源ｃ１、ｃ２の最も単純な具体例は、
特に図示しないが、トランジスタＴｒ１のコレクタをベ
ースに接続し、それらと電源端子ＶＣＣとの間に抵抗を
配置したものである。
【０００９】また、３０は増幅回路であり、ここでは説
明の便宜上オペアンプ３１を用いており、正相入力にト
ランジスタＴｒ１のベースを接続してあり、逆相入力を
抵抗Ｒ１を介して電源端子ＧＮＤに接続するとともに、
抵抗Ｒ２を介してその出力端子としての端子ＣＳに接続
してある。すなわち、増幅回路３０は、抵抗Ｒ１、Ｒ２
の抵抗値をＲ１、Ｒ２とすると、端子ＣＳに電源端子Ｇ
ＮＤを基準としてトランジスタＴｒ１のベースエミッタ
間電圧を（Ｒ１＋Ｒ２）／Ｒ１倍した制御電圧を発生さ
せるものである。
明の便宜上オペアンプ３１を用いており、正相入力にト
ランジスタＴｒ１のベースを接続してあり、逆相入力を
抵抗Ｒ１を介して電源端子ＧＮＤに接続するとともに、
抵抗Ｒ２を介してその出力端子としての端子ＣＳに接続
してある。すなわち、増幅回路３０は、抵抗Ｒ１、Ｒ２
の抵抗値をＲ１、Ｒ２とすると、端子ＣＳに電源端子Ｇ
ＮＤを基準としてトランジスタＴｒ１のベースエミッタ
間電圧を（Ｒ１＋Ｒ２）／Ｒ１倍した制御電圧を発生さ
せるものである。
【００１０】トランジスタＴｒ２はベースを端子ＣＳに
接続してあり、エミッタを抵抗Ｒ３を介して電源端子Ｇ
ＮＤに接続してあり、コレクタを負荷４を介して電源端
子ＶＣＣに接続してある。トランジスタＴｒ２は負荷に
出力電流としてコレクタ電流を供給する。なお、ここで
負荷について特に図示して説明しないが、例えば他の回
路を構成するトランジスタ、抵抗等様々である。
接続してあり、エミッタを抵抗Ｒ３を介して電源端子Ｇ
ＮＤに接続してあり、コレクタを負荷４を介して電源端
子ＶＣＣに接続してある。トランジスタＴｒ２は負荷に
出力電流としてコレクタ電流を供給する。なお、ここで
負荷について特に図示して説明しないが、例えば他の回
路を構成するトランジスタ、抵抗等様々である。
【００１１】さて、電流源ｃ１の電流（トランジスタＴ
ｒ１のコレクタ電流）が図７に示すように正の温度係数
（１次の温度係数が正）を持つ場合、負の温度係数（１
次の温度係数が負）を持つトランジスタＴｒ１のベース
エミッタ間電圧を増幅して抵抗Ｒ３と直列接続のトラン
ジスタＴｒ２のベースに制御電圧として与えることによ
ってトランジスタＴｒ２のコレクタ電流の温度特性を補
正することができる。そこで、単体でみたトランジスタ
Ｔｒ２のコレクタ電流の温度特性の傾きに応じて、抵抗
Ｒ１、Ｒ２を適切な値に定め、それにより、決まる増幅
度でトランジスタＴｒ１のベースエミッタ間電圧を増幅
し、コレクタ電流値の上昇を抑える程度の傾きで下降す
る温度特性を示す制御電圧とすることにより、図２に示
すようなフラットな温度特性の出力電流が得られる。な
お、抵抗Ｒ１、Ｒ２の抵抗値の温度特性は、トランジス
タのそれに比べて十分小さいものである。
ｒ１のコレクタ電流）が図７に示すように正の温度係数
（１次の温度係数が正）を持つ場合、負の温度係数（１
次の温度係数が負）を持つトランジスタＴｒ１のベース
エミッタ間電圧を増幅して抵抗Ｒ３と直列接続のトラン
ジスタＴｒ２のベースに制御電圧として与えることによ
ってトランジスタＴｒ２のコレクタ電流の温度特性を補
正することができる。そこで、単体でみたトランジスタ
Ｔｒ２のコレクタ電流の温度特性の傾きに応じて、抵抗
Ｒ１、Ｒ２を適切な値に定め、それにより、決まる増幅
度でトランジスタＴｒ１のベースエミッタ間電圧を増幅
し、コレクタ電流値の上昇を抑える程度の傾きで下降す
る温度特性を示す制御電圧とすることにより、図２に示
すようなフラットな温度特性の出力電流が得られる。な
お、抵抗Ｒ１、Ｒ２の抵抗値の温度特性は、トランジス
タのそれに比べて十分小さいものである。
【００１２】また、図２に示すような特性を得るために
設定した増幅度よりも高い増幅度とすることにより、温
度上昇とともに下降する出力電流を得ることも可能であ
る。すなわち、本例によれば、抵抗値Ｒ１、Ｒ２を適当
に選ぶことによってトランジスタＴｒ２の単体のコレク
タ電流の温度特性に対して負の方向に出力電流の温度特
性を制御することが可能である。
設定した増幅度よりも高い増幅度とすることにより、温
度上昇とともに下降する出力電流を得ることも可能であ
る。すなわち、本例によれば、抵抗値Ｒ１、Ｒ２を適当
に選ぶことによってトランジスタＴｒ２の単体のコレク
タ電流の温度特性に対して負の方向に出力電流の温度特
性を制御することが可能である。
【００１３】なお、上述の電流供給回路では、増幅回路
としてオペアンプ３１を用いることとして説明したが、
実際は図３に示すような構成にて実現できる。なお、同
図において図１に示した符号と同じ符号は、図１に示し
たものと同じ構成要素を示してあり、以降に述べる各図
においても同様のこととする。Ｔｒ３はｎｐｎ型のバイ
ポーラトランジスタである。トランジスタＴｒ３はベー
スおよびコレクタをそれぞれ電流源ｃ１、電源端子ＶＣ
Ｃに接続し、エミッタを端子ＣＳに接続するとともに、
抵抗Ｒ２を介してトランジスタＴｒ１のベースに接続し
てある。また、抵抗Ｒ２とベースとの接続点と電源端子
ＧＮＤとの間に抵抗Ｒ１が接続され、トランジスタＴｒ
３のエミッタは抵抗Ｒ２、Ｒ１を介して電源端子ＧＮＤ
に接続される。このようにして増幅回路３０’が構成さ
れる。この場合においても、ベースエミッタ間電圧は
（Ｒ１＋Ｒ２）／Ｒ１倍されて端子ＣＳに制御電圧が発
生し、図１に示したものと同様の作用、効果を奏する。
としてオペアンプ３１を用いることとして説明したが、
実際は図３に示すような構成にて実現できる。なお、同
図において図１に示した符号と同じ符号は、図１に示し
たものと同じ構成要素を示してあり、以降に述べる各図
においても同様のこととする。Ｔｒ３はｎｐｎ型のバイ
ポーラトランジスタである。トランジスタＴｒ３はベー
スおよびコレクタをそれぞれ電流源ｃ１、電源端子ＶＣ
Ｃに接続し、エミッタを端子ＣＳに接続するとともに、
抵抗Ｒ２を介してトランジスタＴｒ１のベースに接続し
てある。また、抵抗Ｒ２とベースとの接続点と電源端子
ＧＮＤとの間に抵抗Ｒ１が接続され、トランジスタＴｒ
３のエミッタは抵抗Ｒ２、Ｒ１を介して電源端子ＧＮＤ
に接続される。このようにして増幅回路３０’が構成さ
れる。この場合においても、ベースエミッタ間電圧は
（Ｒ１＋Ｒ２）／Ｒ１倍されて端子ＣＳに制御電圧が発
生し、図１に示したものと同様の作用、効果を奏する。
【００１４】さて、上記第一実施例は温度依存性のない
フラットな出力電流を得る電流供給回路について述べた
が、本発明はバイアス電圧回路にも適用でき、そのよう
な第二実施例について以下に述べる。図４は本発明の第
二実施例のバイアス電圧回路の構成を説明するための説
明図である。同図においてＲ４は抵抗であり、上記第一
実施例の負荷４に換えて設けたものであり、この抵抗Ｒ
４とトランジスタＴｒ２のコレクタとの接続点に出力端
子ＯＵＴを設けてある。この出力端子ＯＵＴに発生する
トランジスタＴｒ２のコレクタ電流と抵抗Ｒ４とによる
電圧降下をバイアス電圧として利用する。ここで、抵抗
Ｒ４の温度特性も加味してトランジスタＴｒ２のコレク
タ電流の温度特性を設定することにより、このバイアス
電圧をフラットな温度特性とすることが可能である。
フラットな出力電流を得る電流供給回路について述べた
が、本発明はバイアス電圧回路にも適用でき、そのよう
な第二実施例について以下に述べる。図４は本発明の第
二実施例のバイアス電圧回路の構成を説明するための説
明図である。同図においてＲ４は抵抗であり、上記第一
実施例の負荷４に換えて設けたものであり、この抵抗Ｒ
４とトランジスタＴｒ２のコレクタとの接続点に出力端
子ＯＵＴを設けてある。この出力端子ＯＵＴに発生する
トランジスタＴｒ２のコレクタ電流と抵抗Ｒ４とによる
電圧降下をバイアス電圧として利用する。ここで、抵抗
Ｒ４の温度特性も加味してトランジスタＴｒ２のコレク
タ電流の温度特性を設定することにより、このバイアス
電圧をフラットな温度特性とすることが可能である。
【００１５】次に本発明の電流供給回路およびバイアス
電圧回路について第三実施例にて以下に説明する。図５
は第三実施例のバイアス電圧回路の構成を説明するため
の説明図である。同図において、Ｔｒ４はｎｐｎ型のバ
イポーラトランジスタであり、Ｒ５は抵抗である。トラ
ンジスタＴｒ４はベースをトランジスタＴｒ１のベース
に接続してあり、エミッタを抵抗Ｒ５を介して電源端子
ＧＮＤに接続してある。ｃ３はコレクタ電流比制御回路
であり、トランジスタＴｒ１、Ｔｒ４のコレクタ電流比
を一定に保つ。抵抗Ｒ５の両端にはトランジスタＴｒ１
とトランジスタＴｒ４のエミッタ面積比とコレクタ電流
比によって決まる電圧ΔＶＢＥが発生する。すなわち、
ΔＶＢＥ＝（Ｋ・Ｔ／ｑ）・ｌｎ（ｊ１／ｊ４）に従
う。ここで、電圧ΔＶＢＥ、ボルツマン定数、絶対温
度、電気素量をそれぞれΔＶＢＥ、Ｋ、Ｔ、ｑとしてあ
り、トランジスタＴｒ１、Ｔｒ４の電流密度をｊ１、ｊ
４としてある。ここで、電圧ΔＶＢＥと抵抗Ｒの値によ
って各々のコレクタ電流値は決まる。電圧ΔＶＢＥは正
の温度係数を持つため、コレクタ電流は正の温度係数を
持ち得る。一方、その程度の電流の増加でもトランジス
タＴｒ１（及びトランジスタＴｒ４）のベースエミッタ
間電圧は負の温度係数を持つ。このようなベースエミッ
タ間電圧を増幅回路３０’によって増幅し、トランジス
タＴｒ２のベース入力として用い、トランジスタＴｒ２
のコレクタより出力を取り出す。すなわち、トランジス
タＴｒ２のコレクタ電流の温度特性をフラットまたは負
の方向に制御でき、トランジスタＴｒ２のコレクタ電流
と抵抗Ｒ４による電圧降下によるバイアス電圧をフラッ
トな温度特性とする。なお、トランジスタＴｒ２のコレ
クタ電流を負荷に供給するように用いれば、電流供給回
路が構成できる。
電圧回路について第三実施例にて以下に説明する。図５
は第三実施例のバイアス電圧回路の構成を説明するため
の説明図である。同図において、Ｔｒ４はｎｐｎ型のバ
イポーラトランジスタであり、Ｒ５は抵抗である。トラ
ンジスタＴｒ４はベースをトランジスタＴｒ１のベース
に接続してあり、エミッタを抵抗Ｒ５を介して電源端子
ＧＮＤに接続してある。ｃ３はコレクタ電流比制御回路
であり、トランジスタＴｒ１、Ｔｒ４のコレクタ電流比
を一定に保つ。抵抗Ｒ５の両端にはトランジスタＴｒ１
とトランジスタＴｒ４のエミッタ面積比とコレクタ電流
比によって決まる電圧ΔＶＢＥが発生する。すなわち、
ΔＶＢＥ＝（Ｋ・Ｔ／ｑ）・ｌｎ（ｊ１／ｊ４）に従
う。ここで、電圧ΔＶＢＥ、ボルツマン定数、絶対温
度、電気素量をそれぞれΔＶＢＥ、Ｋ、Ｔ、ｑとしてあ
り、トランジスタＴｒ１、Ｔｒ４の電流密度をｊ１、ｊ
４としてある。ここで、電圧ΔＶＢＥと抵抗Ｒの値によ
って各々のコレクタ電流値は決まる。電圧ΔＶＢＥは正
の温度係数を持つため、コレクタ電流は正の温度係数を
持ち得る。一方、その程度の電流の増加でもトランジス
タＴｒ１（及びトランジスタＴｒ４）のベースエミッタ
間電圧は負の温度係数を持つ。このようなベースエミッ
タ間電圧を増幅回路３０’によって増幅し、トランジス
タＴｒ２のベース入力として用い、トランジスタＴｒ２
のコレクタより出力を取り出す。すなわち、トランジス
タＴｒ２のコレクタ電流の温度特性をフラットまたは負
の方向に制御でき、トランジスタＴｒ２のコレクタ電流
と抵抗Ｒ４による電圧降下によるバイアス電圧をフラッ
トな温度特性とする。なお、トランジスタＴｒ２のコレ
クタ電流を負荷に供給するように用いれば、電流供給回
路が構成できる。
【００１６】さらに、図３や図４のものでは電流源ｃ１
の電流値が直接出力電流や電圧に影響するが、本例のも
のでは、ΔＶＢＥ＝（Ｋ・Ｔ／ｑ）・ｌｎ（ｊ１／ｊ
４）により、トランジスタＴｒ１のベースエミッタ間電
圧が制御されているため、このベースエミッタ間電圧が
受ける電源電圧の変動の影響を少なくでき、ひいては、
トランジスタＴｒ２のコレクタ電流やバイアス電圧が受
ける電源電圧の変動を少なくできる。加えて、出力電流
やバイアス電圧の制御に適している。
の電流値が直接出力電流や電圧に影響するが、本例のも
のでは、ΔＶＢＥ＝（Ｋ・Ｔ／ｑ）・ｌｎ（ｊ１／ｊ
４）により、トランジスタＴｒ１のベースエミッタ間電
圧が制御されているため、このベースエミッタ間電圧が
受ける電源電圧の変動の影響を少なくでき、ひいては、
トランジスタＴｒ２のコレクタ電流やバイアス電圧が受
ける電源電圧の変動を少なくできる。加えて、出力電流
やバイアス電圧の制御に適している。
【００１７】なお、上記各実施例において各トランジス
タはｎｐｎ型のバイポーラトランジスタとしたが、ｐｎ
ｐ型のバイポーラトランジスタを用いることも可能であ
り、その場合は電源端子の極性が反転する。
タはｎｐｎ型のバイポーラトランジスタとしたが、ｐｎ
ｐ型のバイポーラトランジスタを用いることも可能であ
り、その場合は電源端子の極性が反転する。
【００１８】
【発明の効果】本発明では、第１のトランジスタのベー
スエミッタ間電圧を増幅して制御電圧を発生し、コレク
タに接続された負荷に出力電流を供給するための第２の
トランジスタのベースに上記制御電圧を印加するように
電流供給回路を構成することにより、温度依存性を抑え
た出力電流を得ることが可能となる。すなわち、負の温
度係数の第１のトランジスタのベースエミッタ間電圧を
増幅して制御電圧とすることにより、正の温度係数の出
力電流値の上昇を相殺し、フラットな温度特性とするこ
とができるのである。また、バイアス電圧回路について
も、上記第２のトランジスタのコレクタ電流が流れるコ
レクタ電流が流れるライン上に設けられた第２の抵抗と
上記コレクタ電流とによる電圧降下によるバイアス電圧
を発生することによって温度依存性を抑えた出力電圧を
発生させることが可能となる。
スエミッタ間電圧を増幅して制御電圧を発生し、コレク
タに接続された負荷に出力電流を供給するための第２の
トランジスタのベースに上記制御電圧を印加するように
電流供給回路を構成することにより、温度依存性を抑え
た出力電流を得ることが可能となる。すなわち、負の温
度係数の第１のトランジスタのベースエミッタ間電圧を
増幅して制御電圧とすることにより、正の温度係数の出
力電流値の上昇を相殺し、フラットな温度特性とするこ
とができるのである。また、バイアス電圧回路について
も、上記第２のトランジスタのコレクタ電流が流れるコ
レクタ電流が流れるライン上に設けられた第２の抵抗と
上記コレクタ電流とによる電圧降下によるバイアス電圧
を発生することによって温度依存性を抑えた出力電圧を
発生させることが可能となる。
【００１９】さらに、一対のトランジスタの互いのベー
ス同士を接続し、一方のトランジスタのエミッタを抵抗
を介して他方のトランジスタのエミッタの接続された電
位に接続し、コレクタ電流比制御回路により、上記一対
のトランジスタのコレクタ電流比を特定の値に維持し、
上記他方のトランジスタのベースエミッタ間電圧を増幅
して制御電圧とすれば、制御電圧が受ける電源電圧の変
動の影響を少なくすることができる。このような制御電
圧を上記第２のトランジスタの制御電圧とすれば、上記
効果に加えて上記出力電流や上記バイアス電圧が受ける
電源電圧の変動の影響を少なくすることが可能である。
加えて、出力電流やバイアス電圧の制御に適している。
ス同士を接続し、一方のトランジスタのエミッタを抵抗
を介して他方のトランジスタのエミッタの接続された電
位に接続し、コレクタ電流比制御回路により、上記一対
のトランジスタのコレクタ電流比を特定の値に維持し、
上記他方のトランジスタのベースエミッタ間電圧を増幅
して制御電圧とすれば、制御電圧が受ける電源電圧の変
動の影響を少なくすることができる。このような制御電
圧を上記第２のトランジスタの制御電圧とすれば、上記
効果に加えて上記出力電流や上記バイアス電圧が受ける
電源電圧の変動の影響を少なくすることが可能である。
加えて、出力電流やバイアス電圧の制御に適している。
【図１】本発明の第一実施例の電流供給回路の構成を説
明する説明図。
明する説明図。
【図２】図１の動作説明のための出力電流の温度特性
図。
図。
【図３】図１の要部を説明するための説明図。
【図４】本発明の第二実施例のバイアス電圧回路の構成
を説明するための説明図。
を説明するための説明図。
【図５】本発明の第三実施例のバイアス電圧回路の構成
を説明するための説明図。
を説明するための説明図。
【図６】従来の電流供給回路の構成を説明するための説
明図。
明図。
【図７】図６の動作説明のための出力電流の温度特性
図。
図。
Ｔｒ１ トランジスタ（請求項１及び２における
第１のトランジスタ） Ｔｒ２ トランジスタ（請求項１及び２における
第２のトランジスタ） ３０ 増幅回路 ３０’ 増幅回路 Ｔｒ１ トランジスタ（請求項３及び４における
第１のトランジスタ） Ｔｒ４ トランジスタ（請求項３及び４における
第２のトランジスタ） Ｔｒ２ トランジスタ（請求項３及び４における
第３のトランジスタ） ｃ３ コレクタ電流比制御回路
第１のトランジスタ） Ｔｒ２ トランジスタ（請求項１及び２における
第２のトランジスタ） ３０ 増幅回路 ３０’ 増幅回路 Ｔｒ１ トランジスタ（請求項３及び４における
第１のトランジスタ） Ｔｒ４ トランジスタ（請求項３及び４における
第２のトランジスタ） Ｔｒ２ トランジスタ（請求項３及び４における
第３のトランジスタ） ｃ３ コレクタ電流比制御回路
Claims (2)
- 【請求項１】 エミッタを第１の電位に接続した第１の
トランジスタと、 エミッタを第１の抵抗を介して上記第１の電位に接続
し、ベースを上記第１のトランジスタのベースに接続し
た第２のトランジスタと、 上記第１のトランジスタのコレクタに流れるコレクタ電
流と、上記第２のトランジスタのコレクタに流れるコレ
クタ電流との比を特定の値に維持するコレクタ電流比制
御回路と、 上記第１のトランジスタのベースエミッタ間電圧を増幅
し、制御電圧を発生する増幅回路と、 エミッタを第２の抵抗を介して上記第１の電位に接続
し、ベースに上記制御電圧を印加し、コレクタに接続さ
れた負荷に出力電流を供給する第３のトランジスタとを
具備することを特徴とする電流供給回路。 - 【請求項２】 エミッタを第１の電位に接続した第１の
トランジスタと、 エミッタを第１の抵抗を介して上記第１の電位に接続
し、ベースを上記第１のトランジスタのベースに接続し
た第２のトランジスタと、 上記第１のトランジスタのコレクタに流れるコレクタ電
流と、上記第２のトランジスタのコレクタに流れるコレ
クタ電流との比を特定の値に維持するコレクタ電流比制
御回路と、 上記第１のトランジスタのベースエミッタ間電圧を増幅
し、制御電圧を発生する増幅回路と、 エミッタを第２の抵抗を介して上記第１の電位に接続
し、ベースに上記制御電圧を受ける第３のトランジスタ
とを具備し、上記第３のトランジスタのコレクタに流れ
るコレクタ電流が流れるライン上に設けられた第３の抵
抗と上記コレクタ電流とによる電圧降下によるバイアス
電圧を発生することを特徴とするバイアス電圧回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00331398A JP3461276B2 (ja) | 1998-01-09 | 1998-01-09 | 電流供給回路およびバイアス電圧回路 |
| US09/226,952 US6175265B1 (en) | 1998-01-09 | 1999-01-08 | Current supply circuit and bias voltage circuit |
| EP99100283A EP0929021A1 (en) | 1998-01-09 | 1999-01-08 | Current supply circuit and bias voltage circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00331398A JP3461276B2 (ja) | 1998-01-09 | 1998-01-09 | 電流供給回路およびバイアス電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11205045A JPH11205045A (ja) | 1999-07-30 |
| JP3461276B2 true JP3461276B2 (ja) | 2003-10-27 |
Family
ID=11553878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00331398A Expired - Fee Related JP3461276B2 (ja) | 1998-01-09 | 1998-01-09 | 電流供給回路およびバイアス電圧回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6175265B1 (ja) |
| EP (1) | EP0929021A1 (ja) |
| JP (1) | JP3461276B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19844741C1 (de) * | 1998-09-29 | 2000-06-08 | Siemens Ag | Schaltungsanordnung zur Arbeitspunktstabilisierung eines Transistors |
| US6359425B1 (en) * | 1999-12-13 | 2002-03-19 | Zilog, Inc. | Current regulator with low voltage detection capability |
| DE10011670A1 (de) * | 2000-03-10 | 2001-09-20 | Infineon Technologies Ag | Schaltungsanordnung, insbesondere Bias-Schaltung |
| EP1659694B1 (en) * | 2002-05-27 | 2008-07-23 | Fujitsu Ltd. | A/D converter bias current circuit |
| WO2008015766A1 (en) * | 2006-08-04 | 2008-02-07 | The Kansai Electric Power Co., Inc. | Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device |
| WO2008015764A1 (fr) * | 2006-08-04 | 2008-02-07 | The Kansai Electric Power Co., Inc. | Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire |
| US9600015B2 (en) * | 2014-11-03 | 2017-03-21 | Analog Devices Global | Circuit and method for compensating for early effects |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564818A (en) | 1979-06-27 | 1981-01-19 | Toshiba Corp | Reference voltage circuit |
| US4736125A (en) * | 1986-08-28 | 1988-04-05 | Applied Micro Circuits Corporation | Unbuffered TTL-to-ECL translator with temperature-compensated threshold voltage obtained from a constant-current reference voltage |
| EP0450830B1 (en) | 1990-03-30 | 1996-10-23 | Texas Instruments Incorporated | Voltage reference having steep temperature coefficient and method of operation |
| JPH04104517A (ja) | 1990-08-23 | 1992-04-07 | Fujitsu Ltd | バイアス回路 |
| IT1252324B (it) | 1991-07-18 | 1995-06-08 | Sgs Thomson Microelectronics | Circuito integrato regolatore di tensione ad elevata stabilita' e basso consumo di corrente. |
| JP3287001B2 (ja) * | 1992-02-20 | 2002-05-27 | 株式会社日立製作所 | 定電圧発生回路 |
-
1998
- 1998-01-09 JP JP00331398A patent/JP3461276B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-08 US US09/226,952 patent/US6175265B1/en not_active Expired - Lifetime
- 1999-01-08 EP EP99100283A patent/EP0929021A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US6175265B1 (en) | 2001-01-16 |
| EP0929021A1 (en) | 1999-07-14 |
| JPH11205045A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11506860A (ja) | 直流電流生成用回路配置 | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| JP3119215B2 (ja) | 差動アンプ | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPH04315207A (ja) | 電源回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JPH1141040A (ja) | 差動増幅回路および負荷駆動回路 | |
| US5461343A (en) | Current mirror circuit | |
| JP3340345B2 (ja) | 定電圧発生回路 | |
| JP2000134045A (ja) | 電圧・電流変換回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JPH09128079A (ja) | 定電流発生回路 | |
| JPH0326435B2 (ja) | ||
| JPS6333726B2 (ja) | ||
| JPH0272705A (ja) | 電流電圧変換回路 | |
| JPH1051248A (ja) | 差動増幅回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2834337B2 (ja) | 定電圧回路および電源回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP2727634B2 (ja) | 電流源 | |
| JPH067375Y2 (ja) | 出力電圧温度補償型安定化直流電源 | |
| JPH0332096Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030703 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |