JP3736077B2 - 電圧比較回路 - Google Patents
電圧比較回路 Download PDFInfo
- Publication number
- JP3736077B2 JP3736077B2 JP30188897A JP30188897A JP3736077B2 JP 3736077 B2 JP3736077 B2 JP 3736077B2 JP 30188897 A JP30188897 A JP 30188897A JP 30188897 A JP30188897 A JP 30188897A JP 3736077 B2 JP3736077 B2 JP 3736077B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- collector
- emitter
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、入力信号の電圧と所定の基準電圧とを比較し、比較結果に応じた信号を供給するバイポーラトランジスタIC回路からなる電圧比較回路に関するものである。
【0002】
【従来の技術】
電圧比較回路は、一般的に差動増幅回路により構成され、差動増幅回路の一方の入力端子に、比較対象となる電圧が入力され、他方の入力端子に比較用の基準電圧が入力される。当該差動増幅回路により、入力電圧と基準電圧とのレベルに応じて、所定のレベルを有する電圧信号を出力する。例えば、入力電圧のレベルが基準電圧より高い場合に、電圧Vout1が出力され、逆に入力電圧のレベルが基準電圧より低い場合に、電圧Vout1と異なるレベルを持つ電圧Vout2が出力される。
【0003】
図3は、バイポーラトランジスタICに一般的に使用されている電圧比較回路の一例を示している。
図示のように、本例の電圧比較回路は、バイアス電圧発生回路10、差動増幅回路および基準電圧発生回路20により構成されている。
【0004】
バイアス電圧発生回路10は、ベース同士が接続されているnpnトランジスタQ5,Q6、ベースがトランジスタQ5のコレクタに接続され、エミッタがトランジスタQ6のコレクタに接続されているトランジスタQ7を有する。さらに、トランジスタQ5とQ6のベース同士が、トランジスタQ6のコレクタに接続されている。
トランジスタQ5のコレクタが抵抗素子R4を介して電源電圧VCCの供給線に接続され、トランジスタQ5およびQ6のエミッタがそれぞれ抵抗素子R5およびR6を介して、接地されている。
【0005】
バイアス電圧発生回路10において、電源電圧VCCと接地電位GNDとの間に、2本の抵抗素子および二つのトランジスタのベース・エミッタ間のPN接合が介在しており、それぞれの抵抗素子の抵抗値およびトランジスタのベース・エミッタ間電圧に応じて、バイアス電圧、即ち、図示のトランジスタQ5とQ6のベース電圧Vbsが決定される。
なお、トランジスタQ5、Q6およびQ7は、カレントミラー回路を構成している。当該カレントミラー回路により、差動増幅回路に供給される動作電流が設定される。さらに、当該カレントミラー回路により設定されたバイアス電圧Vbsに基づき、差動増幅回路に供給される基準電圧Vref が設定される。
【0006】
差動増幅回路は、図示のように、トランジスタQ1、Q2およびQ3により構成されている。トランジスタQ1のベースに入力電圧Vinが印加され、トランジスタQ2のベースに基準電圧発生回路20により生成された基準電圧Vref が入力される。トランジスタQ1とQ2のエミッタ同士が接続され、その接続点が、トランジスタQ3のコレクタに接続されている。
トランジスタQ1とQ2のコレクタがそれぞれ抵抗素子R1とR2を介して、電源電圧VCCの供給線に接続され、トランジスタQ3のベースに、バイアス電圧Vbsが印加され、そのエミッタが抵抗素子R3を介して接地されている。
【0007】
基準電圧発生回路20は、図示のように、トランジスタQ11とQ12、抵抗素子R11、R12とR13により構成されている。トランジスタQ11のベースにバイアス電圧Vbsが印加され、エミッタが抵抗素子R13を介して接地され、コレクタはトランジスタQ12のエミッタに接続されている。抵抗素子R11のベースが抵抗素子R11とR12との接続点に接続され、コレクタが電源電圧VCCの供給線に接続されている。なお、抵抗素子R11とR12は、電源電圧VCCと接地電位GNDとの間に直列接続されている。
【0008】
このため、基準電圧発生回路20において、抵抗素子R11とR12の抵抗値に応じて分圧電圧V0 の電圧値が決まる。これに応じて、基準電圧Vref は、分圧電圧V0 よりトランジスタQ12のベース・エミッタ間電圧Vbe分だけ低い電圧となる。即ち、分圧用抵抗素子R11とR12の抵抗値を調整することにより、所定の基準電圧Vref が得られる。
【0009】
差動増幅回路において、入力電圧Vinと基準電圧Vref がそれぞれトランジスタQ1とQ2に入力されるので、例えば、入力電圧Vinが基準電圧Vref より高い場合に、トランジスタQ3により供給された電流がほとんどトランジスタQ1側に流れ、トランジスタQ2側にほとんど電流が流れない。即ち、トランジスタQ1のコレクタがローレベルに保持され、トランジスタQ2のコレクタがハイレベルに保持される。逆に入力電圧Vinが基準電圧Vref より低い場合に、トランジスタQ3により供給された電流がほとんどトランジスタQ2側に流れ、トランジスタQ1側にほとんど電流が流れない。これに応じて、トランジスタQ1のコレクタがハイレベルに保持され、トランジスタQ2のコレクタがローレベルに保持される。この結果、入力電圧Vinと基準電圧Vref のレベルに応じて、差動増幅回路の出力電圧Vout が異なり、当該出力電圧Vout により電圧比較の結果が分かる。
【0010】
【発明が解決しようとする課題】
ところで、上述した従来の電圧比較回路において、差動増幅回路の出力信号のダイナミックレンジを広く取りたい場合に、入力電圧Vinのスライス可能な範囲内で、比較電圧をできる限り低くする必要がある。しかし、このときトランジスタの温度特性などを十分考慮して電圧を設定しないと、差動増幅回路に動作電流流を供給する電流源を構成するトランジスタQ3が飽和し、差動増幅回路が正常に動作しなくなるという不利益がある。
【0011】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、出力信号のダイナミックレンジを広く取得でき、トランジスタの温度特性に影響されることなく、常に安定した動作を実現可能な電圧比較回路を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成するため、本発明の電圧比較回路は、入力電圧と所定の基準電圧とを比較し、比較結果に応じて所定のレベルを有する信号を出力する電圧比較回路であって、電源電圧に応じて、所定のバイアス電圧を発生するバイアス電圧発生回路と、制御電極に上記入力電圧が印加される第1のトランジスタと、制御電極に上記基準電圧が印加される第2のトランジスタとを有し、上記第1および第2のトランジスタのエミッタ同士の接続点に上記バイアス電圧に応じた動作電流が供給される差動増幅回路と、制御電極に上記バイアス電圧が印加され、コレクタが上記第1および第2のトランジスタのエミッタ同士の接続点に接続され、エミッタが負荷素子を介して接地されている第3のトランジスタと、制御電極に上記バイアス電圧が印加され、コレクタが接地され、エミッタが抵抗素子を介して電源電圧供給線に接続されている第4のトランジスタとを有し、上記第4のトランジスタのエミッタ電圧が上記基準電圧として上記差動増幅回路を構成する上記第2のトランジスタの制御電極に印加される。
【0013】
また、本発明では、好適には上記第4のトランジスタは、上記差動増幅回路を構成する上記第1および第2のトランジスタとチャネル導電型が異なり、上記バイアス電圧発生回路は、制御電極同士が接続され、エミッタが接地され、コレクタがそれぞれ負荷素子を介して電源電圧供給線に接続され、且つ一方のコレクタが上記制御電極同士に接続されている第5および第6のトランジスタにより構成され、上記第5および第6のトランジスタの制御電極同士の電圧が上記バイアス電圧として、外部に出力される。
【0014】
また、本発明の電圧比較回路は、入力電圧と所定の基準電圧とを比較し、比較結果に応じて所定のレベルを有する信号を出力する電圧比較回路であって、電源電圧に応じて、所定のバイアス電圧を発生するバイアス電圧発生回路と、制御電極に上記入力電圧が印加される第1のトランジスタと、制御電極に上記基準電圧が印加される第2のトランジスタとを有し、上記第1および第2のトランジスタのエミッタ同士の接続点に上記バイアス電圧に応じた動作電流が供給される差動増幅回路と、制御電極に上記バイアス電圧が印加され、コレクタが上記第1および第2のトランジスタのエミッタ同士の接続点に接続され、エミッタが負荷素子を介して接地されている第3のトランジスタと、制御電極に上記バイアス電圧が印加され、コレクタが接地され、エミッタが直列接続されている少なくとも二つの抵抗素子を介して電源電圧供給線に接続されている第4のトランジスタとを有し、上記直列に接続されている少なくとも二つの抵抗素子間の接続点の電圧が上記基準電圧として上記差動増幅回路を構成する上記第2のトランジスタの制御電極に印加される。
【0015】
さらに、本発明では、好適には、上記第4のトランジスタのコレクタと接地電位間に、抵抗素子が接続されている。また、上記バイアス電圧発生回路は、制御電極同士が共通に接続され、エミッタがそれぞれ抵抗素子を介して接地されている第5のトランジスタと第6のトランジスタと、制御電極が上記第5のトランジスタのコレクタに接続され、その接続点が抵抗素子を介して電源電圧供給線に接続され、エミッタが上記第6のトランジスタのコレクタに接続、コレクタが電源電圧供給線に接続されている第7のトランジスタとを有する。
【0016】
本発明によれば、差動増幅回路を構成する二つのトランジスタの一方の制御電極に入力電圧が印加され、他方のトランジスタの制御電極に基準電圧が印加され、入力電圧と基準電圧のレベルに応じて、差動増幅回路の出力電圧のレベルが設定されるので、差動増幅回路の出力電圧により入力電圧と基準電圧との比較結果が分かる。
【0017】
さらに、本発明によれば、差動増幅回路は、制御電極にバイアス電圧発生回路により発生されたバイアス電圧が印加される第3のトランジスタからなる電流源により動作電流が供給される。基準電圧発生回路において、ベースに上記バイアス電圧が印加され、コレクタが抵抗素子を介して電源電圧供給線に接続されている第4のトランジスタからなり、当該第4のトランジスタのエミッタ電圧が基準電圧として差動増幅回路に供給される。この結果、上記差動増幅回路に動作電流を供給する第3のトランジスタのコレクタ・エミッタ間の電圧は、バイアス電圧と関係なく、基準電圧供給回路を構成する第4のトランジスタおよび差動増幅回路を構成するトランジスタのベース・エミッタ間の電圧により決定されるので、当該第3のトランジスタが温度変化などによって飽和状態になることが防止され、電圧比較回路が常に安定した動作が得られる。
【0018】
【発明の実施の形態】
第1実施形態
図1は本発明に係る電圧比較回路の第1の実施形態を示す回路図である。
図示のように、本実施形態の電圧比較回路は、バイアス電圧発生回路10、差動増幅回路および基準電圧発生回路30により構成されている。
【0019】
差動増幅回路において、npnトランジスタQ1とQ2が差動対を構成し、トランジスタQ1のベースに比較対象となる入力電圧Vinが印加され、トランジスタQ2のベースに基準電圧発生回路30により発生された基準電圧Vref が印加される。
トランジスタQ1とQ2のエミッタ同士が接続し、接続点がnpnトランジスタQ3のコレクタに接続されている。トランジスタQ3のベースにバイアス電圧発生回路10により発生されたバイアス電圧Vbsが印加され、そのエミッタが抵抗素子R3を介して接地されている。
【0020】
また、トランジスタQ1とQ2のコレクタがそれぞれ抵抗素子R1およびR2を介して、電源電圧VCCの供給線に接続されている。
トランジスタQ1とQ2のコレクタにより、差動増幅回路の出力端子が構成され、これらの出力端子間の電圧Vout が電圧比較回路の出力電圧として、外部に出力される。
【0021】
バイアス電圧発生回路は、図示のように、npnトランジスタQ5,Q6,Q7、さらに、抵抗素子R4,R5およびR6により構成されている。
トランジスタQ5とQ6のベース同士が接続され、その接続点がトランジスタQ6のコレクタに接続されている。また、トランジスタQ5とQ6のエミッタがそれぞれ抵抗素子R5とR6を介して接地されている。
【0022】
トランジスタQ7のコレクタが電源電圧VCCの供給線に接続され、ベースがトランジスタQ5のコレクタに接続され、その接続点が抵抗素子R4を介して、電源電圧VCCの供給線に接続されている。また、トランジスタQ7のエミッタがトランジスタQ6のコレクタおよびトランジスタQ5,Q6のベースに共通に接続されている。
【0023】
このように構成されているバイアス電圧発生回路10において、トランジスタQ5,Q6およびQ7の電流増幅率hfeが十分大きい場合に、トランジスタQ7のコレクタ電流と抵抗素子R4に流れる電流が近似的に同じく、さらに、トランジスタQ5およびQ6のエミッタ電流も近似的に同じと考えられる。
即ち、トランジスタQ5、Q6およびQ7は、カレントミラー回路を構成している。当該カレントミラー回路により、差動増幅回路に供給される動作電流が設定される。さらに、当該カレントミラー回路により設定されたバイアス電圧Vbsに基づき、差動増幅回路に供給される基準電圧Vref が設定される。
【0024】
ここで、抵抗素子R4の抵抗値をr4 、抵抗素子R5およびR6の抵抗値を同じくr5 とし、さらに、トランジスタQ5,Q6およびQ7のベース・エミッタ間電圧はともにVbeとすると、バイアス電圧発生回路10により発生されたバイアス電圧Vbsは、次式により求められる。
【0025】
【数1】
Vbs=Vbe+(VCC−2Vbe)・r5 /(r4 +r5 ) …(1)
【0026】
このように、バイアス電圧Vbsは、電源電圧VCC、トランジスタのベース・エミッタ間電圧および抵抗素子の抵抗値により決定される。
【0027】
差動増幅回路において、トランジスタQ3のベースに上述したバイアス電圧Vbsが印加されるので、トランジスタQ3のエミッタに流れる電流i0 が、バイアス電圧Vbs、トランジスタQ3のベース・エミッタ電圧および抵抗素子R3の抵抗値により決定される。ここで、トランジスタQ3のベース・エミッタ電圧をVbeとして、抵抗素子R3の抵抗値をr3 とすると、電流i0 は次式により求められる。
【0028】
【数2】
i0 =(Vbs−Vbe)/r3 …(2)
【0029】
即ち、バイアス電圧VbsおよびトランジスタQ3のベース・エミッタ電圧が決まれば、電流i0 が決まる。このように、トランジスタQ3と抵抗素子R3により、トランジスタQ1とQ2のエミッタ同士に動作電流を供給する定電流源を構成する。当該定電流源により、トランジスタQ1とQ2のエミッタ同士の接続点に動作電流i0 が供給される。
【0030】
差動増幅回路は、動作電流i0 を受けて動作する。例えば、入力電圧Vinは基準電圧Vref より高い場合に、トランジスタQ1側に電流i0 が流れ、トランジスタQ2側にほとんど電流が流れない。即ち、トランジスタQ1がオン状態、トランジスタQ2がオフ状態にそれぞれ保持される。この場合に、トランジスタQ1のコレクタ電圧V1 は、(VCC−r1 ・i0 )となり、トランジスタQ2のコレクタ電圧Vは、電源電圧VCCとなる。即ち、この場合電圧比較回路の出力電圧Vout1は、次式により求まる。
【0031】
【数3】
Vout1=V1 −V2 =−r1 ・i0 …(3)
【0032】
逆に、入力電圧Vinは基準電圧Vref より低い場合に、トランジスタQ2側に電流i0 が流れ、トランジスタQ1側にほとんど電流が流れない。即ち、トランジスタQ1がオフ状態、トランジスタQ2がオン状態にそれぞれ保持される。この場合に、トランジスタQ1のコレクタ電圧V1 は、電源電圧VCCとなり、トランジスタQ2のコレクタ電圧Vは、(VCC−r1 ・i0 )となる。即ち、この場合電圧比較回路の出力電圧Vout2は、次式により求まる。
【0033】
【数4】
Vout2=V1 −V2 =r1 ・i0 …(4)
【0034】
上述のように、入力電圧Vinと基準電圧Vref のレベルに応じて、電圧比較回路の出力電圧Vout のレベルが異なる。当該出力電圧Vout に応じて、入力電圧Vinのレベルを判定することができる。
【0035】
基準電圧発生回路30は、抵抗素子R20とpnpトランジスタQ4により構成されている。
トランジスタQ4のベースにバイアス電圧Vbsが印加され、そのコレクタが接地され、エミッタが抵抗素子R20を介して電源電圧VCCの供給線に接続されている。トランジスタQ4のエミッタ電圧が基準電圧Vref として、差動増幅回路に供給される。
【0036】
ここで、pnpトトランジスタQ4のベース・エミッタ間電圧を、差動増幅回路を構成するnpnトランジスタQ1,Q2およびQ3と同じく、Vbeとすると、基準電圧Vref は、次式により求められる。
【0037】
【数5】
Vref =Vbs+Vbe …(5)
【0038】
即ち、基準電圧Vref は、バイアス電圧VbsおよびpnpトランジスタQ4のベース・エミッタ間電圧により決定される。
【0039】
ここで、トランジスタQ3のエミッタ電圧をVe とすると、(Ve =Vbs−Vbe)となる。入力電圧Vinが基準電圧Vref より低い場合に、上述したように、トランジスタQ1がオフ状態に、トランジスタQ2がオン状態にそれぞれ保持される。この場合に、トランジスタQ3のコレクタ電圧、即ち、トランジスタQ2のエミッタ電圧は、(Vref −Vbe)となり、トランジスタQ3のコレクタ・エミッタ間電圧Vceは次式により求まる。
【0040】
【数6】
Vce=(Vref −Vbe)−Ve =Vbe …(6)
【0041】
即ち、温度変化に関係なく、トランジスタQ3のコレクタ・エミッタ間電圧Vceが常に一定のレベルVbeに保持されているので、トランジスタQ3が飽和することなく、差動増幅回路は安定して動作可能である。
【0042】
一方、入力電圧Vinが基準電圧Vref より高い場合に、トランジスタQ1がオン状態、トランジスタQ2がオフ状態にそれぞれ保持される。ここで、入力電圧Vinと基準電圧Vref との差電圧をΔVとすると、この場合のトランジスタQ3のコレクタ・エミッタ間電圧Vceは、次式により表される。
【0043】
【数7】
Vce=Vbe+ΔV …(7)
【0044】
この場合にもトランジスタQ3が飽和することなく、差動増幅回路が正常に動作することができる。
このように、入力電圧Vinと基準電圧Vref との比較結果に関わらず、何れの場合においても差動増幅回路に動作電流を供給するトランジスタQ3が飽和することなく、正常に動作できる。さらに、基準電圧Vref を低く設定することが可能であり、出力信号のダイナミックレンジが広く取れる。
【0045】
以上説明したように、本実施形態によれば、トランジスタQ1、Q2およびQ3により差動増幅回路を構成し、トランジスタQ3と抵抗素子R3からなる定電流源はバイアス電圧Vbsに応じた定電流を差動増幅回路に供給する。ベースにバイアス電圧Vbsが印加されているトランジスタQ4およびそのエミッタと電源電圧VCC間に接続されている抵抗素子R20により、基準電圧供給回路20を構成し、トランジスタQ4のエミッタ電圧を基準電圧Vref としてトランジスタQ2のベースに入力し、トランジスタQ1のベースに印加される入力電圧Vinと比較し、比較結果に応じた電圧Vout を出力する。この結果、トランジスタの温度特性に影響されることなく、電流源を構成するトランジスタQ3が飽和状態になることが回避され、差動増幅回路は常に安定した状態で動作することができる。
【0046】
第2実施形態
図2は本発明に係る電圧比較回路の第2の実施形態を示す回路図である。
なお、本実施形態においては、バイアス電圧発生回路および差動増幅回路の各部分は、図1に示す本発明の第1の実施形態と同様であるため、ここで、差動増幅回路に定電流i0 を供給する電流源および基準電圧発生回路40のみを図示している。
【0047】
図示のように、電流源は、トランジスタQ3と抵抗素子R3により構成され、トランジスタQ3のベースにバイアス電圧Vbsが印加され、トランジスタQ3のエミッタが抵抗素子R3を介して接地されている。トランジスタQ3のコレクタに定電流i0 が流れる。電流i0 が動作電流として差動増幅回路に供給される。なお、電流i0 は、式(2)により求められる。
【0048】
基準電圧発生回路40は、図示のようにpnpトランジスタQ4aと抵抗素子R20,R21およびR22により構成されている。トランジスタQ4aのベースにバイアス電圧Vbsが印加され、コレクタが抵抗素子R22を介して接地され、エミッタが直列接続されている抵抗素子R20とR21を介して、電源電圧VCCの供給線に接続されている。
なお、本実施形態では、抵抗素子R22は抵抗値の小さいものであり、さらに、抵抗素子R22を省略できる。即ち、トランジスタQ4aのコレクタが直接接地してもよい。
【0049】
抵抗素子R20とR21との接続点の電圧が、基準電圧Vref として出力される。当該基準電圧Vref は、差動増幅回路に供給され、トランジスタQ2のベースに印加される。ここで、トランジスタQ4aのベース・エミッタ間電圧をVbeとし、さらに抵抗素子R21に生じた電圧降下をαとすれば、本実施形態における基準電圧Vref は、次式により求められる。
【0050】
【数8】
Vref =Vbs+Vbe+α …(8)
【0051】
このため、本実施形態においては、差動増幅回路の電流源を構成するトランジスタQ3のコレクタ・エミッタ間電圧は、上述した第1の実施形態に較べて、α分だけ大きくなるので、第1実施形態よりさらにトランジスタQ3が飽和しにくくなり、差動増幅回路が常に安定して動作することができる。
【0052】
以上説明したように、本実施形態によれば、基準電圧発生回路40において、ベースにバイアス電圧Vbsが印加されるpnpトランジスタQ4aを設けて、トランジスタQ4aのエミッタを直列した抵抗素子R20とR21を介して、電源電圧VCCに接続し、抵抗素子R20とR21との接続点の電圧を基準電圧Vref として差動増幅回路に供給するので、差動増幅回路に動作電流i0 を供給するトランジスタQ3のコレクタ・エミッタ間電圧は、抵抗素子R21の電圧降下分だけ大きく保持されるので、トランジスタQ3が飽和しにくくなり、温度と関係なく常に安定した動作が得られる。
なお、本実施形態は、上述した第1の実施形態に較べて、基準電圧Vref をやや大きく設定されるので、出力信号のダイナミックレンジもそれに応じて狭められるが、電流源を構成するトランジスタQ3のコレクタ・エミッタ間電圧が大きくなり、トランジスタの温度特性などに影響されることなく、飽和しにくくなり、電圧比較回路の動作安定性がさらに向上する。
【0053】
【発明の効果】
以上説明したように、本発明の電圧比較回路によれば、出力信号のダイナミックレンジを広くでき、トランジスタの温度特性に影響されることなく、常に安定した動作を実現できる利点がある。
【図面の簡単な説明】
【図1】本発明に係る電圧比較回路の第1の実施形態を示す回路図である。
【図2】電圧比較回路の第2の実施形態を示す回路図であり、基準電圧発生回路の構成を示す回路図である。
【図3】従来の電圧比較回路の一例を示す回路図である。
【符号の説明】
10…バイアス電圧発生回路、20,30,40…基準電圧発生回路、Q1,Q2,Q3,Q5,Q6,Q7…npnトランジスタ、Q4,Q4a…pnpトランジスタ、R1,R2,R3,R4,R5,R5,R11,R12,R13,R20,R21,R22…抵抗素子、VCC…電源電圧、GND…接地電位。
【発明の属する技術分野】
本発明は、入力信号の電圧と所定の基準電圧とを比較し、比較結果に応じた信号を供給するバイポーラトランジスタIC回路からなる電圧比較回路に関するものである。
【0002】
【従来の技術】
電圧比較回路は、一般的に差動増幅回路により構成され、差動増幅回路の一方の入力端子に、比較対象となる電圧が入力され、他方の入力端子に比較用の基準電圧が入力される。当該差動増幅回路により、入力電圧と基準電圧とのレベルに応じて、所定のレベルを有する電圧信号を出力する。例えば、入力電圧のレベルが基準電圧より高い場合に、電圧Vout1が出力され、逆に入力電圧のレベルが基準電圧より低い場合に、電圧Vout1と異なるレベルを持つ電圧Vout2が出力される。
【0003】
図3は、バイポーラトランジスタICに一般的に使用されている電圧比較回路の一例を示している。
図示のように、本例の電圧比較回路は、バイアス電圧発生回路10、差動増幅回路および基準電圧発生回路20により構成されている。
【0004】
バイアス電圧発生回路10は、ベース同士が接続されているnpnトランジスタQ5,Q6、ベースがトランジスタQ5のコレクタに接続され、エミッタがトランジスタQ6のコレクタに接続されているトランジスタQ7を有する。さらに、トランジスタQ5とQ6のベース同士が、トランジスタQ6のコレクタに接続されている。
トランジスタQ5のコレクタが抵抗素子R4を介して電源電圧VCCの供給線に接続され、トランジスタQ5およびQ6のエミッタがそれぞれ抵抗素子R5およびR6を介して、接地されている。
【0005】
バイアス電圧発生回路10において、電源電圧VCCと接地電位GNDとの間に、2本の抵抗素子および二つのトランジスタのベース・エミッタ間のPN接合が介在しており、それぞれの抵抗素子の抵抗値およびトランジスタのベース・エミッタ間電圧に応じて、バイアス電圧、即ち、図示のトランジスタQ5とQ6のベース電圧Vbsが決定される。
なお、トランジスタQ5、Q6およびQ7は、カレントミラー回路を構成している。当該カレントミラー回路により、差動増幅回路に供給される動作電流が設定される。さらに、当該カレントミラー回路により設定されたバイアス電圧Vbsに基づき、差動増幅回路に供給される基準電圧Vref が設定される。
【0006】
差動増幅回路は、図示のように、トランジスタQ1、Q2およびQ3により構成されている。トランジスタQ1のベースに入力電圧Vinが印加され、トランジスタQ2のベースに基準電圧発生回路20により生成された基準電圧Vref が入力される。トランジスタQ1とQ2のエミッタ同士が接続され、その接続点が、トランジスタQ3のコレクタに接続されている。
トランジスタQ1とQ2のコレクタがそれぞれ抵抗素子R1とR2を介して、電源電圧VCCの供給線に接続され、トランジスタQ3のベースに、バイアス電圧Vbsが印加され、そのエミッタが抵抗素子R3を介して接地されている。
【0007】
基準電圧発生回路20は、図示のように、トランジスタQ11とQ12、抵抗素子R11、R12とR13により構成されている。トランジスタQ11のベースにバイアス電圧Vbsが印加され、エミッタが抵抗素子R13を介して接地され、コレクタはトランジスタQ12のエミッタに接続されている。抵抗素子R11のベースが抵抗素子R11とR12との接続点に接続され、コレクタが電源電圧VCCの供給線に接続されている。なお、抵抗素子R11とR12は、電源電圧VCCと接地電位GNDとの間に直列接続されている。
【0008】
このため、基準電圧発生回路20において、抵抗素子R11とR12の抵抗値に応じて分圧電圧V0 の電圧値が決まる。これに応じて、基準電圧Vref は、分圧電圧V0 よりトランジスタQ12のベース・エミッタ間電圧Vbe分だけ低い電圧となる。即ち、分圧用抵抗素子R11とR12の抵抗値を調整することにより、所定の基準電圧Vref が得られる。
【0009】
差動増幅回路において、入力電圧Vinと基準電圧Vref がそれぞれトランジスタQ1とQ2に入力されるので、例えば、入力電圧Vinが基準電圧Vref より高い場合に、トランジスタQ3により供給された電流がほとんどトランジスタQ1側に流れ、トランジスタQ2側にほとんど電流が流れない。即ち、トランジスタQ1のコレクタがローレベルに保持され、トランジスタQ2のコレクタがハイレベルに保持される。逆に入力電圧Vinが基準電圧Vref より低い場合に、トランジスタQ3により供給された電流がほとんどトランジスタQ2側に流れ、トランジスタQ1側にほとんど電流が流れない。これに応じて、トランジスタQ1のコレクタがハイレベルに保持され、トランジスタQ2のコレクタがローレベルに保持される。この結果、入力電圧Vinと基準電圧Vref のレベルに応じて、差動増幅回路の出力電圧Vout が異なり、当該出力電圧Vout により電圧比較の結果が分かる。
【0010】
【発明が解決しようとする課題】
ところで、上述した従来の電圧比較回路において、差動増幅回路の出力信号のダイナミックレンジを広く取りたい場合に、入力電圧Vinのスライス可能な範囲内で、比較電圧をできる限り低くする必要がある。しかし、このときトランジスタの温度特性などを十分考慮して電圧を設定しないと、差動増幅回路に動作電流流を供給する電流源を構成するトランジスタQ3が飽和し、差動増幅回路が正常に動作しなくなるという不利益がある。
【0011】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、出力信号のダイナミックレンジを広く取得でき、トランジスタの温度特性に影響されることなく、常に安定した動作を実現可能な電圧比較回路を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成するため、本発明の電圧比較回路は、入力電圧と所定の基準電圧とを比較し、比較結果に応じて所定のレベルを有する信号を出力する電圧比較回路であって、電源電圧に応じて、所定のバイアス電圧を発生するバイアス電圧発生回路と、制御電極に上記入力電圧が印加される第1のトランジスタと、制御電極に上記基準電圧が印加される第2のトランジスタとを有し、上記第1および第2のトランジスタのエミッタ同士の接続点に上記バイアス電圧に応じた動作電流が供給される差動増幅回路と、制御電極に上記バイアス電圧が印加され、コレクタが上記第1および第2のトランジスタのエミッタ同士の接続点に接続され、エミッタが負荷素子を介して接地されている第3のトランジスタと、制御電極に上記バイアス電圧が印加され、コレクタが接地され、エミッタが抵抗素子を介して電源電圧供給線に接続されている第4のトランジスタとを有し、上記第4のトランジスタのエミッタ電圧が上記基準電圧として上記差動増幅回路を構成する上記第2のトランジスタの制御電極に印加される。
【0013】
また、本発明では、好適には上記第4のトランジスタは、上記差動増幅回路を構成する上記第1および第2のトランジスタとチャネル導電型が異なり、上記バイアス電圧発生回路は、制御電極同士が接続され、エミッタが接地され、コレクタがそれぞれ負荷素子を介して電源電圧供給線に接続され、且つ一方のコレクタが上記制御電極同士に接続されている第5および第6のトランジスタにより構成され、上記第5および第6のトランジスタの制御電極同士の電圧が上記バイアス電圧として、外部に出力される。
【0014】
また、本発明の電圧比較回路は、入力電圧と所定の基準電圧とを比較し、比較結果に応じて所定のレベルを有する信号を出力する電圧比較回路であって、電源電圧に応じて、所定のバイアス電圧を発生するバイアス電圧発生回路と、制御電極に上記入力電圧が印加される第1のトランジスタと、制御電極に上記基準電圧が印加される第2のトランジスタとを有し、上記第1および第2のトランジスタのエミッタ同士の接続点に上記バイアス電圧に応じた動作電流が供給される差動増幅回路と、制御電極に上記バイアス電圧が印加され、コレクタが上記第1および第2のトランジスタのエミッタ同士の接続点に接続され、エミッタが負荷素子を介して接地されている第3のトランジスタと、制御電極に上記バイアス電圧が印加され、コレクタが接地され、エミッタが直列接続されている少なくとも二つの抵抗素子を介して電源電圧供給線に接続されている第4のトランジスタとを有し、上記直列に接続されている少なくとも二つの抵抗素子間の接続点の電圧が上記基準電圧として上記差動増幅回路を構成する上記第2のトランジスタの制御電極に印加される。
【0015】
さらに、本発明では、好適には、上記第4のトランジスタのコレクタと接地電位間に、抵抗素子が接続されている。また、上記バイアス電圧発生回路は、制御電極同士が共通に接続され、エミッタがそれぞれ抵抗素子を介して接地されている第5のトランジスタと第6のトランジスタと、制御電極が上記第5のトランジスタのコレクタに接続され、その接続点が抵抗素子を介して電源電圧供給線に接続され、エミッタが上記第6のトランジスタのコレクタに接続、コレクタが電源電圧供給線に接続されている第7のトランジスタとを有する。
【0016】
本発明によれば、差動増幅回路を構成する二つのトランジスタの一方の制御電極に入力電圧が印加され、他方のトランジスタの制御電極に基準電圧が印加され、入力電圧と基準電圧のレベルに応じて、差動増幅回路の出力電圧のレベルが設定されるので、差動増幅回路の出力電圧により入力電圧と基準電圧との比較結果が分かる。
【0017】
さらに、本発明によれば、差動増幅回路は、制御電極にバイアス電圧発生回路により発生されたバイアス電圧が印加される第3のトランジスタからなる電流源により動作電流が供給される。基準電圧発生回路において、ベースに上記バイアス電圧が印加され、コレクタが抵抗素子を介して電源電圧供給線に接続されている第4のトランジスタからなり、当該第4のトランジスタのエミッタ電圧が基準電圧として差動増幅回路に供給される。この結果、上記差動増幅回路に動作電流を供給する第3のトランジスタのコレクタ・エミッタ間の電圧は、バイアス電圧と関係なく、基準電圧供給回路を構成する第4のトランジスタおよび差動増幅回路を構成するトランジスタのベース・エミッタ間の電圧により決定されるので、当該第3のトランジスタが温度変化などによって飽和状態になることが防止され、電圧比較回路が常に安定した動作が得られる。
【0018】
【発明の実施の形態】
第1実施形態
図1は本発明に係る電圧比較回路の第1の実施形態を示す回路図である。
図示のように、本実施形態の電圧比較回路は、バイアス電圧発生回路10、差動増幅回路および基準電圧発生回路30により構成されている。
【0019】
差動増幅回路において、npnトランジスタQ1とQ2が差動対を構成し、トランジスタQ1のベースに比較対象となる入力電圧Vinが印加され、トランジスタQ2のベースに基準電圧発生回路30により発生された基準電圧Vref が印加される。
トランジスタQ1とQ2のエミッタ同士が接続し、接続点がnpnトランジスタQ3のコレクタに接続されている。トランジスタQ3のベースにバイアス電圧発生回路10により発生されたバイアス電圧Vbsが印加され、そのエミッタが抵抗素子R3を介して接地されている。
【0020】
また、トランジスタQ1とQ2のコレクタがそれぞれ抵抗素子R1およびR2を介して、電源電圧VCCの供給線に接続されている。
トランジスタQ1とQ2のコレクタにより、差動増幅回路の出力端子が構成され、これらの出力端子間の電圧Vout が電圧比較回路の出力電圧として、外部に出力される。
【0021】
バイアス電圧発生回路は、図示のように、npnトランジスタQ5,Q6,Q7、さらに、抵抗素子R4,R5およびR6により構成されている。
トランジスタQ5とQ6のベース同士が接続され、その接続点がトランジスタQ6のコレクタに接続されている。また、トランジスタQ5とQ6のエミッタがそれぞれ抵抗素子R5とR6を介して接地されている。
【0022】
トランジスタQ7のコレクタが電源電圧VCCの供給線に接続され、ベースがトランジスタQ5のコレクタに接続され、その接続点が抵抗素子R4を介して、電源電圧VCCの供給線に接続されている。また、トランジスタQ7のエミッタがトランジスタQ6のコレクタおよびトランジスタQ5,Q6のベースに共通に接続されている。
【0023】
このように構成されているバイアス電圧発生回路10において、トランジスタQ5,Q6およびQ7の電流増幅率hfeが十分大きい場合に、トランジスタQ7のコレクタ電流と抵抗素子R4に流れる電流が近似的に同じく、さらに、トランジスタQ5およびQ6のエミッタ電流も近似的に同じと考えられる。
即ち、トランジスタQ5、Q6およびQ7は、カレントミラー回路を構成している。当該カレントミラー回路により、差動増幅回路に供給される動作電流が設定される。さらに、当該カレントミラー回路により設定されたバイアス電圧Vbsに基づき、差動増幅回路に供給される基準電圧Vref が設定される。
【0024】
ここで、抵抗素子R4の抵抗値をr4 、抵抗素子R5およびR6の抵抗値を同じくr5 とし、さらに、トランジスタQ5,Q6およびQ7のベース・エミッタ間電圧はともにVbeとすると、バイアス電圧発生回路10により発生されたバイアス電圧Vbsは、次式により求められる。
【0025】
【数1】
Vbs=Vbe+(VCC−2Vbe)・r5 /(r4 +r5 ) …(1)
【0026】
このように、バイアス電圧Vbsは、電源電圧VCC、トランジスタのベース・エミッタ間電圧および抵抗素子の抵抗値により決定される。
【0027】
差動増幅回路において、トランジスタQ3のベースに上述したバイアス電圧Vbsが印加されるので、トランジスタQ3のエミッタに流れる電流i0 が、バイアス電圧Vbs、トランジスタQ3のベース・エミッタ電圧および抵抗素子R3の抵抗値により決定される。ここで、トランジスタQ3のベース・エミッタ電圧をVbeとして、抵抗素子R3の抵抗値をr3 とすると、電流i0 は次式により求められる。
【0028】
【数2】
i0 =(Vbs−Vbe)/r3 …(2)
【0029】
即ち、バイアス電圧VbsおよびトランジスタQ3のベース・エミッタ電圧が決まれば、電流i0 が決まる。このように、トランジスタQ3と抵抗素子R3により、トランジスタQ1とQ2のエミッタ同士に動作電流を供給する定電流源を構成する。当該定電流源により、トランジスタQ1とQ2のエミッタ同士の接続点に動作電流i0 が供給される。
【0030】
差動増幅回路は、動作電流i0 を受けて動作する。例えば、入力電圧Vinは基準電圧Vref より高い場合に、トランジスタQ1側に電流i0 が流れ、トランジスタQ2側にほとんど電流が流れない。即ち、トランジスタQ1がオン状態、トランジスタQ2がオフ状態にそれぞれ保持される。この場合に、トランジスタQ1のコレクタ電圧V1 は、(VCC−r1 ・i0 )となり、トランジスタQ2のコレクタ電圧Vは、電源電圧VCCとなる。即ち、この場合電圧比較回路の出力電圧Vout1は、次式により求まる。
【0031】
【数3】
Vout1=V1 −V2 =−r1 ・i0 …(3)
【0032】
逆に、入力電圧Vinは基準電圧Vref より低い場合に、トランジスタQ2側に電流i0 が流れ、トランジスタQ1側にほとんど電流が流れない。即ち、トランジスタQ1がオフ状態、トランジスタQ2がオン状態にそれぞれ保持される。この場合に、トランジスタQ1のコレクタ電圧V1 は、電源電圧VCCとなり、トランジスタQ2のコレクタ電圧Vは、(VCC−r1 ・i0 )となる。即ち、この場合電圧比較回路の出力電圧Vout2は、次式により求まる。
【0033】
【数4】
Vout2=V1 −V2 =r1 ・i0 …(4)
【0034】
上述のように、入力電圧Vinと基準電圧Vref のレベルに応じて、電圧比較回路の出力電圧Vout のレベルが異なる。当該出力電圧Vout に応じて、入力電圧Vinのレベルを判定することができる。
【0035】
基準電圧発生回路30は、抵抗素子R20とpnpトランジスタQ4により構成されている。
トランジスタQ4のベースにバイアス電圧Vbsが印加され、そのコレクタが接地され、エミッタが抵抗素子R20を介して電源電圧VCCの供給線に接続されている。トランジスタQ4のエミッタ電圧が基準電圧Vref として、差動増幅回路に供給される。
【0036】
ここで、pnpトトランジスタQ4のベース・エミッタ間電圧を、差動増幅回路を構成するnpnトランジスタQ1,Q2およびQ3と同じく、Vbeとすると、基準電圧Vref は、次式により求められる。
【0037】
【数5】
Vref =Vbs+Vbe …(5)
【0038】
即ち、基準電圧Vref は、バイアス電圧VbsおよびpnpトランジスタQ4のベース・エミッタ間電圧により決定される。
【0039】
ここで、トランジスタQ3のエミッタ電圧をVe とすると、(Ve =Vbs−Vbe)となる。入力電圧Vinが基準電圧Vref より低い場合に、上述したように、トランジスタQ1がオフ状態に、トランジスタQ2がオン状態にそれぞれ保持される。この場合に、トランジスタQ3のコレクタ電圧、即ち、トランジスタQ2のエミッタ電圧は、(Vref −Vbe)となり、トランジスタQ3のコレクタ・エミッタ間電圧Vceは次式により求まる。
【0040】
【数6】
Vce=(Vref −Vbe)−Ve =Vbe …(6)
【0041】
即ち、温度変化に関係なく、トランジスタQ3のコレクタ・エミッタ間電圧Vceが常に一定のレベルVbeに保持されているので、トランジスタQ3が飽和することなく、差動増幅回路は安定して動作可能である。
【0042】
一方、入力電圧Vinが基準電圧Vref より高い場合に、トランジスタQ1がオン状態、トランジスタQ2がオフ状態にそれぞれ保持される。ここで、入力電圧Vinと基準電圧Vref との差電圧をΔVとすると、この場合のトランジスタQ3のコレクタ・エミッタ間電圧Vceは、次式により表される。
【0043】
【数7】
Vce=Vbe+ΔV …(7)
【0044】
この場合にもトランジスタQ3が飽和することなく、差動増幅回路が正常に動作することができる。
このように、入力電圧Vinと基準電圧Vref との比較結果に関わらず、何れの場合においても差動増幅回路に動作電流を供給するトランジスタQ3が飽和することなく、正常に動作できる。さらに、基準電圧Vref を低く設定することが可能であり、出力信号のダイナミックレンジが広く取れる。
【0045】
以上説明したように、本実施形態によれば、トランジスタQ1、Q2およびQ3により差動増幅回路を構成し、トランジスタQ3と抵抗素子R3からなる定電流源はバイアス電圧Vbsに応じた定電流を差動増幅回路に供給する。ベースにバイアス電圧Vbsが印加されているトランジスタQ4およびそのエミッタと電源電圧VCC間に接続されている抵抗素子R20により、基準電圧供給回路20を構成し、トランジスタQ4のエミッタ電圧を基準電圧Vref としてトランジスタQ2のベースに入力し、トランジスタQ1のベースに印加される入力電圧Vinと比較し、比較結果に応じた電圧Vout を出力する。この結果、トランジスタの温度特性に影響されることなく、電流源を構成するトランジスタQ3が飽和状態になることが回避され、差動増幅回路は常に安定した状態で動作することができる。
【0046】
第2実施形態
図2は本発明に係る電圧比較回路の第2の実施形態を示す回路図である。
なお、本実施形態においては、バイアス電圧発生回路および差動増幅回路の各部分は、図1に示す本発明の第1の実施形態と同様であるため、ここで、差動増幅回路に定電流i0 を供給する電流源および基準電圧発生回路40のみを図示している。
【0047】
図示のように、電流源は、トランジスタQ3と抵抗素子R3により構成され、トランジスタQ3のベースにバイアス電圧Vbsが印加され、トランジスタQ3のエミッタが抵抗素子R3を介して接地されている。トランジスタQ3のコレクタに定電流i0 が流れる。電流i0 が動作電流として差動増幅回路に供給される。なお、電流i0 は、式(2)により求められる。
【0048】
基準電圧発生回路40は、図示のようにpnpトランジスタQ4aと抵抗素子R20,R21およびR22により構成されている。トランジスタQ4aのベースにバイアス電圧Vbsが印加され、コレクタが抵抗素子R22を介して接地され、エミッタが直列接続されている抵抗素子R20とR21を介して、電源電圧VCCの供給線に接続されている。
なお、本実施形態では、抵抗素子R22は抵抗値の小さいものであり、さらに、抵抗素子R22を省略できる。即ち、トランジスタQ4aのコレクタが直接接地してもよい。
【0049】
抵抗素子R20とR21との接続点の電圧が、基準電圧Vref として出力される。当該基準電圧Vref は、差動増幅回路に供給され、トランジスタQ2のベースに印加される。ここで、トランジスタQ4aのベース・エミッタ間電圧をVbeとし、さらに抵抗素子R21に生じた電圧降下をαとすれば、本実施形態における基準電圧Vref は、次式により求められる。
【0050】
【数8】
Vref =Vbs+Vbe+α …(8)
【0051】
このため、本実施形態においては、差動増幅回路の電流源を構成するトランジスタQ3のコレクタ・エミッタ間電圧は、上述した第1の実施形態に較べて、α分だけ大きくなるので、第1実施形態よりさらにトランジスタQ3が飽和しにくくなり、差動増幅回路が常に安定して動作することができる。
【0052】
以上説明したように、本実施形態によれば、基準電圧発生回路40において、ベースにバイアス電圧Vbsが印加されるpnpトランジスタQ4aを設けて、トランジスタQ4aのエミッタを直列した抵抗素子R20とR21を介して、電源電圧VCCに接続し、抵抗素子R20とR21との接続点の電圧を基準電圧Vref として差動増幅回路に供給するので、差動増幅回路に動作電流i0 を供給するトランジスタQ3のコレクタ・エミッタ間電圧は、抵抗素子R21の電圧降下分だけ大きく保持されるので、トランジスタQ3が飽和しにくくなり、温度と関係なく常に安定した動作が得られる。
なお、本実施形態は、上述した第1の実施形態に較べて、基準電圧Vref をやや大きく設定されるので、出力信号のダイナミックレンジもそれに応じて狭められるが、電流源を構成するトランジスタQ3のコレクタ・エミッタ間電圧が大きくなり、トランジスタの温度特性などに影響されることなく、飽和しにくくなり、電圧比較回路の動作安定性がさらに向上する。
【0053】
【発明の効果】
以上説明したように、本発明の電圧比較回路によれば、出力信号のダイナミックレンジを広くでき、トランジスタの温度特性に影響されることなく、常に安定した動作を実現できる利点がある。
【図面の簡単な説明】
【図1】本発明に係る電圧比較回路の第1の実施形態を示す回路図である。
【図2】電圧比較回路の第2の実施形態を示す回路図であり、基準電圧発生回路の構成を示す回路図である。
【図3】従来の電圧比較回路の一例を示す回路図である。
【符号の説明】
10…バイアス電圧発生回路、20,30,40…基準電圧発生回路、Q1,Q2,Q3,Q5,Q6,Q7…npnトランジスタ、Q4,Q4a…pnpトランジスタ、R1,R2,R3,R4,R5,R5,R11,R12,R13,R20,R21,R22…抵抗素子、VCC…電源電圧、GND…接地電位。
Claims (10)
- 入力電圧と所定の基準電圧とを比較し、比較結果に応じて所定のレベルを有する信号を出力する電圧比較回路であって、
電源電圧に応じて、所定のバイアス電圧を発生するバイアス電圧発生回路と、
制御電極に上記入力電圧が印加される第1のトランジスタと、制御電極に上記基準電圧が印加される第2のトランジスタとを有し、上記第1および第2のトランジスタのエミッタ同士の接続点に上記バイアス電圧に応じた動作電流が供給される差動増幅回路と、
制御電極に上記バイアス電圧が印加され、コレクタが上記第1および第2のトランジスタのエミッタ同士の接続点に接続され、エミッタが抵抗素子を介して接地されている第3のトランジスタと、
制御電極に上記バイアス電圧が印加され、コレクタが接地され、エミッタが負荷素子を介して電源電圧供給線に接続されている第4のトランジスタと
を有し、上記第4のトランジスタのエミッタ電圧が上記基準電圧として上記差動増幅回路を構成する上記第2のトランジスタの制御電極に印加される
電圧比較回路。 - 上記第4のトランジスタは、上記差動増幅回路を構成する上記第1および第2のトランジスタとチャネル導電型が異なる
請求項1記載の電圧比較回路。 - 上記第4のトランジスタのコレクタと接地電位間に、負荷素子が接続されている
請求項1記載の電圧比較回路。 - 上記バイアス電圧発生回路は、制御電極同士が接続され、エミッタが接地され、コレクタがそれぞれ負荷素子を介して電源電圧供給線に接続され、且つ一方のコレクタが上記制御電極同士に接続されている第5および第6のトランジスタにより構成され、
上記第5および第6のトランジスタの制御電極同士の電圧が上記バイアス電圧として、外部に出力される
請求項1記載の電圧比較回路。 - 上記バイアス電圧発生回路は、制御電極同士が共通に接続され、エミッタがそれぞれ抵抗素子を介して接地されている第5のトランジスタと第6のトランジスタと、
制御電極が上記第5のトランジスタのコレクタに接続され、その接続点が負荷素子を介して電源電圧供給線に接続され、エミッタが上記第6のトランジスタのコレクタに接続、コレクタが電源電圧供給線に接続されている第7のトランジスタと
を有する請求項1記載の電圧比較回路。 - 入力電圧と所定の基準電圧とを比較し、比較結果に応じて所定のレベルを有する信号を出力する電圧比較回路であって、
電源電圧に応じて、所定のバイアス電圧を発生するバイアス電圧発生回路と、
制御電極に上記入力電圧が印加される第1のトランジスタと、制御電極に上記基準電圧が印加される第2のトランジスタとを有し、上記第1および第2のトランジスタのエミッタ同士の接続点に上記バイアス電圧に応じた動作電流が供給される差動増幅回路と、
制御電極に上記バイアス電圧が印加され、コレクタが上記第1および第2のトランジスタのエミッタ同士の接続点に接続され、エミッタが負荷素子を介して接地されている第3のトランジスタと、
制御電極に上記バイアス電圧が印加され、コレクタが接地され、エミッタが直列接続されている少なくとも二つの抵抗素子を介して電源電圧供給線に接続されている第4のトランジスタと
を有し、上記直列に接続されている少なくとも二つの抵抗素子間の接続点の電圧が上記基準電圧として上記差動増幅回路を構成する上記第2のトランジスタの制御電極に印加される
電圧比較回路。 - 上記第4のトランジスタは、上記差動増幅回路を構成する上記第1および第2のトランジスタとチャネル導電型が異なる
請求項6記載の電圧比較回路。 - 上記第4のトランジスタのコレクタと接地電位間に、負荷素子が接続されている
請求項6記載の電圧比較回路。 - 上記バイアス電圧発生回路は、制御電極同士が接続され、エミッタが接地され、コレクタがそれぞれ負荷素子を介して電源電圧供給線に接続され、且つ一方のコレクタが上記制御電極同士に接続されている第5および第6のトランジスタにより構成され、
上記第5および第6のトランジスタの制御電極同士の電圧が上記バイアス電圧として、外部に出力されている
請求項6記載の電圧比較回路。 - 上記バイアス電圧発生回路は、制御電極同士が共通に接続され、エミッタがそれぞれ抵抗素子を介して接地されている第5のトランジスタと第6のトランジスタと、
制御電極が上記第5のトランジスタのコレクタに接続され、その接続点が抵抗素子を介して電源電圧供給線に接続され、エミッタが上記第6のトランジスタのコレクタに接続、コレクタが電源電圧供給線に接続されている第7のトランジスタと
を有する請求項6記載の電圧比較回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30188897A JP3736077B2 (ja) | 1997-11-04 | 1997-11-04 | 電圧比較回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30188897A JP3736077B2 (ja) | 1997-11-04 | 1997-11-04 | 電圧比較回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11136105A JPH11136105A (ja) | 1999-05-21 |
JP3736077B2 true JP3736077B2 (ja) | 2006-01-18 |
Family
ID=17902349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30188897A Expired - Fee Related JP3736077B2 (ja) | 1997-11-04 | 1997-11-04 | 電圧比較回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3736077B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1309165C (zh) * | 2004-05-20 | 2007-04-04 | 广达电脑股份有限公司 | 单向导通器件 |
JP2019148478A (ja) * | 2018-02-27 | 2019-09-05 | セイコーエプソン株式会社 | 電源電圧検出回路、半導体装置、及び、電子機器 |
-
1997
- 1997-11-04 JP JP30188897A patent/JP3736077B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11136105A (ja) | 1999-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4437023A (en) | Current mirror source circuitry | |
JP3736077B2 (ja) | 電圧比較回路 | |
JPH1124769A (ja) | 定電流回路 | |
JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
JP3671519B2 (ja) | 電流供給回路 | |
US5014019A (en) | Amplifier circuit operable at low power source voltage | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JP2647725B2 (ja) | 電圧比較器 | |
JP3526484B2 (ja) | 高入力インピーダンス回路 | |
JP3406468B2 (ja) | 定電圧発生回路 | |
JP3547895B2 (ja) | 定電流発生回路 | |
JPH0646370B2 (ja) | 定電流回路 | |
JPH07336161A (ja) | 差動増幅器 | |
JP2596151B2 (ja) | 電圧比較器 | |
JPH0546096Y2 (ja) | ||
JP2532900Y2 (ja) | リミッタ回路 | |
JPH04338811A (ja) | バンドギャップ基準電圧発生回路 | |
JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
JP4224967B2 (ja) | 電流検出回路 | |
KR830001932B1 (ko) | 증폭회로 | |
JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
JPH022545B2 (ja) | ||
JPH05343933A (ja) | 電圧電流変換回路 | |
JPS62182819A (ja) | 電源回路 | |
JPH06260925A (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051017 |
|
LAPS | Cancellation because of no payment of annual fees |