JP2647725B2

JP2647725B2 - 電圧比較器

Info

Publication number: JP2647725B2
Application number: JP5672490A
Authority: JP
Inventors: 仁石川; 勝巳本田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-03-09
Filing date: 1990-03-09
Publication date: 1997-08-27
Anticipated expiration: 2012-08-27
Also published as: JPH03259310A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、電圧比較器、特にヒステリシス回路内蔵
式電圧比較器に関するものである。

［従来の技術］第２図はヒステリシス特性を有する従来の電圧比較器
の回路図であり、（１），（２）は対をなす第１及び第
２のトランジスタであって、その各エミッタは共通接続
された後電流I₂を流す第２の定電流源（３）を介して電
源端子（４）に接続される。トランジスタ（１），
（２）の各コレクタは夫々第５及び第６のトランジスタ
（５），（６）の各コレクタに接続され、トランジスタ
（５），（６）の各エミッタは接地端子（７）に接続さ
れる。トランジスタ（１）のベースは電流I₁を流す第１
の定電流源（８）を介して電源端子（４）に接続される
と共に比較電圧発生用の第１の抵抗器（９）を介して第
３のトランジスタ（10）のエミッタ−コレクタを介して
接地端子（７）に接続される。トランジスタ（２）のベ
ースは電流I₃を流す第３の定電流源（11）を介して電源
端子（４）に接続されると共に第４のトランジスタ（1
2）のエミッタ−コレクタを介して接地端子（７）に接
続される。トランジスタ（５），（６）の各ベースは相
互接続される。またトランジスタ（６）のベースとコレ
クタは相互接続される。トランジスタ（12）のベースは
入力端子（13）に接続される。なお、トランジスタ
（１），（２），（10），（12）と定電流源（３），
（８），（11）はダーリントン入力型の差動増幅器を構
成し、トランジスタ（５），（６）は定電流負荷回路を
構成している。

第９及び第10のトランジスタ（14），（15）の各エミ
ッタは電源端子（４）に接続され、トランジスタ（14）
のコレクタはトランジスタ（10）のベースに接続される
と共に更に抵抗器（16）を介して接地端子（７）に接続
される。トランジスタ（15）のコレクタはベースと相互
接続されると共に第11のトランジスタ（16a）のコレク
タ−エミッタを介して接地端子（７）に接続される。ト
ランジスタ（16a）のベースは第12のトランジスタ（1
7）のベースと相互接続されると共に第13のトランジス
タ（18）のコレクタに接続される。トランジスタ（18）
のエミッタは接地端子（７）に接続され、そのベースは
第４の抵抗器（19）を介してトランジスタ（１）のコレ
クタに接続されると共に第4,第５の抵抗器（19），（2
0）を介して第７のトランジスタ（21）のベースに接続
される。トランジスタ（17）のエミッタは接地端子
（７）に接続され、そのコレクタは自己のベースと相互
接続されると共に電流I₅を流す第５の定電流源（22）を
介して電源端子（４）に接続される。トランジスタ（2
1）のエミッタは接地端子（７）に接続され、そのコレ
クタは電流I₄を流す第４の定電流源（23）を介して電源
端子（４）に接続されると共に第８のトランジスタ（2
4）のベースに接続される。トランジスタ（24）のエミ
ッタは接地端子（７）に接続され、そのコレクタは第３
の抵抗器（25）を介して電源端子（４）に接続されると
共に出力端子（26）に接続される。なお、トランジスタ
（14），（15），（16a），（18），（19）、定電流源
（22）、抵抗器（16），（19），（20）はヒステリシス
発生回路を構成し、トランジスタ（21），（24）、定電
流源（23）、抵抗器（25）は出力回路を構成する。

従来の電圧比較器は上述のように構成されており、以
下にその動作を詳しく説明する。

電圧比較器の入力端子（13）に供給される入力電圧V
_INが低く、トランジスタ（２）のベース電位V_B2がトラ
ンジスタ（１）のベース電位V_B1よりも低い場合、トラ
ンジスタ（１）のベース電位V_B1は、 V_B1＝R₁₆×I₅＋I₁×R₉＋V_BE10 （１）（V_BE10:トランジスタ（10）のベース・エミッタ間電
圧,R₉,R₁₆は夫々抵抗器（９），（16）の抵抗値）となる。V_B1＞V_B2であるため、トランジスタ（２）はON
し、トランジスタ（１）はOFFしている。それでトラン
ジスタ（21），（18）はOFFする。

次に、入力電圧V_INが上昇し、V_B1＜V_B2になると、ト
ランジスタ（１）はONし、トランジスタ（２）はOFFす
る。すると、トランジスタ（21），（18）がONすること
となり、トランジスタ（16a），（17），（14），（1
5）それぞれOFFし、電流I₅は流れなくなる。この場合の
トランジスタ（１）のベース電位V_B1′は V_B1′＝I₁×R₉＋V_BE10 （２）となり、V_B1とV_B1′の差がこの回路のヒステリシス幅△
Ｖとなって、△Ｖは上記（１）式−（２）式より △Ｖ＝I₅×R₁₆ （３）となる。つまり比較電圧は△Ｖだけのヒステリシス電圧
を持ち、入力電圧V_INが増加するときの比較電圧と入力
電圧V_INが減少するときの比較電圧とは△Ｖだけ差が出
ることになり、入・出力の関係においてヒステリシス特
性をもつ。

［発明が解決しょうとする課題］上記のような従来のヒステリシス回路内蔵式電圧比較
器では差動増幅器と出力回路との間にヒステリシス発生
回路が接続されているから、ヒステリシス発生回路を付
加する分構成素子が数多く、半導体集積回路において
は、素子占有面積が大きいという問題点があった。

この発明は、上記の問題点を解決するためになされた
もので、従来の回路に比べ、非常に少ない素子数でヒス
テリシス電圧を発生させる電圧比較器を得ることを目的
とする。

［課題を解決するための手段］この発明に係る電圧比較器は、差動増幅器の第２のト
ランジスタをマルチ主電極として、このマルチ主電極の
他方を、差動増幅器の第１のトランジスタとダーリント
ン接続の第３のトランジスタの制御電極と主電極間に接
続された第２の抵抗器の一端に接続し、この第２の抵抗
器にヒステリシス電圧を発生するようにしたものであ
る。

［作用］この発明においては、従来ヒステリシス電圧を発生さ
せるために専用の定電流源より電流を供給しヒステリシ
ス電圧を発生させていたのに対し、自己の差動増幅器を
構成する一対のトランジスタのマルチ主電極の一方から
の電流を利用することによりヒステリシス電圧を発生さ
せている。

［実施例］第１図はこの発明の一実施例を示す回路図であり、
（１），（３）〜（13），（16），（21），（23）〜
（26）は上述の従来回路と全く同一のものである。本実
施例では第２のトランジスタ（2A）としてマルチ主電極
すなわちマルチコレクタのもの使用し、その一方のコレ
クタをトランジスタ（６）のコレクタに接続するのは従
来回路同様であるが、その他のコレクタをトランジスタ
（10）のベースに接続する。そして、トランジスタ（1
0）のベースに接続されている抵抗器（16）をヒステリ
シス電圧発生用として使用する。トランジスタ（21）の
ベースを直接トランジスタ（１）のコレクタに接続す
る。ここでは従来用いられていたヒステリシス発生回路
は不要である。

次に、以上のような構成の電圧比較器の動作について
説明する。

まず、電圧比較器の入力端子（13）に供給される入力
電圧V_INが低く、差動増幅器のトランジスタ（１）のベ
ース電圧V_B1とトランジスタ（2A）のベース電位V_B2が、
V_B1＞V_B2のとき、トランジスタ（10）と（12）はON、ト
ランジスタ（2A）もONしていて、トランジスタ（１）は
OFFしている。ここで、トランジスタ（2A）はマルチコ
レクタであるので、各コレクタよりI₆,I₇という電流が
流れる。電流I₆が流れることによってトランジスタ（1
0）のベース・コレクタ間にI₆×I₁₆という電圧降下が発
生する。この場合の比較電圧、つまりトランジスタ
（１）のベース電位V_B1は、 V_B1＝I₆×R₁₆＋I₁×R₉＋V_BE10 （４｝となる。

また、トランジスタ（１）がOFFしているのでトラン
ジスタ（21）はOFF、トランジスタ（24）はONとなる。

次に、入力電圧V_INがしだいに上昇し、V_B1＜V_B2にな
った場合、トランジスタ（１）はONし、トランジスタ
（2A）はOFFする。すると、トランジスタ（2A）のマル
チコレクタのI₆,I₇という電流は流れなくなり、トラン
ジスタ（10）のベース電位がI₆×R₁₆だけさがることに
なる。この場合の比較電圧、つまりトランジスタ（１）
のベース電位V_B1′は V_B1′＝I₁×R₉＋V_BE10 （５）となる。

また、トランジスタ（１）がONするため、トランジス
タ（21）もONすることになり、トランジスタ（24）はOF
Fとなる。

つまり、V_B1とV_B1′の電圧の差が電圧比較器のヒステ
リシス電圧となり、上記（４）式−（５）式より、ヒス
テリシス電圧△Ｖは、 △Ｖ＝I₆×R₁₆ （６）となる。つまり比較電圧は△Ｖだけのヒステリシス電圧
を持ち、入力電圧V_INが増加するときの比較電圧と入力
電圧V_INが減少するときの比較電圧とは△Ｖだけ差が出
ることになり、入，出力の関係においてヒステリシス特
性をもつ。

なお、上記実施例では、PNPトランジスタ入力型の電
圧比較器について述べたが、トランジスタをすべて逆導
伝型として、NPNトランジスタ入力型の電圧比較器とし
てもよい。

［発明の効果］以上詳述したように、この発明は、差動増幅器の第２
のトランジスタをマルチ主電極として、このマルチ主電
極の他方を、差動増幅器の第１のトランジスタとダーリ
ントン接続の第３のトランジスタの制御電極と主電極間
に接続された第２の抵抗器の一端に接続し、この第２の
抵抗器にヒステリシス電圧を発生するようにしたので、
従来例に比べ回路の構成素子数を少なくしてヒステリシ
ス電圧が得られるという効果を奏する。

【図面の簡単な説明】

第１図はこの発明に係る電圧比較器の一実施例を示す回
路図、第２図は従来の電圧比較器を示す回路図である。図において、（１）は第１のトランジスタ、（2A）は第
２のトランジスタ、（３）は第２定電流源、（５）は第
５のトランジスタ、（６）は第６のトランジスタ、
（８）は第１の定電流源、（９）は第１の抵抗器、（1
0）は第３のトランジスタ、（11）は第３の定電流源、
（12）は第４のトランジスタ、（21）は第７のトランジ
スタ、（23）は第４の定電流源、（24）は第８のトラン
ジスタ、（25）は第３の抵抗器である。なお、図中、同一符号は同一、又は相当部分を示す。

Claims

(57)【特許請求の範囲】

【請求項１】対を成す第１及び第２のトランジスタ、該
第１及び第２のトランジスタにダーリントン接続された
第３及び第４のトランジスタ、上記第１のトランジスタ
の制御電極に接続された第１の定電流源、上記第１及び
第２のトランジスタの各一方の主電極に接続された第２
の定電流源、上記第２のトランジスタの制御電極に接続
された第３の定電流源、上記第１のトランジスタの制御
電極と上記第３トランジスタの一方の主電極との間に接
続された第１の抵抗器から成る差動増幅器と、上記第１のトランジスタの他方の主電極に主電極路が接
続された第５のトランジスタ、上記第２のトランジスタ
の他方のマルチ主電極の一方に主電極路が接続された第
６のトランジスタから成る定電流負荷回路と、上記第３のトランジスタの制御電極と他方の主電極との
間に接続された第２の抵抗器と、上記第１のトランジスタの他方の主電極に制御電極が接
続された第７のトランジスタ、該第７のトランジスタの
一方の主電極に接続された第４の定電流源、上記第７の
トランジスタの一方の主電極に制御電極が接続それた第
８のトランジスタ、該第８のトランジスタの一方の主電
極に接続された第３の抵抗器から成る出力回路と、を備え、上記第２のトランジスタのマルチ主電極の他方
を上記第２の抵抗器の一端に接続し、該第２の抵抗器に
ヒステリシス電圧を発生するようにしたことを特徴とす
る電圧比較器。