JP2001084043A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 リップルリジェクション特性の向上と動作電
圧の低電圧化が可能な半導体装置を提供する。 【解決手段】 入力端子１と各内部回路５、６の間に接
続され、各内部回路５、６に対して駆動電圧を供給する
ためのトランジスタＱ_４１と、エミッタに駆動電圧が、
ベースに基準電圧が供給され、基準電圧と駆動電圧の大
きさに応じて電流を通過させるトランジスタＱ_４４とを
有する電源供給回路４ａを設ける。トランジスタ
Ｑ_４２、Ｑ_４３、抵抗Ｒ_５の回路部分により、トランジ
スタＱ_４４を通過した電流に応じてトランジスタＱ_４１
の導通量を制御し、駆動電圧を、およそ基準電圧よりも
トランジスタＱ_４４のベース、エミッタ間の順方向電圧
の分だけ高い値に設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置のリッ
プルリジェクション特性の向上と最低動作電圧の低電圧
化を可能とするための技術に関する。

【０００２】

【従来の技術】ＩＣ化された半導体装置は、その内部に
数多くの増幅回路や比較回路、あるいは基準電圧発生回
路などの基本機能回路が高密度で形成されている。この
ような半導体装置としては、一例として、内部回路を図
２に示す回路図のように構成したレギュレータＩＣが存
在する。図２の回路は、先ず、入力端子１と出力端子２
の間にＰＮＰ型のトランジスタＱ_１の主電流路を直列に
接続し、トランジスタＱ_１のベースはＰＮＰ型のトラン
ジスタＱ_２を主電流路を介してグランドに接続する。ト
ランジスタＱ_１のベース、エミッタ間には抵抗Ｒ_１３を
接続し、出力端子２とグランドとの間には抵抗Ｒ _１とＲ
_２を直列に接続している。そして電源供給回路４ｂ、基
準電圧発生回路５、誤差増幅回路６を構成し、基準電圧
発生回路５と誤差増幅回路６の電源端子と入力端子１と
の間に電源供給回路を接続する。誤差増幅回路６の一方
の入力端子は基準電圧発生回路５の出力端子に接続し、
誤差増幅回路６の他方の入力端子は抵抗Ｒ_１と抵抗Ｒ_２
の接続点に接続し、誤差増幅回路６の出力端子はトラン
ジスタＱ_２のベースに接続した構成となっている。

【０００３】ここで電源供給回路４ｂ、基準電圧発生回
路５、誤差増幅回路６は、それぞれ以下のようにして構
成している。ＰＮＰ型のトランジスタＱ_４１のエミッタ
を入力端子に接続し、そのコレクタを抵抗Ｒ_８とダイオ
ードＤ_４３を介してグランドに接続する。トランジスタ
Ｑ_{４ １}のベースと入力端子１との間には抵抗Ｒ_３を接続
し、トランジスタＱ_４１のベースとグランドとの間には
ＮＰＮ型のトランジスタＱ_４２の主電流路を接続し、ト
ランジスタＱ_４１のコレクタ、ベース間にはダイオード
Ｄ_４１を接続する。トランジスタＱ_４２のベースは抵抗
Ｒ_４を介して制御入力端子３に接続し、電源供給回路４
bを構成する。

【０００４】また、電源供給回路４bを構成するトラン
ジスタＱ_４１のコレクタに、ＰＮＰ型のトランジスタＱ
_５１およびトランジスタＱ_５２の各エミッタを接続す
る。トランジスタＱ_５１およびトランジスタＱ_５２の互
いのベースを共通接続し、トランジスタＱ_５１のコレク
タ、ベース間を接続する。トランジスタＱ_５１とトラン
ジスタＱ_５２のそれぞれのコレクタは、それぞれＮＰＮ
型のトランジスタＱ_５３あるいはトランジスタＱ_５４の
コレクタに接続する。トランジスタＱ_５３とトランジス
タＱ_５４の互いのベースを共通接続し、トランジスタＱ
_５４のコレクタ、ベース間を接続する。トランジスタＱ
_５３のエミッタを抵抗Ｒ_１０と抵抗Ｒ_１１の直列回路を
介してグランドに接続し、トランジスタＱ_５４のエミッ
タを抵抗Ｒ _１０と抵抗Ｒ_１１の接続点に接続する。ベー
スが電源供給回路４bの抵抗Ｒ_８とダイオードＤ_４３の
接続点に接続されたトランジスタＱ_５５の主電流路をト
ランジスタＱ_５３の主電流路に対して並列に接続し、基
準電圧発生回路５を構成する。

【０００５】そして、電源供給回路４bを構成するトラ
ンジスタＱ_４１のコレクタに、ＰＮＰ型のトランジスタ
Ｑ_６１およびトランジスタＱ_６２の各エミッタを接続す
る。トランジスタＱ_６１およびトランジスタＱ_６２の互
いのベースを共通接続し、トランジスタＱ_６２のコレク
タ、ベース間を接続する。トランジスタＱ_６１とトラン
ジスタＱ_６２のそれぞれのコレクタは、それぞれＮＰＮ
型のトランジスタＱ_{６ ３}あるいはトランジスタＱ_６４の
コレクタに接続する。トランジスタＱ_６３とトランジス
タＱ_６４の各エミッタは共通接続し、その各エミッタの
共通接続点とグランドの間に抵抗Ｒ_１２を接続する。ト
ランジスタＱ_６３のベースは基準電圧発生回路５を構成
するトランジスタＱ_５４のコレクタおよびベースに接続
し、トランジスタＱ_６４のベースを抵抗Ｒ_１と抵抗Ｒ_２
の接続点に接続する。トランジスタＱ_６１とトランジス
タＱ_６３のコレクタ同士の接続点をトランジスタＱ_２の
ベースに接続し、誤差増幅回路６を構成する。

【０００６】以上のような構成とした図２の回路では、
制御入力端子３に印加される制御信号のレベルが高くな
るとトランジスタＱ_４２およびトランジスタＱ_４１がオ
ン状態となる。すると、電源供給回路４ｂのトランジス
タＱ_４１を介して、入力端子１に接続された外部電源か
ら基準電圧発生回路５、誤差増幅回路６の各内部回路に
駆動電圧が供給される。駆動電圧の供給を受けた基準電
圧発生回路５は、回路の起動時において、先ずトランジ
スタＱ_５５が導通することによりトランジスタＱ_５１と
Ｑ_５２によるカレントミラー回路が動作する。次にトラ
ンジスタＱ_５１とＱ_５２から電流の供給を受けたトラン
ジスタＱ_５３とＱ_５４によるカレントミラー回路が動作
し、トランジスタＱ_５３の導通に伴ってトランジスタＱ
_５５はオフ状態となる。以後、運転状態となった基準電
圧発生回路５は、半導体材料のバンドギャップに基づ
く、およそ１．２５Ｖの基準電圧をトランジスタＱ_５４
のコレクタおよびベースの位置に発生させることにな
る。

【０００７】一方、駆動電圧の供給を受けた誤差増幅回
路６については、先ず基準電圧の供給を受けたトランジ
スタＱ_６３が動通し、これに伴ってトランジスタＱ_２お
よびトランジスタＱ_１が導通する。トランジスタＱ_１が
導通すると、トランジスタＱ _１を介して入力端子１から
出力端子２に電力が伝達され、出力端子２に出力電圧が
出現する。出力端子２に出現した出力電圧は抵抗Ｒ_１と
Ｒ_２によって分圧され、この分圧電圧はトランジスタＱ
_６４のベースに供給される。するとトランジスタＱ_６４
は導通し、トランジスタＱ_６１、Ｑ_６２によるカレント
ミラー回路が動作する。以後、運転状態となった誤差増
幅回路６は、トランジスタＱ_６３に供給された基準電圧
とトランジスタＱ_６４に供給された分圧電圧に応じてト
ランジスタＱ_２およびＱ_１の導通量を制御し、出力電圧
の大きさを一定に制御することになる。

【０００８】このような図２の回路では、基準電圧発生
回路５および誤差増幅回路６は、オン状態のトランジス
タＱ_４１と入力端子１を介して外部電源と接続される。
このため、外部電源から供給される電圧が変動した場
合、基準電圧発生回路５および誤差増幅回路６は電圧変
動の影響を直接に受けてしまう。これに加え、各回路
５、６の電源側に設けられた各トランジスタＱ_５１、Ｑ
_５２、Ｑ_６１およびＱ_６２には、ＰＮＰ型のトランジス
タであるため印加電圧が高いとアーリー効果が大きく現
れる、また、ＰＮＰ型のトランジスタは製造プロセスに
おける諸条件の変動の影響を受けやすく、製品毎の特性
値のばらつきが大きくなるといった問題が有った。これ
らの理由から、図２の構成による回路は、特に電圧変動
の影響を受け易いものとなっており、半導体装置の入力
電圧の変動に対するリップルリジェクション特性の向上
とその特性の均質化が困難であった。

【０００９】このような図２の回路に対して、電源供給
回路を図３に示すような構成とすることにより、特性の
改善を図ることがあった。図３の回路は、ＰＮＰ型のト
ランジスタＱ_４８およびトランジスタＱ_４９の各エミッ
タを入力端子１に接続する。トランジスタＱ_４８とＱ
_４９の互いのベースを共通接続し、トランジスタＱ_４８
のコレクタ、ベース間を接続する。トランジスタＱ_４８
のコレクタとグランドとの間には抵抗Ｒ_９とトランジス
タＱ_４２の主電流路を直列に接続し、トランジスタＱ
_４２のベースは抵抗Ｒ_４を介して制御入力端子３に接続
する。トランジスタＱ_４９のコレクタはＮＰＮ型のトラ
ンジスタＱ_４１０のベースに接続し、トランジスタＱ
_４９のコレクタとグランドとの間には複数のダイオード
Ｄ_４４〜Ｄ_４８を直列に接続する。そして、トランジス
タＱ _４１０のコレクタを基準電圧発生回路５および誤差
増幅回路６の接続し、電源供給回路４cを構成してい
た。

【００１０】このような構成とした電源供給回路４cで
は、制御入力端子３に印加される制御信号のレベルが高
くなるとトランジスタＱ_４２がオン状態となり、トラン
ジスタＱ_４８、Ｑ_４９によるカレントミラー回路が動作
する。トランジスタＱ_４９の主電流路を通過した電流の
一部は直列接続したダイオードＤ_４４〜Ｄ_４８を介して
グランドに流入し、この時にダイオードＤ_４４〜Ｄ_４８
に発生した順方向電圧によってトランジスタＱ_４１０の
ベースの位置の電位が上昇する。するとトランジスタＱ
_４１０はエミッタの位置の電圧とそのベース、エミッタ
間電圧の合成値がベースの位置の電圧と同じになるよう
に動作し、基準電圧発生回路５および誤差増幅回路６に
供給する駆動電圧を、ほぼダイオードＤ_４４〜Ｄ_４８に
発生した全順方向電圧からＱ_４１０のベース、エミッタ
間電圧を差し引いた大きさにする。これにより、仮に入
力電圧が変動しても駆動電圧の変動量は入力電圧のそれ
よりも小さく抑えられ、入力電圧の変動に対する半導体
装置のリップルリジェクション特性の向上と特性の均質
化が可能となる。

【００１１】

【発明が解決しようとする課題】ところで、図３中の基
準電圧発生回路５に図２と同様なバンドギャップ型の基
準電圧発生回路を使用する場合、基準電圧発生回路５に
供給する駆動電圧には、およそ１．８Ｖ以上の電圧値が
必要である。図３の構成の回路においては、この駆動電
圧はダイオードＤ_４４〜Ｄ_４８の全順方向降下電圧によ
って決定される。ダイオード素子の順方向降下電圧の大
きさは室温状態で素子１個当たりおよそ０．７Ｖであ
る。そこで、駆動電圧を１．８Ｖ以上にするためには、
トランジスタＱ_４１０のベース、エミッタ間電圧を考慮
に入れると、ダイオード素子が４本必要になる。しか
し、ダイオード素子は−２ｍＶ／℃程度の温度特性を持
つため、半導体装置の全使用温度範囲において駆動電圧
が１．８Ｖを下回らないようにするには、さらにダイオ
ード素子を１本加える必要が有る。従って図３に示す電
源供給回路４cでは、合計５本以上のダイオード素子を
直列接続しなければならない。

【００１２】このような場合、外部電源から半導体装置
に供給する電圧としては、ダイオードＤ_４４〜Ｄ_４８の
全順方向降下電圧にトランジスタＱ_４９のコレクタ、エ
ミッタ間電圧を加えた、３．５Ｖ以上の電圧値が要求さ
れることになる。しかし、現在の市場では半導体装置の
最低の動作電圧値に２．５Ｖが要求されており、３．５
Ｖ以上の電圧値が要求される図３の電源供給回路４cを
採用した半導体装置では要求仕様を満足できなかった。
そこで本発明は、リップルリジェクション特性の向上と
動作電圧の低電圧化が可能な半導体装置を提供すること
を目的とする。

【００１３】

【課題を解決するための手段】上記課題を解決するため
の本発明による半導体装置は、外部電源に接続される入
力端子と、基準電圧発生回路を含む内部回路とを具備
し、さらに、内部回路に対して駆動電圧を供給するため
の第１のトランジスタと、基準電圧発生回路が出力する
基準電圧と駆動電圧の大きさに応じて電流を通過させる
第２のトランジスタとを有し、駆動電圧を入力端子に供
給された電圧よりも低く、かつ、基準電圧発生回路が出
力する基準電圧よりも高い大きさとする、入力端子と内
部回路との間に接続された電源供給回路と、を具備する
ことを特徴とする半導体装置。

【００１４】

【発明の実施の形態】半導体装置の入力端子と基準電圧
発生回路を含む内部回路の間に電源供給回路を接続す
る。電源供給回路は、入力端子と内部回路の間にその主
電流路が接続され、内部回路に対して駆動電圧を供給す
るための第１のトランジスタと、主電流路の一端に駆動
電圧が、制御端子に基準電圧発生回路からの基準電圧が
供給され、基準電圧と駆動電圧の大きさに応じて電流を
通過させる第２のトランジスタとを有するものとする。
そして第２のトランジスタを通過した電流に応じて第１
のトランジスタの導通量を制御し、駆動電圧を入力端子
に印加される電圧よりも低く、基準電圧発生回路が出力
する基準電圧よりも高い値に設定する。具体的には、駆
動電圧は、基準電圧よりも半導体素子の順方向電圧の分
だけ高い値に設定し、その半導体素子は第２のトランジ
スタとする。

【００１５】

【実施例】リップルリジェクション特性の向上と動作電
圧の低電圧化を可能とする本発明の実施例による半導体
装置の回路図を図１に示した。図１に示す回路は、電源
供給回路４ａを以下のように構成した。なお、図１にお
いて、図２、図３に示されたものと同じ構成要素に対し
ては同じ符号を付与してある。トランジスタＱ_４１のエ
ミッタは入力端子１に接続し、トランジスタＱ_４１のベ
ース、エミッタ間、コレクタ、ベース間にはそれぞれ抵
抗Ｒ_３、ダイオードＤ _４１を接続する。トランジスタＱ
_４１のベースはトランジスタＱ_４２のコレクタに接続
し、トランジスタＱ_４２のエミッタはダイオードＤ_４２
と抵抗Ｒ_５の直列回路を介してグランドに接続する。ト
ランジスタＱ_４２のベースは抵抗Ｒ_４を介して制御入力
端子３に接続し、さらにトランジスタＱ_４２のベースは
ＮＰＮ型のトランジスタＱ_４３のコレクタに接続する。
トランジスタＱ_４３のベースはトランジスタＱ_４２のエ
ミッタに接続し、トランジスタＱ_４３のエミッタはグラ
ンドに接続する。

【００１６】トランジスタＱ_４１のコレクタはＰＮＰ型
のトランジスタＱ_４４のエミッタに接続し、トランジス
タＱ_４４のコレクタはＰＮＰ型のトランジスタＱ_４５の
エミッタに接続し、トランジスタＱ_４５のコレクタはダ
イオードＤ_４２と抵抗Ｒ_５の接続点に接続する。２つの
ＮＰＮ型のトランジスタＱ_４６とＱ_４７のベースを共通
接続し、各エミッタをグランドに接続する。トランジス
タＱ_４６のコレクタ、ベース間を接続し、トランジスタ
Ｑ_４６のコレクタをトランジスタＱ_４５のベースに接続
する。トランジスタＱ_４７のコレクタを抵抗Ｒ_７を介し
てトランジスタＱ_４４のベースに接続し、トランジスタ
Ｑ_４４のベースを抵抗Ｒ_６を介して基準電圧発生回路５
の基準電圧が得られる回路点に接続し、電源供給回路４
ａを構成する。なお、基準電圧発生回路５の起動用のト
ランジスタＱ_５５のベースをトランジスタＱ_４２のエミ
ッタへ接続すること以外の残りの回路部分については、
図１と図２の回路構成は同一である。

【００１７】以上のような構成とした図１の回路では、
電源供給回路４ａは基準電圧発生回路５及び誤差増幅回
路６に対し、以下のようにして駆動電圧を供給する。制
御入力端子３に印加される制御信号のレベルが高くなる
と、トランジスタＱ _４２と共にトランジスタＱ_４１が導
通し、電源供給回路４ａから基準電圧発生回路５および
誤差増幅回路６の各内部回路に駆動電圧が供給される。
ここでトランジスタＱ_４３は、トランジスタＱ_４２のベ
ース電流をダイオードＤ_４２と抵抗Ｒ _５の直列回路間に
現れた電圧に応じて安定化する役割を果たす。トランジ
スタＱ _４２が導通した直後にトランジスタＱ_５５が導通
することにより基準電圧発生回路５が動作を開始し、ト
ランジスタＱ_５４のベースおよびコレクタの位置におよ
そ１．２５Ｖの基準電圧を発生させる。この基準電圧は
誤差増幅回路６に供給されると同時に、電源供給回路４
ａのトランジスタＱ_４４のベースにも抵抗Ｒ_６を介して
供給される。

【００１８】ここで、トランジスタＱ_４１のコレクタの
位置に現れる駆動電圧が所定の電圧値を越えて高くなろ
うとすると、トランジスタＱ_４４のコレクタからトラン
ジスタＱ_４５の主電流路を介して抵抗Ｒ_５に流入する電
流が増加する。すると抵抗Ｒ _５の端子間電圧が増加し、
トランジスタＱ_４２を介して流れるトランジスタＱ_{４ １}
のベース電流の流量が減少する。その結果、トランジス
タＱ_４１はコレクタ、エミッタ間電圧を増加させ、駆動
電圧が前記所定の電圧値を越えて高くなろうとするのを
抑制する。なお、図１に示す構成の回路における所定の
電圧値とは、トランジスタＱ_４４のベースに供給される
基準電圧とトランジスタＱ_４４のベース、エミッタ間の
順方向電圧を合わせた電圧値にほぼ等しい値である。

【００１９】図１のような構成では、基準電圧が１．２
５Ｖ、トランジスタＱ_４４のベース、エミッタ間の順方
向電圧がおよそ０．６５Ｖ前後であるため、基準電圧発
生回路５に供給される駆動電圧は電源供給回路４ａによ
って約１．９Ｖの値に設定されることになる。仮に外部
電源からの供給電圧が変動しても、上記した電源供給回
路４ａによる駆動電圧の設定動作によって、基準電圧発
生回路５、誤差増幅回路６への供給電圧の変動の影響は
非常に小さくすることができる。その結果、半導体装置
内の各回路の見掛け上のリップルリジェクション特性は
向上する。また、１．９Ｖの駆動電圧とトランジスタＱ
４１のコレクタ、エミッタ間電圧を考慮すると、図１に
示す回路構成とした半導体装置は最低の動作電圧を約２
Ｖにすることができ、動作電圧の低電圧化も可能とな
る。

【００２０】なお、トランジスタＱ_４６とトランジスタ
Ｑ_４７によるカレントミラー回路はトランジスタＱ_４４
とＱ_４５のベース電流を補正する役割を果たしている。
また、この動作の中で図１に示すトランジスタＱ
_４１は、制御入力端子３に印加された制御信号のレベル
に応じて基準電圧発生回路５などの内部回路に供給する
駆動電圧をオン、オフするスイッチとしての機能と、駆
動電圧を安定化するための電圧制御素子としての機能を
合わせ持っている。さらにトランジスタＱ_４２、トラン
ジスタＱ_４３および抵抗Ｒ_５の回路部分は、トランジス
タＱ_４１のベース電流を安定的に流す定電流回路として
の機能と共に、トランジスタＱ_４４から流入する電流信
号に応じてトランジスタＱ_４１のベース電流を制御する
制御回路としての機能を合わせ持っている。

【００２１】以上に説明した本発明の実施例において、
図１の回路図は全体としてシリーズレギュレータを構成
しているが、これに限定されず、本発明は基準電圧発生
回路を含む内部回路を具備する種々の半導体装置に適用
可能である。また図１の実施例では、制御入力端子３を
有し、外部から動作をオン、オフすることが可能な構成
の半導体装置を示しているが、例えば抵抗Ｒ_４の一端を
制御入力端子３ではなく入力端子１に接続し、外部から
動作をオン、オフすることができない構成の半導体装置
であっても良い。さらに、電源供給回路４ａ中のダイオ
ードＤ_４２を省略する、基準電圧発生回路５を他の回路
構成にするなど、本発明の要旨を変更しない範囲で回路
構成を変更することは可能である。

【００２２】

【発明の効果】以上に説明したように本発明による半導
体装置は、内部回路に対して駆動電圧を供給するための
第１のトランジスタと、基準電圧発生回路が出力する基
準電圧と駆動電圧の大きさに応じて電流を通過させる第
２のトランジスタとを有する電源供給回路を入力端子と
内部回路との間に接続する。ここで電源供給回路は、駆
動電圧を基準電圧発生回路が出力する基準電圧よりも半
導体素子の順方向電圧の分だけ高い大きさとなるよう
に、第２のトランジスタを通過した電流に応じて第１の
トランジスタの導通量を制御することを特徴としてい
る。これにより、電源供給回路の駆動電圧の設定動作に
よって内部回路への供給電圧の変動の影響は非常に小さ
くすることができ、半導体装置のリップルリジェクショ
ン特性は向上する。また、駆動電圧は基準電圧よりも半
導体素子の順方向電圧分だけ高い値に設定されることか
ら、半導体装置の動作電圧も低くできる。従って本発明
によれば、リップルリジェクション特性の向上と動作電
圧の低電圧化が可能な半導体装置を提供することが可能
となる。

【図面の簡単な説明】

【図１】 本発明による半導体装置の実施例の回路図。

【図２】 従来の半導体装置の一例の回路図。

【図３】 特性面の改良を図った従来の半導体装置の別
の回路図。

【符号の説明】

１：入力端子 ２：出力端子 ３：制御入力端
子 ４ａ：本発明による電源供給回路 ４ｂ、
４ｃ：従来の電源供給回路 ５：基準電圧発生回路
６：誤差増幅回路 Ｑ_４１：トランジスタ
（第１のトランジスタ） Ｑ_４４：トランジスタ
（第２のトランジスタ）

フロントページの続き (72)発明者 木谷 幸典 埼玉県鶴ヶ島市大字五味ヶ谷18番地 東光 株式会社埼玉事業所内 (72)発明者 曽我部 貴志 埼玉県鶴ヶ島市大字五味ヶ谷18番地 東光 株式会社埼玉事業所内 Ｆターム(参考） 5F038 BB04 BB08 BG06 EZ20 5H430 BB01 BB09 BB11 EE03 EE19 FF02 FF13 GG04 HH03 HH05

Claims (3)

【特許請求の範囲】
1. 【請求項１】 外部電源に接続される入力端子と、 基準電圧発生回路を含む内部回路と、 該内部回路に対して駆動電圧を供給するための第１のト
   ランジスタと、該基準電圧発生回路が出力する基準電圧
   と該駆動電圧の大きさに応じて電流を通過させる第２の
   トランジスタとを有し、該駆動電圧を該入力端子に供給
   された電圧よりも低く、かつ、該基準電圧発生回路が出
   力する基準電圧よりも高い大きさとする、該入力端子と
   該内部回路との間に接続された電源供給回路と、を具備
   することを特徴とする半導体装置。
2. 【請求項２】 前記供給電圧は、前記基準電圧発生回路
   が出力する基準電圧よりも、半導体素子のＰＮ接合部分
   に発生する順方向降下電圧の分だけ高くした事を特徴と
   する、請求項1に記載した半導体装置。
3. 【請求項３】 前記基準電圧発生回路がバンドギャップ
   型であることを特徴とする、請求項１あるいは請求項２
   に記載した半導体装置。