JP2709033B2 - 定電圧発生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体バイポーラトラ
ンジスタのベース・エミッタ間に形成されるダイオード
のバンドギャップ電圧を利用した定電圧発生回路に関す
る。

【０００２】

【従来の技術】従来から、半導体集積回路（ＩＣ）上に
形成される定電圧発生回路にはバンドギャップレファレ
ンスと呼ばれる基準電圧発生回路が広く用いられてい
る。たとえば特開平２−２８５４０８号公報や特開平５
−３５３４５号公報、あるいは特開平６−３５５５８号
公報などにそれぞれ開示されている。特開平２−２８５
４０８号公報では温度補正について、特開平５−３５３
４５号公報では従来技術としてバンドギャップ基準電圧
源が開示され、特開平６−３５５５８号公報では定電流
源回路にバンドギャップ電圧を利用する構成がそれぞれ
開示されている。

【０００３】図７は、従来からのバンドギャップ電圧を
利用した典型的な定電圧発生回路の構成を示す。バンド
ギャップ電圧は、ＮＰＮトランジスタＱ１，Ｑ２の共通
接続されたベースに発生する。トランジスタＱ１のエミ
ッタ接合面積は、トランジスタＱ２のＮ倍である。トラ
ンジスタＱ１，Ｑ２のコレクタには、一対のＰＮＰトラ
ンジスタＱ３，Ｑ４によって構成されるカレントミラー
回路からそれぞれコレクタ電流Ｉ１が供給される。トラ
ンジスタＱ１のエミッタとトランジスタＱ２のエミッタ
との間には抵抗Ｒ１が接続され、トランジスタＱ２のエ
ミッタと抵抗Ｒ１の接続部と接地ＧＮＤとの間には抵抗
Ｒ２が接続される。トランジスタＱ１，Ｑ２の共通接続
されるベースは、抵抗Ｒ３を介して出力電圧Ｖｏｕｔに
接続され、抵抗Ｒ４を介して接地ＧＮＤに接続される。
電源電圧の正電圧Ｖｃｃは、出力電圧Ｖｏｕｔがエミッ
タから導出されるＮＰＮ型の出力トランジスタＱ５のコ
レクタに接続される。出力トランジスタＱ５のコレクタ
とベースとの間には一定の電流Ｉ０を流す定電流源ＩＳ
０が接続される。

【０００４】トランジスタＱ１，Ｑ２および抵抗Ｒ１，
Ｒ２はバンドギャップ回路１を構成し、トランジスタＱ
３，Ｑ４および抵抗Ｒ５，Ｒ６はカレントミラー回路２
を構成する。トランジスタＱ１のコレクタには、ＮＰＮ
トランジスタＱ６のベースも接続される。トランジスタ
Ｑ６のエミッタには、トランジスタＱ７のベースが接続
され、トランジスタＱ６，Ｑ７のコレクタは、定電流源
ＩＳ０と出力トランジスタＱ５のベースとの接続部に接
続される。トランジスタＱ６，Ｑ７はダーリントン回路
を形成し、そのトランジスタＱ６のベースとコレクタと
の間には発振防止用のコンデンサＣ０が接続される。ト
ランジスタＱ７のエミッタと接地ＧＮＤとの間には、ベ
ースとコレクタが直結されてダイオードとして動作する
ＮＰＮトランジスタＱ８が接続される。これらのトラン
ジスタＱ６，Ｑ７，Ｑ８およびコンデンサＣ０は、フィ
ードバック回路３を構成する。

【０００５】バンドギャップ回路１では、トランジスタ
Ｑ１，Ｑ２のコレクタには、カレントミラー回路２から
等しい電流Ｉ１がそれぞれ供給される。ベース・エミッ
タ間に流れる電流は、コレクタ・エミッタ間に流れる電
流に比較すると小さいので、トランジスタＱ１，Ｑ２の
エミッタにも電流Ｉ１がそれぞれ流れるものとみなすこ
とができる。トランジスタＱ１，Ｑ２のベースは共通接
続されているので、抵抗Ｒ１の電圧降下分だけ、トラン
ジスタＱ１のベースエミッタ間電圧はトランジスタＱ２
のベース・エミッタ間電圧よりも小さくなる。一般にト
ランジスタのベース・エミッタ間電圧Ｖｂｅは、次の第
１式のようにして表される。

【０００６】 Ｖｂｅ＝Ｖｔ・ｌｎ（Ｉｅ／Ｉｓ） …（１） ここで、Ｖｔは、ボルツマン定数をｋ、素電荷をｑ、絶
対温度をＴとするとＶｔ＝ｋ・Ｔ／ｑである。Ｉｅはエ
ミッタ電流であり、Ｉｓは逆方向飽和電流である。エミ
ッタ接合面積がＮ倍のトランジスタＱ１の逆方向飽和電
流は、トランジスタＱ２のＮ倍となる。共通接続された
トランジスタＱ１，Ｑ２のベースエミッタ間電圧の差
は、抵抗Ｒ１の電圧降下分であるので、次の第２式が得
られる。

【０００７】 Ｉ１・Ｒ１＝Ｖｂｅ２−Ｖｂｅ１ ＝Ｖｔ・ｌｎ（Ｉｅ２／Ｉｓ）− Ｖｔ・ｌｎ（Ｉｅ１／（Ｎ／Ｉｓ）） ＝Ｖｔ・ｌｎＮ …（２） ここで、Ｖｂｅ１，Ｖｂｅ２は、トランジスタＱ１，Ｑ
２のベース・エミッタ間電圧をそれぞれ示す。Ｉｅ１，
Ｉｅ２は、トランジスタＱ１，Ｑ２のエミッタ電流をそ
れぞれ示す。第２式から、次の第３式のようにして電流
Ｉ１が求められる。

【０００８】 Ｉ１＝Ｖｔ・ｌｎＮ／Ｒ１ …（３） バンドギャップ電圧である基準電圧Ｖｒｅｆは、次の第
４式のように求められる。

【０００９】 Ｖｒｅｆ＝Ｖｂｅ２＋２・Ｉ１・Ｒ２ ＝Ｖｂｅ２＋２・Ｖｔ・Ｒ２／Ｒ１・ｌｎＮ …（４） 出力電圧Ｖｏｕｔは、その抵抗Ｒ３，Ｒ４による分圧が
基準電圧Ｖｒｅｆに等しいので、次の第５式のようにし
て求められる。

【００１０】 Ｖｏｕｔ＝Ｖｒｅｆ（Ｒ３＋Ｒ４）／Ｒ４ …（５） 上述の第４式においては、Ｖｔは絶対温度Ｔに比例する
ので正の温度特性があり、ベースエミッタ間電圧Ｖｂｅ
は−２ｍＶ／℃の負の温度特性を有する。抵抗Ｒ１，Ｒ
２の比率や、エミッタ接合面積の比Ｎなどを適宜選択す
ることによって、第４式で表される基準電圧Ｖｒｅｆの
温度変動の小さい基準電圧を得ることができる。一般に
基準電圧Ｖｒｅｆは１．２５〜１．３Ｖ程度となって温
度変動の小さい基準電圧を得ることができる。

【００１１】出力電圧Ｖｏｕｔが上昇しようとすると、
トランジスタＱ２のベース電位が上昇するので、電流Ｉ
１が増加する。抵抗Ｒ１による電圧降下分も増大するの
で、トランジスタＱ１のベース・エミッタ間電圧は減少
し、ベース・エミッタ間の電流も減少するので、コレク
タ・エミッタ間の電流も減少する。この減少分の電流
は、フィードバック回路３の入口のトランジスタＱ６の
ベースに流れる。これによって出力トランジスタＱ５の
ベースへの電流はトランジスタＱ７に吸い込まれ、トラ
ンジスタＱ５のエミッタの出力電圧が減少して、出力電
圧Ｖｏｕｔは、基準電圧Ｖｒｅｆが抵抗Ｒ３，Ｒ４によ
る分圧と等しくなるまで低下する。出力電圧Ｖｏｕｔが
減少したときの動作は、フィードバック回路３の入口側
のトランジスタＱ６のベースへの電流が減り、トランジ
スタＱ７が定電流源ＩＳ０からの出力電流Ｉ０を吸い込
まなくなるので、出力トランジスタＱ５のベース電流が
増加し、トランジスタＱ５のコレクタ・エミッタ間の電
流が多く流れて内部抵抗が減少し、出力電圧Ｖｏｕｔを
上昇させることができる。

【００１２】図７に示すような定電圧発生回路は、その
機能上、動作電源電圧範囲が広く、動作温度範囲が広
く、出力電圧設定範囲が広いことが望まれる。

【００１３】

【発明が解決しようとする課題】図７の出力電圧Ｖｏｕ
ｔの下限は、第５式からは抵抗Ｒ３の抵抗値が０のとき
のＶｒｅｆとなるけれども、Ｖｏｕｔを下げてゆくと、
トランジスタＱ３が先に飽和し、図７の構成では制御す
ることができなくなる。すなわち次の第６式の関係が必
要である。

【００１４】 Ｖｏｕｔ＞Ｖｂｅ７＋Ｖｂｅ６＋Ｖｂｅ５＋Ｖｃｅｓ３ …（６） ここでＶｂｅ５，Ｖｂｅ６，Ｖｂｅ７は、トランジスタ
Ｑ５，Ｑ６，Ｑ７のベース・エミッタ間電圧Ｖｂｅを示
し、Ｖｃｅｓ３はトランジスタＱ３のコレクタ・エミッ
タ間飽和電圧を示す。

【００１５】特にＶｂｅ５〜Ｖｂｅ７は、低温になるほ
ど大きくなり、設定可能なＶｏｕｔの下限の値は大きく
なる。仮にＶｂｅ５〜Ｖｂｅ７が０．８Ｖであり、Ｖｃ
ｅｓ３が０．１Ｖであるとすると、Ｖｏｕｔ＞２．５Ｖ
となり、さらに動作マージンを見込むと、出力電圧Ｖｏ
ｕｔは３．０Ｖ以下に設定することは困難である。また
電源電圧Ｖｃｃが低下すると、定電流源ＩＳ０が動作し
なくなり、出力電圧Ｖｏｕｔが低下する。

【００１６】さらに、カレントミラー回路２のトランジ
スタＱ３，Ｑ４の電流増幅率ｈｆｅが低いと、カレント
ミラーとしての動作が充分でなく、トランジスタＱ１，
Ｑ２に供給する電流値がＩ１で等しい条件がずれる。ま
たフィードバック回路３の入力トランジスタＱ６のベー
ス電流によっても、トランジスタＱ１，Ｑ２に流れる電
流のずれが生じる。さらにトランジスタＱ４のコレクタ
電位が変化すると、アーリー効果によってトランジスタ
Ｑ３，Ｑ４のカレントミラーとしての動作電流にずれが
生じ、バンドギャップ回路のトランジスタＱ１，Ｑ２に
流れる電流のずれが大きくなる。アーリー効果は、図８
に示すようなトランジスタのコレクタ特性が原因で生じ
る。すなわち、ベース電流Ｉｂが一定でも、コレクタ・
エミッタ間電圧Ｖｃｅに応じてコレクタ電流Ｉｃが変化
するためである。

【００１７】本発明の目的は、出力電圧の変化の範囲が
広く、特に下限側でも安定な動作を行うことができる定
電圧発生回路を提供することである。

【００１８】

【課題を解決するための手段】本発明は、同一導電型式
の第１および第２トランジスタを有し、第１トランジス
タのエミッタ接合面積が第２トランジスタのエミッタ接
合面積のＮ倍であることを除いて同一構造を有し、第１
トランジスタのエミッタは第１抵抗を介して、第２トラ
ンジスタのエミッタと第２抵抗の一端との接続部に接続
され、第２抵抗の他端は接地され、共通接続されるベー
スの電圧を基準電圧として発生するバンドギャップ回路
と、第１および第２トランジスタとは導電型式の異なる
一対の第３および第４トランジスタを有し、第３および
第４トランジスタのベースと第３トランジスタのコレク
タとは共通接続されて前記第１トランジスタのコレクタ
に接続され、第４トランジスタのコレクタは第２トラン
ジスタのコレクタに接続され、第１および第２トランジ
スタのコレクタ・エミッタ間に等しい電流をそれぞれ供
給する基準カレントミラー回路と、基準カレントミラー
回路に電流を供給する基準定電流回路と、第１および第
２トランジスタと同一導電型式で、基準定電流回路と基
準カレントミラー回路との接続部にベースが接続され、
エミッタから出力電圧を導出する第５トランジスタと、
第５トランジスタからの出力電圧に応答し、第５トラン
ジスタのベース電流を制御しながら出力電圧と基準電圧
とを対応させるフィードバック回路とを含むことを特徴
とする定電圧発生回路である。また本発明の前記フィー
ドバック回路の入力側には、ベースが第２および第４ト
ランジスタのコレクタに接続され、第３および第４トラ
ンジスタと同一導電型式で３倍のエミッタ接合面積を有
し、前記バンドギャップ回路の第１および第２トランジ
スタに供給される電流の３倍の電流がエミッタ・コレク
タ間に流れる第６トランジスタと、第３および第４トラ
ンジスタのベースにベースが共通接続されてカレントミ
ラー回路を構成する第７トランジスタと、第６および第
７トランジスタのコレクタに３：１の割合で電流を流す
カレントミラー回路とを含むことを特徴とするまた本発
明の前記フィードバック回路の入力側には、ベースが第
２および第４トランジスタのコレクタに共通接続され、
第３および第４トランジスタと同一導電型式で２倍のエ
ミッタ接合面積を有する第６トランジスタと、前記バン
ドギャップ回路の第１および第２トランジスタと同一導
電型式を有し、第２トランジスタの２倍のエミッタ接合
面積を有し、ベースおよびエミッタが第２トランジスタ
のベースおよびエミッタにそれぞれ接続される第７トラ
ンジスタと、第６および第７トランジスタに等しいエミ
ッタ・コレクタ間電流を供給するカレントミラー回路と
を含むことを特徴とする。また本発明の前記フィードバ
ック回路は、基準定電流回路と基準カレントミラー回路
との接続部と、第５トランジスタのベースとの間に接続
される第３抵抗を有し、第６トランジスタと入力カレン
トミラー回路との接続部にベースが接続され、第１およ
び第２トランジスタと同一導電型式を有する第８トラン
ジスタと、第８トランジスタのエミッタと接地との間に
接続され、一定電流が流れる負荷定電流回路と、第８ト
ランジスタのエミッタと負荷定電流回路との接続部にベ
ースが接続され、エミッタが第３抵抗と第５トランジス
タのベースとの接続部に接続され、第１および第２トラ
ンジスタは異なる導電型式を有する第９トランジスタと
を含むことを特徴とするまた本発明の前記負荷定電流回
路は、起動を確実に行うための起動回路を含むことを特
徴とする。

【００１９】

【作用】本発明に従えば、基準カレントミラー回路とバ
ンドギャップ回路とフィードバック回路とは、出力トラ
ンジスタである第５トランジスタのベースに接続される
ので、第５トランジスタのエミッタ側からの出力電圧の
下限を低くすることができる。

【００２０】また本発明に従えば、基準カレントミラー
回路では、第３トランジスタＱ１３のコレクタには第３
トランジスタＱ１３、第４トランジスタＱ１４および第
７トランジスタＱ２４のベースが接続され、第４トラン
ジスタＱ１４のコレクタには３倍のエミッタ接合面積を
有する第６トランジスタＱ２３のベースが接続される。
これによって、第３および第４トランジスタＱ１３，Ｑ
１４のコレクタ・エミッタ間電圧Ｖｃｅがほぼ同じにな
り、アーリー効果の影響がなくなる。さらにカレントミ
ラー回路Ｑ２１，Ｑ２２によって第６トランジスタＱ２
３のコレクタ電流は、第７トランジスタＱ２４のコレク
タ電流の３倍の電流が流れるようになっている。これに
よって、第３、第４および第７トランジスタＱ１３，Ｑ
１４，Ｑ２４によるバンドキャップ回路への供給電流の
ずれが第６トランジスタＱ２３のベース電流で補正さ
れ、安定な動作を行うことができる。

【００２１】また本発明に従えば、基準カレントミラー
回路では、第３トランジスタＱ１３のコレクタには、第
３トランジスタＱ１３および第４トランジスタＱ１４の
ベースが接続され、第４トランジスタＱ１４のコレクタ
には、２倍のエミッタ接合面積を有する第６トランジス
タＱ３４のベースが接続される。これによって、第３お
よび第４トランジスタＱ１３，Ｑ１４のコレクタ・エミ
ッタ間電圧Ｖｃｅがほぼ同じになり、アーリー効果の影
響がなくなる。さらに第７トランジスタＱ３１およびカ
レントミラー回路Ｑ３２，Ｑ３３によって、第６トラン
ジスタＱ３４のコレクタ電流は、第２トランジスタＱ１
２、すなわち第３および第４トランジスタＱ１３，Ｑ１
４のコレクタ電流の２倍の電流が流されるようになって
いる。これによって、第３および第４トランジスタＱ１
３，Ｑ１４のベース電流によるバンドキャップ回路への
供給電流のずれが第６トランジスタＱ３４のベース電流
で補正され、安定な動作を行うことができる。

【００２２】また本発明に従えば、基準定電流源と出力
トランジスタである第５トランジスタのベースとの間に
は、第３抵抗が挿入される。これによって、高温時にカ
レントミラー回路の第４トランジスタが飽和するのを防
ぐことができる。

【００２３】また本発明に従えば、フィードバック回路
を動作させるために設ける負荷定電流源に、電源立上り
時の起動が容易なものを用いるので、安定な動作を行う
ことができる。

【００２４】

【実施例】図１は、本発明の第１実施例の構成を示す。
バンドキャップ回路１１内には、導電型式がＮＰＮであ
る第１トランジスタＱ１１および第２トランジスタＱ１
２が、ベースが共通接続され、エミッタ間には第１抵抗
である抵抗Ｒ１１が接続された状態で含まれる。トラン
ジスタＱ１２のエミッタと接地ＧＮＤとの間には第２抵
抗である抵抗Ｒ１２が接続される。各トランジスタＱ１
１，Ｑ１２には、基準カレントミラー回路１２から等し
い電流Ｉ１１が供給される。トランジスタＱ１１のエミ
ッタ接合面積は、トランジスタＱ１２のエミッタ接合面
積のＮ倍に製造され、他の条件はできるだけ同一となる
ように構成される。

【００２５】基準カレントミラー回路１２は、ＰＮＰ型
トランジスタの第３トランジスタＱ１３および第４トラ
ンジスタＱ１４がベースが共通接続され、さらに第４ト
ランジスタＱ１４のコレクタとも接続されて構成され
る。トランジスタＱ１３およびＱ１４のエミッタ側に
は、等しい抵抗値を有する抵抗Ｒ１５およびＲ１６が接
続される。抵抗Ｒ１５、Ｒ１６の共通接続側と電源の正
電圧Ｖｃｃとの間には、一定電流Ｉ１０を供給する定電
流源ＩＳ１０が設けられる。

【００２６】基準電流源ＩＳ１０と抵抗Ｒ１５およびＲ
１６の接続部は、ＮＰＮ型出力トランジスタである第５
トランジスタＱ１５のベースに接続される。トランジス
タＱ１５のコレクタは正電圧Ｖｃｃに接続され、エミッ
タから出力電圧Ｖｏｕｔが得られる。出力電圧Ｖｏｕｔ
と接地ＧＮＤとの間には、直列抵抗Ｒ１３およびＲ１４
が接続される。抵抗Ｒ１３およびＲ１４の接続部は、バ
ンドギャップ回路１１のトランジスタＱ１１およびＱ１
２の共通接続されたベースに接続され、基準電圧Ｖｒｅ
ｆが得られる。

【００２７】フィードバック回路１３は、ダーリントン
接続されたＮＰＮトランジスタＱ１６，１７と、同じく
ダーリントン接続されたＮＰＮトランジスタＱ１８およ
びＱ１９とが、それぞれ、トランジスタＱ１３のコレク
タと、トランジスタＱ１１およびＱ１２のベースに接続
される。トランジスタＱ１７およびＱ１９のエミッタは
共通接続され、抵抗Ｒ１７を介して接地ＧＮＤに接続さ
れる。トランジスタＱ１６およびＱ１７の共通接続され
たコレクタはトランジスタＱ１５のベースに接続され、
発振防止用の位相補正コンデンサＣ１０を介してトラン
ジスタＱ１６のベースにも接続される。トランジスタＱ
１８およびＱ１９のコレクタは、電源の正電圧Ｖｃｃに
接続される。

【００２８】このフィードバック回路１３では、帰還回
路を構成するトランジスタＱ１６，Ｑ１７のエミッタ
と、エミッタホロア回路Ｑ１８，Ｑ１９のエミッタとを
共通接続し、基準カレントミラー回路の抵抗Ｒ１３，Ｒ
１４を出力トランジスタＱ１５のベースに接続すること
によって、出力電圧設定および動作電源電圧を下げるこ
とが可能となる。すなわちエミッタホロア回路のトラン
ジスタＱ１８のベース電圧は、バンドギャップ電圧であ
り、基準電圧Ｖｒｅｆで１．２５〜１．３Ｖの範囲で温
度変動が小さくなっており、またトランジスタのＶｂｅ
は０．６〜０．７Ｖ程度であって、−２ｍＶ／℃の温度
特性を有している。このため、高温ではＶｒｅｆ≧Ｖｂ
ｅ１８＋Ｖｂｅ１９となる。ここでＶｂｅ１８，Ｖｂｅ
１９は、それぞれトランジスタＱ１８，Ｑ１９のベース
・エミッタ間電圧である。この条件でトランジスタＱ１
８，Ｑ１９が動作し、トランジスタＱ１７のエミッタ電
圧Ｖｅ１７が、次の第７式のようになる。

【００２９】 Ｖｅ１７＝Ｖｒｅｆ−Ｖｂｅ１８−Ｖｂｅ１９ …（７） トランジスタＱ１７のエミッタ電圧Ｖｅ１７および抵抗
Ｒ１７、トランジスタＱ１８，Ｑ１９に流れる電流は、
高温になると増加する。また、低温では、Ｖｒｅｆ≦Ｖ
ｂｅ１８＋Ｖｂｅ１９となるので、トランジスタＱ１
８，Ｑ１９が動作しなくなる。抵抗Ｒ１７に流れる電流
は、トランジスタＱ１７からの電流だけになるので、こ
のときのエミッタ電圧Ｖｅ１７は、次の第８式のように
なる。

【００３０】 Ｖｅ１７＝Ｒ１７・Ｉ１７ …（８） ここでＩ１７は、一定電流Ｉ１０から基準カレントミラ
ー回路１２に流れる電流と、トランジスタＱ１９のベー
スに流れる電流とを差し引いた電流であり、Ｒ１７・Ｉ
１７＝０．２Ｖ程度に設定しておく。

【００３１】トランジスタＱ１６のベース電圧Ｖｂ１６
は、次の第９式で表される。

【００３２】 Ｖｂ１６＝Ｖｅ１７＋Ｖｂｅ１６＋Ｖｂｅ１７ …（９） 第７式、第８式および第９式から、トランジスタＱ１６
のベース電圧Ｖｂ１６は、第１０式で表され、低温時に
は第１１式で表され、充分に低い電圧とすることができ
る。

【００３３】 Ｖｂ１６＝Ｖｒｅｆ−Ｖｂｅ１８−Ｖｂｅ１９＋Ｖｂｅ１７＋Ｖｂｅ１６ ≒Ｖｒｅｆ…（10） Ｖｂ１６＝Ｒ１７・Ｉ１７＋Ｖｂｅ１６＋Ｖｂｅ１７ …（11） このように、基準カレントミラー回路１２の抵抗Ｒ１
５，Ｒ１６を、出力トランジスタＱ１５のベースに接続
することによって、出力電圧Ｖｏｕｔの設定電圧を、低
温時および高温時ともに基準電圧Ｖｒｅｆ程度まで下げ
ることが可能となる。また動作電源電圧を、Ｖｃｃ＝Ｖ
ｏｕｔ＋Ｖｂｅ１５＋α≒２．５Ｖまで下げることが可
能となる。また一方、抵抗Ｒ１３を大きくし、出力電圧
Ｖｏｕｔを高く設定することも可能である。その最大設
定電圧は、使用するＩＣ製造プロセスの耐圧によって決
まる。

【００３４】図２は、本発明の第２実施例の構成を示
す。ここで第１実施例と対応する部分には同一の参照符
を付す。注目すべきは、フィードバック回路２０内にカ
レントミラー回路２２が設けられ、第６トランジスタＱ
２３のエミッタ接合面積が、第７トランジスタＱ２４の
エミッタ接合面積の３倍となっていることである。カレ
ントミラー回路２２は、ＮＰＮ型トランジスタＱ２１，
Ｑ２２によって構成される。Ｑ２１のエミッタ接合面積
は、Ｑ２２のエミッタ接合面積の３倍とにっており、そ
のコレクタはＰＮＰトランジスタＱ２３のコレクタに接
続されている。トランジスタＱ２３のベースは、第２ト
ランジスタＱ１２および第４トランジスタＱ１４の共通
接続されたコレクタに接続される。トランジスタＱ２２
のコレクタは、ＰＮＰトランジスタＱ２４のコレクタに
接続される。トランジスタＱ２４のベースは、基準カレ
ントミラー回路１２の第３および第４トランジスタＱ１
３，Ｑ１４の共通接続されたベースに接続される。トラ
ンジスタＱ２３およびトランジスタＱ２４のエミッタ
は、抵抗Ｒ２１，Ｒ２２を介して出力トランジスタであ
る第５トランジスタＱ１５のベースにそれぞれ接続され
る。

【００３５】トランジスタＱ２１のコレクタとトランジ
スタＱ２３のコレクタの接続部は、ＮＰＮトランジスタ
Ｑ２５のベースに接続される。トランジスタＱ２５のコ
レクタは出力トランジスタＱ１５のベースに接続され、
エミッタは接地ＧＮＤに接続される。トランジスタＱ２
３のベースと接地ＧＮＤとの間およびトランジスタＱ２
５のベース・コレクタ間には、発振防止のための位相補
正用コンデンサＣ２１，Ｃ２２がそれぞれ接続される。

【００３６】トランジスタＱ２４は、ベースが基準カレ
ントミラー回路１２のトランジスタＱ１３，Ｑ１４に接
続され、抵抗Ｒ２２が抵抗Ｒ１５およびＲ１６に等しい
ように設定すると、カレントミラー比が１：１のカレン
トミラーとして動作する。また入力カレントミラー回路
２２では、トランジスタＱ２１のエミッタ接合面積がト
ランジスタＱ２２のエミッタ接合面積の３倍に設定され
ているので、カレントミラー比が１：３として動作す
る。トランジスタＱ１３，Ｑ１４，Ｑ２１，Ｑ２２，Ｑ
２４のコレクタ電流をそれぞれＩｃ１３，Ｉｃ１４，Ｉ
ｃ２１，Ｉｃ２２，Ｉｃ２４とすると、次の第１２式お
よび第１３式が成立つ。

【００３７】 Ｉｃ１３＝Ｉｃ１４＝Ｉｃ２４ …（12） Ｉｃ２１＝Ｉｃ２３＝３・Ｉｃ１３ …（13） 第１トランジスタＱ１１のコレクタ電流Ｉｃ１１として
は、トランジスタＱ１３のコレクタ電流Ｉｃ１３および
ベース電流Ｉｂ１３と、トランジスタＱ１４のベース電
流Ｉｂ１４と、トランジスタＱ２４のベース電流とが流
れ込み、各トランジスタの電流増幅率がほぼ等しいとす
れば、次の第１４式のような関係が成立する。

【００３８】 Ｉｃ１１＝Ｉｃ１３＋Ｉｂ１３＋Ｉｂ１４＋Ｉｂ２４ ≒Ｉｃ１３＋３・Ｉｂ１３ …（14） トランジスタＱ１２のコレクタ電流Ｉｃ１２は、トラン
ジスタＱ１４のコレクタ電流Ｉｃ１４およびトランジス
タＱ２３のベース電流Ｉｂ２３が流れ込み、各トランジ
スタの電流増幅率がほぼ等しいとすれば、第１３式を考
慮して次の第１５式のように表される。

【００３９】 Ｉｃ１２＝Ｉ１４＋Ｉｂ２３≒Ｉｃ１３＋３・Ｉｂ１３ …（15） 各トランジスタの電流増幅率ｈｆｅがばらついても、ト
ランジスタＱ１１とＱ１２のコレクタ電流のずれは小さ
くなり、出力電圧Ｖｏｕｔのばらつきを小さく抑えるこ
とができる。またトランジスタＱ１４のエミッタ・コレ
クタ間電圧は、トランジスタＱ２３のベース・エミッタ
間電圧に保たれるので、アーリー効果による電流比のず
れを防ぐことができる。

【００４０】図３は、本発明の第３実施例の構成を示
す。本実施例で第１および第２実施例に対応する部分に
は同一の参照符を付す。注目すべきは、フィードバック
回路３０内に、出力トランジスタであるトランジスタＱ
１５のベースと基準定電圧源ＩＳ１０との間に第３抵抗
Ｒ３１が設けられ、基準カレントミラー回路１２の構成
するトランジスタＱ１３，Ｑ１４の２倍のエミッタ接合
面積を有する第６トランジスタとしてＰＮＰトランジス
タＱ３４が設けられ、負荷定電流源である定電流源ＩＳ
３０が含まれることである。

【００４１】トランジスタＱ３１には、基準カレントミ
ラー回路１２の出力電流Ｉ１１の２倍の電流が流れ、
１：１カレントミラー回路を構成するカレントミラー回
路３２の一対のＰＮＰトランジスタＱ３２，Ｑ３３によ
って、トランジスタＱ３３のコレクタ電流も２・Ｉ１１
となる。トランジスタＱ３３のコレクタはトランジスタ
Ｑ３４のエミッタに接続され、さらにＮＰＮトランジス
タＱ３５のベースに接続される。トランジスタＱ３５の
コレクタは正電圧Ｖｃｃに接続され、エミッタは負荷定
電流源ＩＳ３０とＰＮＰトランジスタＱ３６のベースと
に接続される。トランジスタＱ３６のコレクタは接地Ｇ
ＮＤに接続され、エミッタはトランジスタＱ１５のベー
スに接続される。トランジスタＱ１５のベースは、さら
に抵抗Ｒ３１を介して、基準定電流源ＩＳ１０と基準カ
レントミラー回路１２の抵抗Ｒ１５およびＲ１６の接続
部に接続される。トランジスタＱ３４のベースと接地Ｇ
ＮＤとの間には、発振防止のための位相補正用コンデン
サＣ３１が接続される。

【００４２】トランジスタＱ１１のコレクタには、トラ
ンジスタＱ１３のコレクタおよびベースからの電流と、
トランジスタＱ１４のベースからの電流が流れ込む。ト
ランジスタＱ１２のコレクタには、トランジスタＱ１４
のコレクタと、トランジスタＱ３４のベースからの電流
が流れ込む。トランジスタＱ３４のベース電流が、トラ
ンジスタＱ１３およびＱ１４のベース電流の合計とほぼ
等しくなるので、トランジスタの電流増幅率ｈｆｅのば
らつきによるバンドギャップ回路のずれを補正すること
ができる。

【００４３】抵抗Ｒ３１は、高温時に基準カレントミラ
ー回路１２のトランジスタＱ１４が飽和するのを防止す
るために設けられる。すなわちトランジスタＱ１４のコ
レクタ・エミッタ間電圧Ｖｃｅは、次の第１６式のよう
に表される。

【００４４】 Ｖｃｅ＝｛Ｖｏｕｔ＋Ｖｂｅ１５＋Ｒ３１・（Ｉ０−２・Ｉ１１） −Ｒ１６・Ｉ１１｝−｛Ｖｏｕｔ＋Ｖｂｅ１５−Ｖｂｅ３６ ＋Ｖｂｅ３５−Ｖｂｅ３４｝ ＝Ｒ３１・（Ｉ０−２・Ｉ１１）−Ｒ１６・Ｉ１１＋Ｖｂｅ３６ ＋Ｖｂｅ３４−Ｖｂｅ３５ ≒Ｒ３１・（Ｉ０−２・Ｉ１１）＋Ｖｂｅ …（16） ここで、Ｖｂｅ１５，Ｖｂｅ３４，Ｖｂｅ３５，Ｖｂｅ
３６はそれぞれトランジスタＱ１５，Ｑ３４，Ｑ３５，
Ｑ３６のベース・エミッタ間電圧を示し、これらの値は
ほぼ等しい電圧Ｖｂｅであると近似することができる。
高温になってＶｂｅが小さくなっても、抵抗Ｒ３１によ
る電圧降下分によって、Ｖｃｅは大きく保たれ、基準カ
レントミラー回路１２の飽和を防ぐことができる。

【００４５】図４は、本発明の第４実施例の構成を示
す。本実施例は図３に示す第３実施例における負荷用定
電流源ＩＳ３０をＮＰＮトランジスタＱ４０および抵抗
Ｒ４０によって実現したものであり、他の部分は図３の
実施例と同等である。本実施例では、トランジスタＱ１
１，Ｑ１２およびＱ３１のベース電流は、トランジスタ
Ｑ１５から抵抗Ｒ１３を介して供給される。トランジス
タＱ１５は、定電流源Ｉ１０からベース電流が供給され
るけれども、ベース電流はトランジスタＱ３６によって
制御される。電源Ｖｃｃがなだらかに立ち上がった場合
を想定すると、一定電流Ｉ１０，Ｉ３０が低電圧、たと
えばＶｃｃ＝２Ｖｂｅ＝１．４Ｖから流れ始めるなら
ば、トランジスタＱ３６のベース電流が引っ張られるた
めに、トランジスタＱ３６が能動化され、定電流源ＩＳ
１０から供給される電流を吸引してしまってトランジス
タＱ１５のベースには流さなくなる。すなわち電源が立
ち上がっても、この回路が起動しないで出力が出てこな
い。

【００４６】本実施例では、トランジスタＱ１５が動作
して初めて、トランジスタＱ４０が動作し、トランジス
タＱ３６が先に動作してトランジスタＱ１５のベース電
流が供給されない状態にはならない。

【００４７】図５は、本発明の第５実施例の構成を示
す。本実施例も第３実施例に類似し、第３実施例の対応
定電流源ＩＳ３０をカレントミラー回路５２によって実
現した構成である。カレントミラー回路５２には、一対
のＮＰＮトランジスタＱ５１，Ｑ５２と、同一抵抗値の
抵抗Ｒ５１，Ｒ５２が含まれる。本実施例では、トラン
ジスタＱ３４のコレクタ電流が流れるようになってか
ら、トランジスタＱ５２が電流Ｉ３０を吸い込み、トラ
ンジスタＱ３６の動作が可能となる。トランジスタＱ３
４の動作は、トランジスタＱ１１，Ｑ１２，Ｑ３１，Ｑ
３２，Ｑ３３が正常に動作してから開始される。この動
作開始のためには、先に出力トランジスタであるトラン
ジスタＱ１５が立ち上がることが必要であるので、先に
トランジスタＱ３６が動作してトランジスタＱ１５が起
動しなくなることはない。

【００４８】図６は、本発明の各実施例におけるカレン
トミラー回路の考え方を示す。図６（１）は第１〜第５
実施例の基準カレントミラー回路１２の構成であるけれ
ども、出力電圧Ｖｏｕｔ３Ｖ以上に設定するときには、
図６（２）のようなＰＮＰトランジスタＱ６０を追加し
た構成に変更し、カレントミラーの精度を上げて、基準
電圧Ｖｒｅｆおよび出力電圧Ｖｏｕｔの精度を向上させ
ることができる。またカレントミラー回路２２，３２な
どでも、抵抗Ｒ１５，Ｒ１６を除いて、同様な構成に変
更することができ、電流比の精度を向上させることがで
きる。以上の各実施例では、電源の正電圧Ｖｃｃと接地
ＧＮＤとの間で正の電圧として出力電圧Ｖｏｕｔと基準
電圧Ｖｒｅｆを発生させているけれども、トランジスタ
の導電型式をＰＮＰとＮＰＮとの間で変更すれば、負の
電圧も同様に実現することができる。基準用定電流源Ｉ
Ｓ１０の定電流Ｉ１０を変えることによって、出力トラ
ンジスタＱ１５のドライブ能力を変えることができ、非
常に汎用性が高い回路を実現することができる。特に低
電圧での動作の必要な乾電池２個で動くシステムや、自
動車用車載機器など電圧変動範囲の広いシステムなどに
好適に用いることができる。

【００４９】

【発明の効果】以上のように本発明によれば、バンドギ
ャップ電圧付近まで出力電圧を低下させることができ、
広い範囲の出力を容易に得ることができる。

【００５０】また本発明によればバンドキャップ回路へ
等しい電流を供給するカレントミラー回路の負荷条件が
一対のトランジスタ間で同一に近くなるので、電流増幅
率のばらつき等があっても、動作条件が大きくずれるこ
とはなく、精度の高い動作を行うことができる。

【００５１】また本発明によれば、基準カレントミラー
回路の動作ができるだけ同一条件となるようにフィード
バック回路の入力回路のトランジスタのエミッタ接合面
積が調整されているので、安定な動作を広い電圧範囲に
わたって行うことができる。

【００５２】また本発明によれば、高温時でも基準カレ
ントミラー回路のトランジスタが飽和しないので、安定
な動作を行うことができる。

【００５３】また本発明によれば、フィードバック回路
が電源立上り時にも安定に動作することができるので、
広い動作条件で精度の高い動作を行うことができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の構成を示す電気回路図で
ある。

【図２】本発明の第２実施例の構成を示す電気回路図で
ある。

【図３】本発明の第３実施例の構成を示す電気回路図で
ある。

【図４】本発明の第４実施例の構成を示す電気回路図で
ある。

【図５】本発明の第５実施例の構成を示す電気回路図で
ある。

【図６】本発明のさらに他の実施例の部分的な構成を示
す電気回路図である。

【図７】典型的な先行技術の構成を示す電気回路図であ
る。

【図８】典型的なトランジスタのコレクタ特性を示すグ
ラフである。

【符号の説明】

１１ バンドギャップ回路 １２ 基準カレントミラー回路 ２０，３０，４０，５０ フィードバック回路 ２２，３２ カレントミラー回路 ５２ 定電流カレントミラー回路 ＩＳ１０，ＩＳ３０ 定電流源 Ｑ１１〜Ｑ１９，Ｑ２１〜Ｑ２５，Ｑ３１〜Ｑ３６，Ｑ
４０，Ｑ５１，Ｑ５２，Ｑ６０ トランジスタ Ｒ１１〜Ｒ１７，Ｒ２１，Ｒ２２，Ｒ３１，Ｒ４０，Ｒ
５１，Ｒ５２ 抵抗

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 同一導電型式の第１および第２トランジ
   スタを有し、第１トランジスタのエミッタ接合面積が第
   ２トランジスタのエミッタ接合面積のＮ倍であることを
   除いて同一構造を有し、第１トランジスタのエミッタは
   第１抵抗を介して、第２トランジスタのエミッタと第２
   抵抗の一端との接続部に接続され、第２抵抗の他端は接
   地され、共通接続されるベースの電圧を基準電圧として
   発生するバンドギャップ回路と、 第１および第２トランジスタとは導電型式の異なる一対
   の第３および第４トランジスタを有し、第３および第４
   トランジスタのベースと第３トランジスタのコレクタと
   は共通接続されて前記第１トランジスタのコレクタに接
   続され、第４トランジスタのコレクタは第２トランジス
   タのコレクタに接続され、第１および第２トランジスタ
   のコレクタ・エミッタ間に等しい電流をそれぞれ供給す
   る基準カレントミラー回路と、 基準カレントミラー回路に電流を供給する基準定電流回
   路と、 第１および第２トランジスタと同一導電型式で、基準定
   電流回路と基準カレントミラー回路との接続部にベース
   が接続され、エミッタから出力電圧を導出する第５トラ
   ンジスタと、 第５トランジスタからの出力電圧に応答し、第５トラン
   ジスタのベース電流を制御しながら出力電圧と基準電圧
   とを対応させるフィードバック回路とを含むことを特徴
   とする定電圧発生回路。
2. 【請求項２】 前記フィードバック回路の入力側には、 ベースが第２および第４トランジスタのコレクタに接続
   され、第３および第４トランジスタと同一導電型式で３
   倍のエミッタ接合面積を有し、前記バンドギャップ回路
   の第１および第２トランジスタに供給される電流の３倍
   の電流がエミッタ・コレクタ間に流れる第６トランジス
   タと、 第３および第４トランジスタのベースにベースが共通接
   続されてカレントミラー回路を構成する第７トランジス
   タと、 第６および第７トランジスタのコレクタに３：１の割合
   で電流を流すカレントミラー回路とを含むことを特徴と
   する請求項１記載の定電圧発生回路。
3. 【請求項３】 前記フィードバック回路の入力側には、 ベースが第２および第４トランジスタのコレクタに共通
   接続され、第３および第４トランジスタと同一導電型式
   で２倍のエミッタ接合面積を有する第６トランジスタ
   と、 前記バンドギャップ回路の第１および第２トランジスタ
   と同一導電型式を有し、第２トランジスタの２倍のエミ
   ッタ接合面積を有し、ベースおよびエミッタが第２トラ
   ンジスタのベースおよびエミッタにそれぞれ接続される
   第７トランジスタと、 第６および第７トランジスタに等しいエミッタ・コレク
   タ間電流を供給するカレントミラー回路とを含むことを
   特徴とする請求項１記載の定電圧発生回路。
4. 【請求項４】 前記フィードバック回路は、 基準定電流回路と基準カレントミラー回路との接続部
   と、第５トランジスタのベースとの間に接続される第３
   抵抗を有し、第６トランジスタと入力カレントミラー回
   路との接続部にベースが接続され、第１および第２トラ
   ンジスタと同一導電型式を有する第８トランジスタと、 第８トランジスタのエミッタと接地との間に接続され、
   一定電流が流れる負荷定電流回路と、 第８トランジスタのエミッタと負荷定電流回路との接続
   部にベースが接続され、エミッタが第３抵抗と第５トラ
   ンジスタのベースとの接続部に接続され、第１および第
   ２トランジスタは異なる導電型式を有する第９トランジ
   スタとを含むことを特徴とする請求項３記載の定電圧発
   生回路。
5. 【請求項５】 前記負荷定電流回路は、起動を確実に行
   うための起動回路を含むことを特徴とする請求項４記載
   の定電圧発生回路。