JP2772957B2 - レベル切り換え回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、レベル切り換え回路に関し、例えば三角
波発生回路等の発振回路に利用して有効な技術に関する
ものである。

〔従来の技術〕

三角波発生回路は、例えばスイッチングレギュレータ
に利用される。スイッチングレギュレータは、三角波と
出力電圧に対応した基準電圧からパルス幅変調信号を形
成してスイッチング制御を行うことにより、上記パルス
幅変調信号におけるパルスデューティに対応した所望の
出力電圧を得るようにするものである。

三角波（鋸歯状信号）発生回路の例としては、例えば
1981年６月30日発行『集積回路応用ハンドブック』頁15
0〜頁151、特開昭61−294922号公報がある。

〔発明が解決しようとする課題〕

高速化（高周波数化）を図った三角波発生回路を得る
には、上、下端レベルの切り換え速度を速くする必要が
ある。また、安定な発振出力を得るために温度特性の良
くする必要がある。

この発明の目的は、高速で温度特性に優れたレベル切
り換え回路を提供することにある。

この発明の他の目的は、高速化を図りつつ、温度特性
の良好な三角波発生回路に適したレベル切り換え回路を
提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
第１の基準電圧を受けるNPNトランジスタと差動形態に
され、ベースとコレクタが共通接続されたNPNトランジ
スタの共通エミッタに第１の定電流源回路を設け、上記
第１の基準電圧より低い電位にされた第２の基準電圧を
受けるPNPトランジスタと差動形態にされ、ベースとコ
レクタが共通接続されたPNPトランジスタの共通エミッ
タに上記第１の定電流源回路と同じ電流値の電流を形成
する第２の定電流源回路を設け、上記ダイオード形態の
NPNトランジスタとPNPトランジスタのベース，コレクタ
の共通接続点に対して上記第１、第２の定電流源回路の
電流値の1/2の電流値の電流を流す定電流押し出し回路
及び所定の制御信号に従い選択的に上記第１、第２の定
電流源回路の電流値と同じ電流値の電流を流す定電流吸
い込み回路を設けて上記ダイオード形態のNPNトランジ
スタ及びPNPトランジスタのベース，コレクタ共通接続
点から出力レベルを得る。

〔作 用〕 上記した手段よれば、定電流吸い込み回路の動作に対
応して、ベース，コレクタが共通接続されたNPNトラン
ジスタ又はPNPトランジスタが動作状態になる。このよ
うに電流切り換え動作に従ってトランジスタと対応する
差動NPNトランジスタ又は差動PNPトランジスタのベー
ス，エミッタを介して上記第１又は第２の基準電圧の切
り換えが高速にできるとともに、レベル変化なく得られ
るものとなる。

〔実施例１〕 第１図には、この発明に係るレベル切り換え回路を用
いた対称三角波発生回路の一実施例の回路図が示されて
いる。同図の各回路素子は、キャパシタを除いて公知の
半導体集積回路の製造技術によって、単結晶シリコンの
ような１個の半導体基板上において形成される。

この実施例の三角波発生回路おいては、キャパシタCT
の充電電流と、放電電流とを切り換えることにより三角
波を発生させる。上記充放電電流の切り換えは、定電流
源I1により定常的にキャパシタCTに充電電流（押し出し
電流）を供給し、上記同様な定電流源I1の電流を受ける
トランジスタQ3とQ5からなる電流ミラー回路により２倍
の吸い込み定電流2I1を選択的に形成して、キャパシタC
Tに対して充電／放電電流を流すようにする。なお、上
記電流ミラー回路では、トランジスタQ3のベース、コレ
クタは、トランジスタQ4のエミッタ、ベースを介して共
通化されるのものである。

この実施例では、特に制限されないが、上記電流ミラ
ー回路を構成するトランジスタQ3,Q5のサイズを等しく
し、そのエミッタ抵抗R1とR2の抵抗値を2:1に設定する
ことによって、上記２倍の定電流2I1を形成している。

上記トランジスタQ3のコレクタと接地電位点との間に
は、スイッチトランジスタQ6が設けられ、このトランジ
スタQ6をオン状態にすると、上記電流ミラー回路を構成
するトランジスタQ3,Q5がオフ状態となり、上記放電電
流2I1が形成されない。したがって、このときには、定
電流源I1によりキャパシタCTが充電される。

これに対して、上記トランジスタQ6をオフ状態にする
と、上記電流ミラー回路を構成するトランジスタQ3,Q5
が動作状態となり、上記２倍の吸い込み電流2I1を形成
する。したがって、このときには、両定電流源の差電流
（−I1）によりキャパシタCTの放電動作が行われるもの
となる。上記のように正／負の定電流I1によりキャパシ
タCTの充放電を行うので、対称三角波を得ることができ
る。

上記トランジスタQ6のスイッチ制御は、次の電圧比較
回路の出力信号に基づいて行われる。

差動トランジスタQ10とQ11は、電圧比較動作を行う。
差動トランジスタQ10とQ11の共通エミッタには、定電流
トランジスタQ8が設けられる。一方の差動トランジスタ
Q10のコレクタには、負荷抵抗R4が設けられる。他方の
差動トランジスタQ11のコレクタは、特に制限されない
が、動作電圧V0が印加される。

差動トランジスタQ10のコレクタ出力は、エミッタフ
ォロワトランジスタQ9のベースに供給される。このトラ
ンジスタQ9のエミッタは、レベルシフト用の抵抗R5を介
して定電流トランジスタQ7に接続される。上記差動トラ
ンジスタQ10のベースは、上記キャパシタCTの電圧VBが
供給される。

上記差動トランジスタQ11のベースには、２値の基準
電圧VAが供給される。

この実施例では、次のようなレベル切り換え回路を介
して２値の基準電圧VHとVLが選択的に上記基準電圧VAと
して伝えられる。

基準電圧VHとVLは、直列抵抗抵抗R9、R10及びR11によ
り形成される。すなわち、動作電圧V0を上記抵抗R9ない
しR11により分圧し、高い方の基準電圧VHと低い方の基
準電圧VLとが形成される。

上記高い方の基準電圧VHは、NPN差動トランジスタQ16
のベースに供給される。この差動トランジスタQ16のコ
レクタは、上記動作電圧V0に接続され、エミッタには定
電流源2I2が設けられる。上記NPNトランジスタQ16と差
動形態にされるNPNトランジスタQ15は、そのベースとコ
レクタが共通化される。言い換えるならば、トランジス
タQ15はダイオード形態にされる。この実施例では、上
記トランジスタQ16とQ15は、そのサイズが等しく、かつ
近接してレイアウトされる。すなわち、トランジスタQ1
5とQ16とは熱的に密結合される。

上記低い方の基準電圧VLは、PNP差動トランジスタQ18
のベースに供給される。この差動トランジスタQ18のコ
レクタは、回路の接地電位点に接続され、エミッタには
上記同様な電流値を流す定電流源2I2が設けられる。た
だし、上記NPNトランジスタQ15,Q16の共通エミッタに設
けらる定電流源2I2は、NPNトランジスタからなる吸い込
み定電流源回路から構成されるのに対して、上記PNPト
ランジスタQ18のエミッタに設けられる定電流源2I2は、
PNPトランジスタからなる押し出し定電流源回路から構
成される。上記PNPトランジスタQ18と差動形態にされる
PNPトランジスタQ17は、そのベースとコレクタが共通化
される。言い換えるならば、トランジスタQ17はダイオ
ード形態にされる。この実施例では、上記トランジスタ
Q17とQ18は、そのサイズが等しく、かつ近接してレイア
ウトされる。すなわち、トランジスタQ17とQ18とは熱的
に密結合される。

上記２組の差動トランジスタのうち、ダイオード形態
にされるトランジスタQ15とQ17のベース，コレクタは共
通接続され、そこに押し出し定電流源I2と、吸い込み定
電流源2I2が設けられる。この吸い込み定電流源2I2は、
上記キャパシタCTに設けられる定電流源2I1と同様に、
上記同様な定電定電流源I2の電流を受けるトランジスタ
Q13とQ14からなる電流ミラー回路と、この電流ミラー回
路の動作を制御するトランジスタQ12とにより構成さ
れ、かかるトランジスタQ12のオン状態／オフ状態に対
応して上記定電流I2の２倍に相当する吸い込み定電流2I
2を選択的に形成する。本願では、以上の説明のように
定電流源としての回路とそれにより形成される定電流と
を同じ記号I1、2I1、I2、2I2等で表している。なお、こ
の電流ミラー回路では、前記の回路とは異なりトランジ
スタQ13のベース、コレクタは直接的に共通化されるの
ものである。

この実施例では、特に制限されないが、上記電流ミラ
ー回路を構成するトランジスタQ13,Q14のサイズを等し
くし、そのエミッタ抵抗R7とR8の抵抗値を2:1に設定す
ることによって、上記２倍の定電流2I2を形成してい
る。

上記トランジスタQ13のコレクタと接地電位点との間
には、スイッチトランジスタQ12が設けられ、このトラ
ンジスタQ12をオン状態にすると、上記電流ミラー回路
を構成するトランジスタQ13,Q15がオフ状態となり、上
記吸い込み定電流2I2が形成されない。したがって、こ
のときには、押し出し定電流I2がトランジスタQ15に流
れる。この結果、差動トランジスタQ15とQ16に同じ定電
流I2が流れることになり、トランジスタQ15とQ16のサイ
ズが等しく設定されているからそのエミッタ電流の電流
密度も等しくなり、ベース，エミッタ間電圧が相互に等
しくなる。それ故、上記電圧VAは上記高い方の基準電圧
VHが、差動トランジスタQ16、Q15の等しいベース，エミ
ッタ間電圧を介してそのまま伝えられることなる。この
とき、上記トランジスタQ15とQ16とが近接して配置され
ているから、温度の影響を等しく受け、かつ同じ温度係
数を持つことから、温度依存性もなくすことができる。

これに対して、上記トランジスタQ12をオフ状態にす
ると、上記電流ミラー回路を構成するトランジスタQ13,
Q14が動作状態となり、上記２倍の吸い込み電流2I2を形
成する。したがって、トランジスタQ14のコレクタに上
記定電流2I2が流れるようにされるから、上記動作電圧V
0側の押し出し定電流I2との差電流（−I2）分がPNPトラ
ンジスタQ17に流れる。この結果、差動トランジスタQ17
とQ18に同じ定電流I2が流れることになり、トランジス
タQ17とQ18のサイズが等しく設定されているからそのエ
ミッタ電流の電流密度も等しくなり、ベース，エミッタ
間電圧が相互に等しくなる。それ故、上記電圧VAは上記
低い方の基準電圧VLが、差動トランジスタQ17、Q18の等
しいベース，エミッタ間電圧を介してそのまま伝えられ
ることなる。このとき、上記トランジスタQ17とQ18とが
近接して配置されているから、温度の影響を等しく受
け、かつ同じ温度係数を持つことから、温度依存性もな
くすことができる。

トランジスタQ1とQ2は、定電流源回路を構成する。す
なわち、トランジスタQ2のエミッタは、回路の接地点に
接続され、そのベースとコレクタは、トランジスタQ1の
エミッタとベースにより共通化される。トランジスタQ1
のコレクタは、動作電圧V0が良えられ、トランジスタQ2
のコレクタと動作電圧V0との間には、抵抗RTが設けられ
定電流ioを形成する。上記トランジスタQ2に対してトラ
ンジスタQ7及びQ8が電流ミラー形成に接続される。トラ
ンジスタQ2に対してトランジスタQ7とQ8のサイズを等し
くすると、上記抵抗RTに流れる定電流ioと同じ定電流io
が上記トランジスタQ7及びQ8に流れる。

例えば、第２図の動作波形図に示すように、VA＞VBな
ら、電圧比較動作を行う差動トランジスタQ11がオン状
態に、差動トランジスタQ10がオフ状態になる。したが
って、スイッチトランジスタQ6及びQ12のベースに供給
される制御電圧は、V0−V_BEQ9−io・R5のように比較的
高い電圧なる。これにより、スイッチトランジスタQ6と
Q12がオン状態になる。上記スイッチトランジスタQ6が
オン状態になると、前記説明したように、キャパシタCT
に対しては定電流I1による充電動作が行われる。これに
より、電圧VBはロウレベルからハイレベルに直線的に立
ち上がる。また、スイッチトランジスタQ12がオン状態
であると、前記説明したように差動トランジスタQ15,Q1
6が動作状態になって、基準電圧VAは高い方の電圧VHと
なる。

キャパシタCTの充電動作によって、その電圧VBが上記
基準電圧VA（VH）より高くなると、トランジスタQ10が
オン状態に、トランジスタQ11がオフ状態に切り換えら
れる。

上記トランジスタQ10のオン状態により、抵抗R4に
は、定電流ioが流れるものとなる。したがって、スイッ
チトランジスタQ6及びQ12のベースに供給される制御電
圧は、V0−V_BEQ9−io（R4＋R5）のように、抵抗R4にお
ける電圧降下分（R4・io）だけ低くなる。これにより、
スイッチトランジスタQ6及びQ12がオフ状態とになる。
すなわち、上記抵抗R4とR5の抵抗値と定電流ioの電流値
は、動作電圧V0との関係で、トランジスタQ6、Q12のベ
ース，エミッタ間電圧V_BEを中点としてハイレベル／ロ
ウレベルになるように設定される。

上記のようにスイッチトランジスタQ6がオフ状態にな
ると、前記説明したように、キャパシタCTに対しては定
電流−I1による放電動作が行われる。これにより、電圧
VBはハイレベルからロウレベルに直線的に立に下がる。
また、スイッチトランジスタQ12がオフ状態になると、
前記説明したように差動トランジスタQ17,Q18が動作状
態になって、基準電圧VAは低い方の電圧VLとなる。

以上の動作の繰り返しによって、対称三角波VBを得る
ことができるものである。

上記の実施例においては、分圧抵抗回路で形成した三
角波の上、下端スレッショルドレベルVHとVLを、差動ト
ランジスタQ15,Q16及びQ17,Q18を用いてインピーダンス
変換（低インピーダンス化）を行いつつ、定電流による
電流切り換え動作により行うものであるため、高速にレ
ベル切り換えが可能となる。これにより、標準的な半導
体プロセスを用いても、三角波の発振周波数を約1MHz程
度まで高くすることができる。また、上記のような差動
回路を用いることによって、良好な温度特性を得ること
ができるから高安定の発振周波数を得ることができる。

なお、上記動作電圧V0は、後述する第３図の実施例回
路のように温度補償された動作電圧V0を用いることが便
利である。

〔実施例２〕 第３図には、三角波発生回路の他の一実施例の回路図
が示されている。同図の各回路素子は、時定数回路を構
成するキャパシタCTと抵抗RTを除いて、前記同様に同一
の半導体基板上において形成される。なお、第３図の各
回路素子に付された回路記号は、回路が複雑化してしま
うのを防ぐために第１図のものと重複しているが、全く
別の回路機能を持つものと理解されたい。

発振回路OSCは、次のような各回路素子から構成され
る。差動トランジスタQ2とQ3は、電圧比較動作を行う。
差動トランジスタQ2とQ3の共通エミッタには、動作電流
を流す定電流トランジスタQ5が設けられる。差動トラン
ジスタQ2とQ3のコレクタには、負荷抵抗R1とR2がそれぞ
れ設けられる。上記一方の差動トランジスタQ2のコレク
タ出力電圧は、エミッタフォロワ出力回路を構成するト
ランジスタQ1のベースに供給される。トランジスタQ1の
エミッタには抵抗R3を介して定電流トランジスタQ6が設
けられる。発振回路OSCを構成するため、差動トランジ
スタQ2のコレクタ出力は、上記エミッタフォロワ出力ト
ランジスタQ1、エミッタ抵抗R3を介して他方の差動作ト
ランジスタQ3のベースに供給される。上記発振回路OSC
を構成する電圧比較回路は、動作電圧V1により動作を行
う。差動トランジスタQ2のベースは、外部端子を介して
充電用抵抗RTとキャパシタCTからなる時定数回路が設け
られ、上記キャパシタCTには、並列にリセット用トラン
ジスタQ4が設けられる。このトランジスタQ4のベースに
は、上記電圧比較回路の出力に対応して次のような定電
流プッシュプル回路IPPで形成される制御電流が供給さ
れる。

すなわち、上記差動トランジスタQ2とQ3のコレクタ出
力は、差動トランジスタQ9とQ8のベースにそれぞれ供給
される。これらの差動トランジスタQ8,Q9の共通エミッ
タには、定電流トランジスタQ7が設けられる。上記差動
トランジスタQ8,Q9のコレクタには、特に制限されない
が、マルチコレクタ構造のPNPトランジスタQ10及びQ11
からなる電流ミラー回路が設けられる。トランジスタQ1
1から得られる出力電流は、ダイオード形態のNPNトラン
ジスタQ13に供給され、このトランジスタQ13と電流ミラ
ー形態にされたNPNトランジスタQ12のコレクタには、上
記トランジスタQ10の出力電流が供給される。これによ
って、トランジスタQ10とQ12とは定電流プッシュプル回
路を構成し、上記トランジスタQ4の制御電流を形成する
ものである。

例えば、発振回路OSCを構成する電圧比較回路の差動
トランジスタQ2がオン状態で、差動トランジスタQ3がオ
フ状態なら、そのコレクタ出力を受ける差動トランジス
タQ8がオン状態に、差動トランジスタQ9がオフ状態にな
る。このときには、定電流トランジスタQ7で形成された
定電流ioは、差動トランジスタQ8に流れ、電流ミラート
ランジスタQ10を介して出力される。このとき、差動ト
ランジスタQ9のオフ状態に応じて電流ミラートランジス
タQ11がオフ状態になり、電流ミラートランジスタQ13及
びQ12をオフ状態にする。それ故、上記電流ミラートラ
ンジスタQ10から出力される定電流はトランジスタQ4の
ベースに供給されてる。これにより、トランジスタQ4が
オン状態になって、キャパシタCTの放電動作を行うもの
となる。

上記キャパシタCTの放電動作により、電圧比較回路を
構成する差動トランジスタQ2のベース電位が低下してオ
フ状態になると、差動トランジスタQ3がオン状態に切り
換えられる。これにより、上記の場合とは逆に定電流プ
ッシュプル回路IPPの差動トランジスタQ8がオフ状態
に、差動トランジスタQ9がオン状態となり、電流ミラー
トランジスタQ11から定電流が出力され、電流ミラート
ランジスタQ13及びQ12をオン状態にする。このとき、上
記差動トランジスタQ8のオフ状態に対応して電流ミラー
トランジスタQ10もオフ状態であるため、トランジスタQ
4をオフ状態にする。これにより、キャパシタCTには抵
抗RTによる充電動作が行われる。

定電流源回路IGは、次の各回路素子により構成され
る。エミッタがエミッタ抵抗R7を介して回路の接地電位
に結合されたトランジスタQ15のベースとコレクタに
は、トランジスタQ14のエミッタ、ベースが結合され
る。上記トランジスタQ14のコレクタは、動作電圧V2に
結合される。上記トランジスタQ15のコレクタには、定
電流を設定する抵抗R8が設けられる。この抵抗R8の他端
には、上記動作電圧V2が供給される。上記トランジスタ
Q15は、上記発振回路OSC、電流プッシュプル回路IPPの
定電流トランジスタQ5ないしQ7と電流ミラー形態に接続
され、トランジスタQ15とトランジスタQ5ないしQ7のエ
ミッタ面積比を等しくし、トランジスタQ15に定電流io
が流れるものとすると、定電流ioが上記各定電流トラン
ジスタQ5ないしQ7にも流れるようにされる。

上記発振回路OSCは、差動トランジスタQ3がオン状態
で差動トランジスタQ2がオフ状態のとき、差動トランジ
スタQ3のベースに供給される基準電圧VAは、次式（１）
により表される。

VA＝V1−V_BEQ1−R3・io ……（１） ここで、V_BEQ1は、トランジスタQ1のベース，エミッ
タ間電圧である。このように差動トランジスタQ3がオン
状態のとき、トランジスタQ4は上記定電流プッシュプル
回路IPPの出力電流に従い前記のようにオフ状態にな
る。それ故、キャパシタCTには、抵抗RTを介して充電動
作が行われる。上記キャパシタCTの電位VBが、上記
（１）式で示した基準電圧VAに達すると、差動トランジ
スタQ2がオン状態に、差動トランジスタQ3がオフ状態に
切り換えられる。上記トランジスタQ2のオン状態によ
り、上記基準電圧VAは、次式（２）のように変化する。

VA＝V1−V_BEQ1−io（R1＋R3） ……（２） それ故、上記トランジスタQ3のオフ状態のときには前
記のように電流プッシュプル回路IPPの出力電流により
トランジスタQ4がオン状態になりキャパシタCTの放電動
作を行う。

上記キャパシタCTの放電動作により、差動トランジス
タQ2のベース電位VBが上記（２）式の電位に達すると、
再び差動トランジスタQ2がオフ状態に差動トランジスタ
Q3がオン状態に切り換えられる。以下、同様な動作の繰
り返しにより発振動作を行うものであり、上記電圧VBが
三角波となる。

上記差動トランジスタQ3のベースに供給される基準電
圧VAは、式（１）と（２）の電圧をVTHとVTLするような
ヒステリシス特性を持ち、トランジスタQ1のベース，エ
ミッタ間電圧V_BEQ1を含むので温度依存性を持つ。

また、定電流ioは、抵抗R8の他端に供給される動作電
圧をV2とすると、次式（３）により求められる。

io＝（V2−2V_BE）/R8 ……（３） 2V_BEは、トランジスタQ14とQ15のベース，エミッタ間
電圧である。それ故、式（３）から明らかなように定電
流ioも上記トランジスタQ14とQ15のベース，エミッタ間
電圧V_BEによる温度依存性を持つ。

この実施例では、上記のような温度依存性の改善のた
めに、次のようなバイアス回路BIASが設けられる。

ツェナーダイオードZDと、ダイオード（またはダイオ
ード形態のトランジスタ）Q24,Q25に定電流Ioを流すこ
とにより定電圧を形成する。このとき、ツェナーダイオ
ードZDの持つ正の温度係数（＋2mV/℃）は、ダイオード
Q25の持つ負の温度係数（−2mV/℃）により相殺され
る。また、上記ダイオードQ24のアノード側の定電圧
は、エミッタフォロワ出力トランジスタQ23を介して動
作電圧V0とされる。この動作電圧V0は、上記トランジス
タQ23とQ24が同様な温度係数を持つため相殺されて、温
度依存性及び電源依存性を持たない安定した定電圧とな
る。

この動作電圧V0は、抵抗R10とR12に分圧される。この
分圧電圧VDは、トランジスタQ22のベースに供給され
る。このトランジスタQ22とエミッタを共通化したダイ
オード形態のトランジスタQ21が設けられる。上記トラ
ンジスタQ21とQ22の共通化されたエミッタには、エミッ
タ抵抗R11が設けられる。

上記ダイオード形態のトランジスタQ21には、同じく
ダイオード形態にされたトランジスタQ18ないしQ20が直
列形態に設けられ、抵抗R9を介して上記動作電圧V0に結
合される。

この実施例では、上記レベルシフト回路を構成するダ
イオード形態のトランジスタQ19のベース，コレクタ電
圧（アノード側）が、発振回路OSCに動作電圧V1を供給
するエミッタフォロワトランジスタQ17のベースに供給
される。また、レベルシフト回路を構成するダイオード
形態のトランジスタQ18のベース，コレクタ電圧（アノ
ード側）が、電流プッシュプル回路IPP及び定電流回路I
Gに動作電圧V2を供給するエミッタフォロワトランジス
タQ16のベースに供給される。

上記バイアス回路BIASは、上記分圧電圧をトランジス
タQ22とQ21のベース，エミッタ間電圧で相殺させる。し
たがって、上記トランジスタQ19からは上記分圧電圧VD
を、トランジスタQ20とQ19とのベース，エミッタ間電圧
2V_BEだけレベルシフト（＋2V_BE）する。これによって、
上記発振回路OSCに供給される動作電圧V1は、上記バイ
アス回路BIASにより形成される電圧（VD＋2V_BE）がトラ
ンジスタQ17のベース，エミッタを通して供給される結
果、VD＋V_BEになる。この動作電圧V1を上記式（１）及
び（２）に代入することによって、次式（４）及び
（５）が得られる。

VA（VTH）＝VD−R3・io ……（４） VA（VTL）＝VD−io（R1＋R3） ……（５） 上記のようなバイアス回路BIASを通して発振回路OSC
の動作電圧V1を形成することにより、上記エミッタフォ
ロワ出力回路における温度依存性を相殺させることがで
きる。

上記バイアス回路BIASは、上記トランジスタQ18から
は分圧電圧VDを、トランジスタQ18〜Q20のベース，エミ
ッタ間電圧3V_BEだけレベルシフト（＋3V_BE）する。これ
によって、上記定電流源回路IGに供給される動作電圧V2
は、上記バイアス回路BIASから供給される電圧（VD＋3V
_BE）がトランジスタQ16のベース，エミッタを通して供
給される結果、VD＋2V_BEになる。この動作電圧V2を上記
式（３）に代入することによって、次式（６）が得られ
る。

io＝VD/R8 ……（６） 上記のようなバイアス回路BIASを通して定電流源回路
IGの動作電圧V2を形成することにより、上記電流ミラー
回路を構成するトランジスタQ15の温度依存性を相殺さ
せることができる。これにより、定電流ioも温度依存性
を持たなくできるから、式（４）及び（５）から明らか
なように温度依存性を改善した三角波発生回路を得るこ
とができる。また、上記のようにエミッタフォロワ出力
回路を通して電圧比較回路の切り換え動作を行うもので
あるため高速動作化が可能になる。

上記三角波VBは、所定の基準電圧と比較することによ
り、パルス幅変調信号PWMを形成する等に用いられる。
例えば、スイッチングレギュレータでは、上記パルス幅
変調信号PWMに従いスイッチ素子を制御して、そのスイ
ッチ出力電圧を平滑して形成される出力電圧レベルを制
御するものである。

上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）第１の基準電圧を受けるNPNトランジスタと差動
形態にされたベースとコレクタが共通接続されたNPNト
ランジスタの共通エミッタに第１の定電流源回路を設
け、上記第１の基準電圧より低い電位にされた第２の基
準電圧を受けるPNPトランジスタ差動形態にされ、ベー
スとコレクタが共通接続されたPNPトランジスタの共通
エミッタに上記第１の定電流源回路と同じ電流値の電流
を形成する第２の定電流源回路を設け、上記ダイオード
形態のNPNトランジスタとPNPトランジスタのベース，コ
レクタの共通接続点に対して上記第１、第２の定電流源
回路の電流値の1/2の電流値の電流を流す定電流押し出
し回路及び所定の制御信号に従い選択的的に上記第１、
第２の定電流源回路の電流値と同じ電流値の電流を流す
定電流吸い込み回路を設けて上記ダイオード形態のNPN
トランジスタ及びPNPトランジスタのベース，コレクタ
共通接続点から出力レベルを得る。上記構成において
は、定電流源のスイッチ動作に対応して、ベース，コレ
クタが共通接続されたNPNトランジスタ又はPNPトランジ
スタが動作状態になる。このように電流切り換え動作に
従ってトランジスタと対応する差動NPNトランジスタ又
は差動PNPトランジスタのベース，エミッタを介して上
記第１又は第２の基準電圧の切り換えが高速にできると
ともに、温度依存性を持たなくできるという効果が得ら
れる。

（２）上記（１）により、分圧抵抗回路で形成した上／
下端スレッショルドレベルVH/VLを、NPN差動トランジス
タ及びPNP差動トランジスタを用いてインピーダンス変
換（低インピーダンス化）を行うものであるため、高速
にレベル切り換えが可能となるという効果が得られる。

（３）上記（１）により、三角波の上／下端レベルの切
り換えが高速に行えるから、三角波のオーバーシュート
及びアンダーシュートを低減できるという効果が得られ
る。

（４）エミッタフォロワトランジスタを介して動作電圧
が供給され、電圧比較回路を構成する一方の差動トラン
ジスタの出力電圧をエミッタフォロワ出力回路を介して
他方の差動トランジスタのベースに基準電圧として帰還
する構成を採ることによって上／下端レベルを形成する
発振回路と、他のエミッタフォロワトランジスタを介し
て動作電圧が供給され、上記発振回路を構成する差動ト
ランジスタとそのエミッタフォロワ出力回路の動作電流
を形成する定電流源回路とにより三角波発生回路を構成
し、上記発振回路及び定電流源回路の動作電圧を所定の
基準電圧がベースに供給された第１のトランジスタと、
この第１のトランジスタにエミッタが共通接続されたダ
イオード形態の第２のトランジスタと、上記第２のトラ
ンジスタに直列形態に接続された複数からなるダイオー
ド形態のトランジスタからなるレベルシフト回路で形成
するものとし、上記基準電圧を起点として差動トランジ
スタのベース電位及び定電流を形成する抵抗に供給され
る電圧にトランジスタのベース，エミッタ間電圧が含ま
れないようにレベルシフト回路におけるダイオード形態
のトランジスタを数を選ぶようにする。この構成におい
ては、エミッタフォロワ出力回路を用いることにより高
速化を図りつつ、上記レベルシフト回路を用いることに
より、発振回路のスレッショルド電圧及び定電流を決定
する回路にトランジスタのベース，エミッタ間電圧を含
まないようにできるから温度特性の改善を図ることがで
きるという効果が得られる。

以上本発明者によりなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、第１図の動作
電圧V0は、第３図に示したようなバイアス回路で形成し
た動作電圧V0を用いることができる。また、第１図の回
路では、差動トランジスタQ10,Q11に流れる定電流io
が、トランジスタQ1,Q2の温度係数に従った温度依存性
を持つものであるが、それ自体が三角波の上／下端レベ
ルを決定するものでないから、発振周波数に影響を及ぼ
すことはない。しかし、スイッチトランジスタQ6,Q12に
対する動作マージンに多少影響を及ぼすので、第３図に
示したような動作電圧V2を用いて温度補償を行うものと
してもよい。また、三角波は、キャパシタCTに定電流を
流す構成の他、キャパシタCTに抵抗を介して充電電流を
供給し、スイッチトランジスタにより放電を行わせるよ
うにするものであってもよい。

この発明に係るレベル切り換え回路は、前記のような
三角波発生回路の他、高速でしかも温度依存性を持たな
いレベル切り換え回路として各種アナログ回路に広く利
用できるものである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、第１の基準電圧を受けるNPNトランジス
タと差動形態にされたベースとコレクタが共通接続され
たNPNトランジスタの共通エミッタに第の定電流源回路
を設け、上記第１の基準電圧より低い電位にされた第２
の基準電圧を受けるPNPトランジスタ差動形態にされ、
ベースとコレクタが共通接続されたPNPトランジスタの
共通エミッタに上記第１の定電流源回路と同じ電流値の
電流を形成する第２の定電流源回路を設け、上記ダイオ
ード形態のNPNトランジスタとPNPトランジスタのベー
ス，コレクタの共通接続点に対して上記第１、第２の定
電流源回路の電流値の1/2の電流値の電流を流す定電流
押し出し回路及び所定の制御信号に従い選択的的に上記
第１、第２の定電流源回路の電流値と同じ電流値の電流
を流す定電流吸い込み回路を設けて上記ダイオード形態
のNPNトランジスタ及びPNPトランジスタのベース，コレ
クタ共通接続点から出力レベルを得る。上記構成におい
ては、定電流源のスイッチ動作に対応して、ベース，コ
レクタが共通接続されたNPNトランジスタ又はPNPトラン
ジスタが動作状態になる。このように電流切り換え動作
に従ってトランジスタと対応する差動NPNトランジスタ
又は差動PNPトランジスタのベース，エミッタを介して
上記第１又は第２の基準電圧の切り換えが高速にできる
とともに、温度依存性を持たなくできる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す回路図、 第２図は、その動作を説明するための波形図、 第３図は、この発明の他の一実施例を示す回路図であ
る。 OSC……発振回路、IG……定電流源回路、BIAS……バイ
アス回路、IPP…電流プッシュプル回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 英俊 東京都小平市上水本町1479番地 日立マ イクロコンピュータエンジニアリング株 式会社内 (56)参考文献 特開 昭62−67921（ＪＰ，Ａ) 特開 昭59−77719（ＪＰ，Ａ) 特公 昭59−28313（ＪＰ，Ｂ２) 特公 昭60−26326（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03K 4/06 H03K 4/50 H03K 17/62

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】第１の基準電圧を受けるNPNトランジスタ
   と、このトランジスタと差動形態にされ、ベースとコレ
   クタが共通接続されたNPNトランジスタと、上記差動形
   態のNPNトランジスタの共通エミッタに設けられた第１
   の定電流源回路と、上記第１の基準電圧より低い電位に
   された第２の基準電圧を受けるPNPトランジスタと、こ
   のトランジスタと差動形態にされ、ベースとコレクタが
   共通接続されたPNPトランジスタと、上記差動形態のPNP
   トランジスタの共通エミッタに設けられ、上記第１の定
   電流源回路と同じ電流値の電流を形成する第２の定電流
   源回路と、上記ダイオード形態のNPNトランジスタとPNP
   トランジスタのベース，コレクタの共通接続点に対して
   設けら、上記第１、第２の定電流源回路の電流値の1/2
   の電流値の電流を流す定電流押し出し回路及び所定の制
   御信号に従い選択的に上記第１、第２の定電流源回路の
   電流値と同じ電流値の電流を流す定電流吸い込み回路と
   を含み、上記ダイオード形態のNPNトランジスタ及びPNP
   トランジスタのベース，コレクタ共通接続点から上記第
   １又は第２の基準電圧を選択的に得ることを特徴とする
   レベル切り換え回路。
2. 【請求項２】上記レベル切り換え回路は、その出力レベ
   ルとキャパシタの保持電圧を受ける電圧比較回路の出力
   信号により制御されるとともに、上記キャパシタは上記
   第１と第２の基準電圧の範囲で充電動作と放電動作が切
   り換えられて発振動作を行うものであることを特徴とす
   る特許請求の範囲第１項記載のレベル切り換え回路。
3. 【請求項３】上記差動形態にされるNPNトランジスタ及
   びPNPトランジスタは、それぞれそのサイズが等しく形
   成され、半導体基板上に互いに近接して形成されるもの
   であることを特徴とする特許請求の範囲第１又は第２項
   記載のレベル切り換え回路。