KR930008429B1 - 가변 주파수 전압제어 발진회로 - Google Patents

가변 주파수 전압제어 발진회로 Download PDF

Info

Publication number
KR930008429B1
KR930008429B1 KR1019910007557A KR910007557A KR930008429B1 KR 930008429 B1 KR930008429 B1 KR 930008429B1 KR 1019910007557 A KR1019910007557 A KR 1019910007557A KR 910007557 A KR910007557 A KR 910007557A KR 930008429 B1 KR930008429 B1 KR 930008429B1
Authority
KR
South Korea
Prior art keywords
transistor
transistors
emitter
circuit
bias circuit
Prior art date
Application number
KR1019910007557A
Other languages
English (en)
Other versions
KR920022679A (ko
Inventor
박호진
김재휘
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910007557A priority Critical patent/KR930008429B1/ko
Publication of KR920022679A publication Critical patent/KR920022679A/ko
Application granted granted Critical
Publication of KR930008429B1 publication Critical patent/KR930008429B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

내용 없음.

Description

가변 주파수 전압제어 발진회로
제 1 도는 종래의 전압제어 발진회로도.
제 2 도는 제 1 도를 설명하기 위한 각부의 이상신호 파형도.
제 3 도는 본 발명의 실시예를 보인 가변 주파수 전압제어 발진회로도.
본 발명은 전원전압의 변동에 관계없이 항상 안정된 발진주파수를 출력하며, 주파수 가변 스위치를 사용하여 가변된 발진주파수를 얻을 수 있는 가변 주파수 전압제어 발진회로에 관한 것이다.
통상적으로 전압제어 발진회로는 FM변조기, PLL회로 등과 같이 변화를 주파수의 변화로 변환하여 처리하는 전자기기에 널리 사용된다.
제 1 도는 종래의 전형적인 에미터 결합형 멀티바이브레이터를 사용한 전압제어 발진회로를 나타낸다.
이 종래의 전압제어 발진회로는 트랜지스터(Q1-Q6), 저항(R1)(R2), 전류원(I1)(I1) 및 콘덴서(C)는 에미터 결합형 멀티바이브레이터를 구성하고, 트랜지스터(Q7)(Q8)및 저항(R3)(R4)은 전압원(Vcc)으로부터의 제어전압(Vin)을 전류로 변환하여 멀티바이브레이터에 동작전류를 공급하도록 구성된다.
제 2 도의 (a)-(g)는 제 1 도는 전압제어 발진회로의 동작시에 각부 파형도를 나타낸 것으로, (a)-(d)는 동작시의 각부 a,b,c,d,의 파형을 나타내며, (f), (g)는 스위칭 동작을 하는 트랜지스터(Q1)(Q2)의 상태를 온(하이레벨) 및 오프(로우레벨)로 나타냈다.
기간(T1)에는 트랜지스터(Q2)가 온되고, 정궤한 루프에 의하여 트랜지스터(Q1)는 오프된다. 이때에 콘덴서(C)로는 트랜지스터(Q7)의 콜렉터 전류로 결정되는 전류(Ic)가 콘덴서(C)에 통하여 흐른다. 이 상태에는 트랜지스터(Q2)가 온되고 있으므로 그 에미터전위는 고정되고, 콘덴서(C)의 충전이 진행됨에 따라서 트랜지스터(Q1)의 에미터전위가 낮아지게 되고, 트랜지스터(Q1)의 베이스-에미터간에 일정 바이어스가 걸려 결국에는 트랜지스터(Q1)이 온된다. 트랜지스터(Q1)가 온된 직후에 정궤한 루프에 의해 트랜지스터(Q2)는 오프되어 기간(T2)의 상태가 된다. 이런 방법으로 기간(T1)(T2)의 상태를 반복하여 발진이 유지된다.
이와 같이 동작되는 종래의 전압제어 발진회로의 이상적인 발진주파수(Fo)를 구한다.
모든 트랜지스터(Q1-Q6)의베이스-에미터간 순방향 강하전압(VBE(on))은 동일한 것으로 한다. 또한, 기간(T1)(T2)에서 콘덴서 (C)에 흐르는 전류(Ic)는 트랜지스터(Q7)(Q8)의 콜렉터 전류로 결정된다. 여기서 트랜지스터(Q7)(Q8)는 동일특성의 트랜지스터이고, 저항(R3)(R4)의 저항값은 동일하게 설정하여 트랜지스터(Q7)(Q8)의 각각의 콜렉터 전류(Ic)는 동일하게 흐르도록 한다. 즉,
VBE1=VBE2=VBE3=VBE4=VBE5=VBE6=VBE(on)
기간(T1)은 상태에서 트랜지스터(Q1)가 오프이고 트랜지스터(Q2)는 온일경우에 트랜지스터(Q2)의 에미터전위(VE2(1)) 및 트랜지스터(Q1)의 베이스전위(VB1(1))는 하기와 같이 표현된다.
VB2(1)=Vcc-2VBE(On)……………………………………………………(1)
VB1(1)=VE4(1)=Vcc-2VBE(On)……………………………………………(2)
단, Vcc : 전원전압,
VBEn=VBE(On): 트랜지스터(Qn)(n=1-6)의 베이스-에미터 순방향 강하전압(이하의 식에서도 동일함).
트랜지스터(Q2)가 온되고 있으므로 트랜지스터(Q2)의 에미터전위(VBE2(1))는 식(1)의 상태가 되어 고정된다. 한편 트랜지스터(Q1)는 오프되고 있으므로 트랜지스터(Q1)의 에미터전위는 콘덴서(C)의 충전과 함께 하강된다. 따라서 기간(T1)의 종말에 있어서의 트랜지스터(Q1)의 에미터전위(VE1(1)E)가 식(2)에 표시하는 트랜지스터(Q1)의 베이스전위 (VE1(1))보다 그의 베이스-에미터간 순방향 강하전압 만큼적어졌을 때, 즉
VB1(1)E=VE1(1)=VBE(on)……………………………………………………(3)
가 되는 순간 회로상태는 반전하고 기간(T2)의 상태가 된다.
이때 트랜지스터(Q2)는 온에서 오프로 절환되므로 트랜지스터(Q1)의 종말 에미터전위(VE1(1)E은 식(3)에서,
VE1(1)E=VB1(1)-VBE(on)…………………………………………………(4)
가 되고, 기간(T1)의 종말에 트랜지스터(Q2)의 에미터전위(VE2(1)E)는 식(1)의 에미터전위(VE2(1))이 콘덴서(C)에 의해 유지되므로,
VE2(1)E=Vcc-2VBE(On)…………………………………………………(5)
그러므로 기간(T1)의 종말에서의 콘덴서에 걸리는 전압(VC(1)E은 식(4),(5)로부터,
VC(1)E=VE1(1)E=VE2(1)E=Vcc-3VBE(On)-Vcc+2VBE(On)=-VBE(On)…(6)이 된다.
기간(T2)의 상태에서는 트랜지스터(Q2)가 오프되고 트랜지스터(Q1)는 온일 경우이며, 트랜지스터(Q1) 에미터전위(VE1(2))는 트랜지스터(Q2)의 베이스전위(VB2(2))는 하기와 같이 표현된다.
VE1(2)=Vcc-2VBE(On)……………………………………………………(7)
VB2(2)=VE3(2)=Vcc-2VBE(On)……………………………………………(8)
이 상태에서는 트랜지스터(Q1)가 온되고 있으므로 트랜지스터(Q1)의 에미터전위(VE1(2))는 식(7)의 상태가 되어 일정하다. 한편 트랜지스터(Q2)는 오프되고 있으므로 트랜지스터(Q2)의 에미터전위는 콘덴서(C)의 충전과 함께 하강된다, 따라서 기간(T1)의 초기에 있어서의 트랜지스터(Q2)의 에미터전위(VE2(1)S)가 식(8)에 표시하는 트랜지스터(Q2)의 베이스전위(VB2(2))보다 그 베이스-에미터간 순방향 강하전압(VBE(on))만큼 적어졌을 때, 즉
VB2(2)-VE2(1)S=VBE(on)……………………………………………………(9)
가 되는 순간 회로상태는 반전되어 제차 기간(T1)의 상태가 된다.
이때 트랜지스터(Q2)는 오프에서 온으로 절환되므로 트랜지스터(Q2)의 초기 에미터전위(VE2(1)S)은 식(9)에서,
VE2(1)S=VB2(2)-VBE(on)=Vcc-3VBE(On)……………………………(10)
가 되고, 기간(T2)의 초기에 트랜지스터(Q2)의 에미터전위(VE1(1)S)는
VE1(1)S=Vcc-2VBE(On)………………………………………………(11)
상태로 콘덴서(C)에 의해 유지되므로, 기간(T1)의 초기에서의 콘덴서(C)에 걸리는 전압(VC(1)S)은 식(10),(11)로부터,
VC(1)S=VE1(1)S-VE2(1)S=Vcc-2VBE(On)-Vcc+3VBE(On)=+VBE(On)……(12)이 된다.
따라서, 1개의 기간내의 콘데서(C)의 양단의 전위차의 변화량(△Vc)은 식(6),(12)로부터
△Vc=VC(1)S-VC(1)E=VBE(On)-(-VBE(On))=2VBE(On)………………(13)
이 된다.
이상 제 2 도에 도시된 기간 T1,T2의 시간 t를 구하면,
…………………………………………………(14)
따라서 이상적인 발진주파수(F0)는,
………………………………………………………(15)
가 된다. 즉, 제어전압(Vin)에 의하여 전류(Ic)를 제어함으로써 Ic에 대하여 직선적으로 발진주파수 (F0)를 제어할 수 있다.
이와 같은 종래의 발진회로는 전원전압(Vcc)이 변동되었다고 가정했을 경우에 트랜지스터(Q1)(Q2)의 에미터로 흐르는 전류(Ic)가 변동되고, 이는 콘덴서(C)에 충전되는 식(14)의 충전전압(△Vc)의 변동을 초래하는 그 전압 변동분만큼 발진주파수도 변동되므로 정밀한 발진주파수를 얻을 수 없게된다, 또한 종래의 발진회로는 식(15)의 발진주파수로만 발진되므로 하나의 회로구성으로 배치된 주파수를 얻기 위하여 멀티플라이어 코어 등과 같은 복잡한 회로 구성을 필요로 한다.
따라서 본 발명의 목적은 발진주파수가 전원전압의 영향을 받지 않으며, 주파수 가변 스위치를 이용한 간단한 구성으로 체배된 주파수를 얻을 수 있는 가변 주파수 전압제어 발진회로를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명은 제1 및 제2트랜지스터와, 제1 및 제2트랜지스터의 에미터사이에 접속되는 콘덴서와, 상기 제1 및 제2트랜지스터의 콘렉터에 각가 젭속된 제1 및 제2의 부하와, 제1트랜지스터의 콜렉터와 제2트랜지스터의 베이스 사이, 및 제2트랜지스터의 콜렉터와 제1트랜지스터의 베이스 사이에 접속되는 제1 및 제2의 피드백 수단과, 상기 제1 및 제2트랜지스터의 에미터 및 베이스에 각각 접속된 제1바이어스회로와, 상기 제1 및 제2트랜지스터의 에미터에 공통으로 접속된 제2바이어스회로와, 상기 제2바이어스회로에 연결되어 제2바이어스회로의 출력정전류를 제어하는 주파수 가변 스위치를 구성된다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제 3 도는 본 발명의 실시예를 보인 회로도이다. 제 3 도에 있어서 제 1 도에 도시된 종래의 발진회로와 상이한 점은 제1바이어스회로(1)가 제1 및 제2트랜지스터(Q1)(Q2)의 에미터 및 베이스에 각각 접속되고, 제2바이어스회로(2)가 제1 및 제2트랜지스터(Q1)(Q2)의 에미터에 각각 연결되며, 상기 제2바이어스회로(2)에 연결되어 출력정전류원(I*)을 제어하는 주파수 가변 스위치(4)가 추가된 것이다. 그밖의 구성은 모두 제 1 도와 동일하므로 이하에 동일한 구성에 대한 상세한 설명은 생략한다.
상기 구성에서 제1 및 제2바이어스회로(1)(2)는 자체 바이어스 형태의 전류미러 회로로 구성되며, 주파수 가변 스위치(4)는 본 발명의 회로를 집적화했을 경우에 외부단자(A)를 통해 연결되고, 이 단자(A)를 통하여 외부신호(하이 혹은 로우레벨신호)를 인가하여 제2바이어스회로(2)의 동작을 제어하도록 접속된다.
이와 같은 구성을 가지는 본 발명의 회로동작은 주파수 가변 스위치(4)를 동작시키지 않았을 경우와 동작시켰을 경우로 나누어 설명한다.
먼저, 주파수 가변 스위치(4)를 동작시키지 않았을 경우는 외부단자(A)에 하이레벨신호가 인가되어 있는 경우로서 트랜지스터(Q13)가 온되어 제2바이어스회로(2)의 전류출력 축 트랜지스터(Q7)(Q8)(Q11)가 모두 오프상태이다. 이 경우를 설명한다.
제 3 도에서 제1바이어스회로(1)는 트랜지스터(Q9)(Q10)의 턴온전압(VBE(on))과 저항(R8)에 의해 전류(I)가 결정된다. 이와 같은 제1바이어스회로(1)는 자체 바이어스 형태의 전류미러 회로로 구성되며, 제1 및 제2트랜지스터(Q1)(Q2)의 에미터 및 베이스에 각각 접속된 각 노드에 정전류원(I)이 형성되어 제1바이어스회로(1)에서 결정된 전류(I)와 같은 량의 전류가 흐르게 된다.
그러므로 상기에서 언급한 종래의 에미터 결합형 멀티바이브레이터를 이용한 발진회로의 발진주파수(F0)를 나타낸 식(15)에서 알 수 있듯이 전류(IC)가 궁극적으로 발진주파수(F0)를 결정짓게 되고, 이 전류(IC)는 상기에서 설명한 바와 같이 제1바이어스회로(1)에 의해 전원전압(Vcc)의 변화에 무관하게 항상 일정하게 흐르므로 발진주파수(F0) 역시 항상 일정하게 된다.
다음은 주파수 가변스위치(4)를 동작시켰을 경우, 즉 외부단자(A)에 로우레벨의 신호를 입력하였을 경우를 설명한다.
외부단자(A)에 로우레벨신호가 입력되면 제2바이어스회로(2)가 정상적으로 동작하여 전류 출력 측의 트랜지스터(Q7)(Q8)를 통해 출력정전류원(I*)을 형성한다. 상기 제2바이어스회로(2)는 앞에서 언급한 제1바이어스회로(1)와 같이 자체 바이어스 형태의 전류미러회로로 구성되므로, 출력정전류(I*)는 서로 동일한 전류값을 갖는다.
그러므로 주파수 가변 스위치(4)를 동작시키게 되면 에미터 결합형 멀티바이브레이터의 출력주파수(F0)를 나타낸 식(15)에서 전류(IC=I)가 전류(I)가 전류(I*)를 합한 값, 즉 2IC가 되므로 출력주파수 (F0)를 나타내는 상기의 식(15)는 하기의 식으로 표현된다.
………………………………………………(16)
따라서, 상기 식(16)에서 알수 있듯이 원래의 발진주파수보다 2체배된 발진주파수(F0)가 출력된다.
본 발명에 의하면, 전원전압이 변하더라도 발진주파수가 거의 일정하며, 이 회로를 반도체 집적회로로서 이용할 때 주파수 가변 스위치를 외부단자로 접속하여 외부회로에서 주파수 가변 신호를 인가해 줌으로써 발진주파수를 가변할 수 있게 된다.

Claims (1)

  1. 제 1 및 제2트랜지스터(Q1)(Q2)와, 제1 및 제2트랜지스터(Q1)(Q2)의 에미터 사이에 접속되는 콘덴서(C)와, 상기 제 1 및 제2트랜지스터(Q1)(Q2)의 컬렉터에 각각 접속된 제1 및 제2의 부하(R1,Q5)(R2,Q6)와, 제1트랜지스터(Q1)의 콜렉터와 제2트랜지스터(Q2)의 베이스 사이, 및 제2트랜지스터(Q2)의 콜렉터와 제1트랜지스터(Q1)의 베이스 사이에 접속되는 제1 및 제2의 피드백 수단(Q3)(Q4)과, 상기 제1 및 제2트랜지스터(Q1)(Q2)의 에미터 및 베이스에 각각 접속된 제1바이어스회로(1)와, 상기 제1 및 제2트랜지스터(Q1)(Q2)의 에미터에 공통으로 접속된 제2바이어스회로(2)와, 상기 제2바이어스회로(2)에 연결되어 제2바이어스회로(2)의 출력정전류원(I*)을 제어하는 주파수 가변 스위치(4)로 구성되는 것을 특징으로하는 가변 주파수 전압제어 발진회로.
KR1019910007557A 1991-05-10 1991-05-10 가변 주파수 전압제어 발진회로 KR930008429B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910007557A KR930008429B1 (ko) 1991-05-10 1991-05-10 가변 주파수 전압제어 발진회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910007557A KR930008429B1 (ko) 1991-05-10 1991-05-10 가변 주파수 전압제어 발진회로

Publications (2)

Publication Number Publication Date
KR920022679A KR920022679A (ko) 1992-12-19
KR930008429B1 true KR930008429B1 (ko) 1993-08-31

Family

ID=19314274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007557A KR930008429B1 (ko) 1991-05-10 1991-05-10 가변 주파수 전압제어 발진회로

Country Status (1)

Country Link
KR (1) KR930008429B1 (ko)

Also Published As

Publication number Publication date
KR920022679A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
EP0401552A2 (en) Differential relaxation oscillator
WO1997034211A1 (en) Circuit arrangement for producing a d.c. current
JPH0119294B2 (ko)
Kukielka et al. A high-frequency temperature-stable monolithic VCO
US4658205A (en) Reference voltage generating circuit
US3061799A (en) Frequency modulated multivibrator with a constant duty cycle
US4157493A (en) Delta VBE generator circuit
EP0477907B1 (en) A constant current circuit and an oscillating circuit controlled by the same
JPH04315207A (ja) 電源回路
KR930008429B1 (ko) 가변 주파수 전압제어 발진회로
GB2226664A (en) Shunt voltage regulator
JPS632418A (ja) 電圧制御発振器
US3916343A (en) Frequency stabilized relaxation oscillator
JP2956781B2 (ja) エミッタ結合マルチバイブレータ回路
JPS60263507A (ja) 発振回路
US3996531A (en) Oscillator circuit whose frequency is voltage controllable which contains a comparator
KR890004648B1 (ko) 전압제어 발진기
US4600897A (en) Voltage-controlled oscillator of emitter-coupled astable multivibrator type
JPH0250653B2 (ko)
KR0150196B1 (ko) BiCMOS 기준 전압 발생기
KR930010877B1 (ko) 저전력소모용 발진회로
JP2772957B2 (ja) レベル切り換え回路
US4596960A (en) Current mirror circuit
JPH02890B2 (ko)
JPH0786833A (ja) 可変周波数発振回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee