JPH0241016A - レベル切り換え回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、レベル切り換え回路に関し、例えば三角波
発生回路等の発振回路に利用して有効な技術に関するも
のである。

〔従来の技術〕

三角波発生回路は、例えばスイッチングレギュレータに
利用される。スイッチングレギュレータは、三角波と出
力電圧に対応した基準電圧からパルス幅変調信号を形成
してスイッチング制御を行うことにより、上記パルス幅
変調信号におけるパルスデューティに対応した所望の出
力電圧を得るようにするものである。

三角波（鋸歯状信号）発生回路の例としては、例えば１
９８１年６月３０日発行「集積回路応用ハンドブック１
頁１５０〜頁１５１、特開昭６１−２９４９２２号公報
がある。

〔発明が解決しようとする課題〕

高速化（高周波数化）を図った三角波発生回路を得るに
は、上、下端レベルの切り換え速度を速くする必要があ
る。また、安定な発振出力を得るために温度特性の良く
する必要がある。

この発明の目的は、高速で温度特性に優れたレベル切り
換えか回路を提供することにある。

この発明の他の目的は、高速化を図りつつ、温度特性の
良好な三角波発生回路に適したレベル切り換え回路を提
供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、第１の基準電圧を受けるＮＰＮトランジスタ
と差動形態にされ、ベースとコレクタが共通接続された
ＮＰＮ　トランジスタの共通エミッタに第１の定電流源
回路を設け、上記第１の基準電圧より低い電位にされた
第２の基準電圧を受けるＰＮＰ　ｌ−ランジスタと差動
形態にされ、ベースとコレクタが共通接続されたＰＮＰ
　トランジスタの共通エミッタに上記第１の定電流源回
路と同じ電流値の電流を形成する第２の定電流源回路を
設け、上記ダイオード形態のＮＰＮトランジスタとＰＮ
Ｐトランジスタのベース、コレクタの共通接続点に対し
て上記第１、第２の定電流源回路の電流値の１／２の電
流値の電流を流す定電流押し出し回路及び所定の制御信
号に従い選択的的に上記第１、第２の定電流源回路の電
流値と同じ電流値の電流を流す定電流吸い込み回路を設
けて上記ダイオード形態のＮＰＮ　ｌ−ランジスタ及び
ＰＮＰ　ｌ−ランジスタのベース、コレクタ共通接続点
から出力レベルを得る。

〔作　用〕

上記した手段よれば、定電流吸い込み回路の動作に対応
して、ベース、コレクタが共通接続されたＮＰＮ　トラ
ンジスタ又はＰＮＰ　ｌ−ランジスタが動作状態になる
。このように電流切り換え動作に従ってトランジスタと
対応する差動ＮＰＮトランジスタ又は差動ＰＮＰ　トラ
ンジスタのベース、エミッタを介して上記第１又は第２
の基準電圧の切り換えが高速にできるとともに、レベル
変化なく得られるものとなる。

〔実施例１〕 第１図には、この発明は係るレベル切り換え回路を用い
た対称三角波発生回路の一実施例の回路図が示されてい
る。同図の各回路素子は、キャパシタを除いて公知の半
導体集積回路の製造技術によって、単結晶シリコンのよ
うな１個の半導体基板上において形成される。

この実施例の三角波発生回路おいては、キャパシタＣＴ
の充電電流と、放電電流とを切り換えることにより三角
波を発生させる。上記充放電電流の切り換えは、定電流
源■１により定常的にキャパシタＣＴに充電電流（押し
出し電流）を供給し、上記同様な定電流源１１の電流を
受けるトランジスタＱ３とＱ５からなる電流ミラー回路
により２倍の吸い込み定電流２１１を選択的に形成して
、キャパシタＣＴに対して充電／放電電流を流すように
する。なお、上記電流ミラー回路では、トランジスタＱ
３のベース、コレクタは、トランジスタＱ４のエミッタ
、ベースを介して共通化されるのものである。

この実施例では、特に制限されないが、上記電流ミラー
回路を構成するトランジスタＱ３．Ｑ５のサイズを等し
くし、そのエミッタ抵抗Ｒ１とＲ２の抵抗値を２：ｌに
設定することによって、上記２倍の定電流２１１を形成
している。

上記トランジスタＱ３のコレクタと接地電位点との間に
は、スイッチトランジスタＱ６が設けられ、このトラン
ジスタＱ６をオン状態にすると、上記電流ミラー回路を
構成するトランジスタＱ３゜Ｑ５がオフ状態となり、上
記放電電流２１１が形成されない。したがって、このと
きには、定電流源１１によりキャパシタＣＴが充電され
る。

これに対して、上記トランジスタＱ６をオフ状態にする
と、上記電流ミラー回路を構成するトランジスタＱ３．
Ｑ５が動作状態となり、上記２倍の吸い込み電流２１１
を形成する。したがって、このときには、画定電流源の
差電流（−Ｉｔ）によりキャパシタＣＴの放電動作が行
われるものとなる。上記のように正／負の定電流■１に
よりキャパシタＣＴの充放電を行うので、対称三角波を
得ることができる。

上記トランジスタＱ６のスイッチ制御は、次の電圧比較
回路の出力信号に基づいて行われる。

差動トランジスタＱＩＯとＱｌｌは、電圧比較動作を行
う。差動トランジスタＱｌＯとＱｌｌの共通エミッタに
は、定電流トランジスタＱ８が設けられる。一方の差動
トランジスタＱＩＯのコレクタには、負荷抵抗Ｒ４が設
けられる。他方の差動トランジスタＱｌｌのコレクタは
、特に制限されないが、動作電圧Ｖ　ｒｅｆが印加され
る。

差動トランジスタＱＩＯのコレクタ出力は、エミックフ
ォロワトランジスタＱ９のベースに供給される。このト
ランジスタＱ９のエミッタは、レベルシフト用の抵抗Ｒ
５を介して定電流トランジスタＱ７に接続される。上記
差動トランジスタＱ１０のベースは、上記キャパシタＣ
Ｔの電圧ＶＢが供給される。

上記差動トランジスタＱｌｌのベースには、２値の基準
電圧ＶＡが供給される。

この実施例では、次のようなレベル切り換え回路を介し
て２値の基準電圧ＶＨとＶＬが選択的に上記基準電圧Ｖ
Ａとして伝えられる。

基準電圧ＶＨ，ｌ！：ＶＬは、直列抵抗抵抗Ｒ９、Ｒ１
０及びＲ１１により形成される。すなわち、動作電圧Ｖ
Ｏを上記抵抗Ｒ９ないじＲ１１により分圧し、高い方の
基準電圧ＶＨと低い方の基準電圧ＶＬとが形成される。

上記高い方の基準電圧ＶＨは、ＮＰＮ差動トランジスタ
Ｑ１６のベースに供給される。この差動トランジスタＱ
１６のコレクタは、上記動作電圧ｖＯに接続され、エミ
ッタには定電流源２Ｉ２が設けられる。上記ＮＰＮ　ｌ
−ランジスタＱ１６と差動形態にされるＮＰＮトランジ
スタＱ１５は、そのベースとコレクタが共通化される。

言い換えるならば、トランジスタＱ１５はダイオード形
態にされる。この実施例では、上記トランジスタＱ１６
とＱ１５は、そのサイズが等しく、かつ極近接してレイ
アウトされる。すなわち、トランジスタＱ１５とＱ１６
とは熱的に密結合される。

上記低い方の基準電圧ＶＬは、ＰＮＰ差動トランジスタ
Ｑ１８のベースに供給される。この差動トランジスタＱ
１８のコレクタは、回路の接地電位点に接続され、エミ
ッタには上記同様な電流値を流す定電流源２Ｉ２が設け
られる。ただし、上記ＮＰＮ　トランジスタＱ１５．Ｑ
１６の共通エミッタに設けらる定電流源２Ｉ２は、ＮＰ
Ｎトランジスタからなる吸い込み定電流源回路から構成
されるのに対して、上記ＰＮＰ　トランジスタＱ１Ｂの
エミッタに設けられる定電流源２１２は、ＰＮＰトラン
ジスタからなる押し出し定電流源回路から構成される。

上記ＰＮＰ　トランジスタＱ１Ｂと差動形態にされるＰ
ＮＰ　トランジスタＱ１７は、そのベースとコレクタが
共通化される。言い換えるならば、トランジスタＱ１７
はダイオード形態にされる。この実施例では、上記トラ
ンジスタＱ１７とＱ１８は、そのサイズが等しく、かつ
極近接してレイアウトされる。すなわち、トランジスタ
Ｑ１７とＱ１８とは熱的に密結合される。

上記２ｍの差動トランジスタのうち、ダイオード形態に
されるトランジスタＱ１５とＱ１７のベース、コレクタ
は共通接続され、そこに押し出し定電流源Ｉ２と、吸い
込み定電流源２１２が設けられる。この吸い込み定電流
源２Ｉ２は、上記キャパシタＣＴに設けられる定電流源
２１１と同様に、上記同様な定電流源Ｉ２の電流を受け
るトランジスタＱ１３とＱ１４からなる電流ミラー回路
により２倍の吸い込み定電流２１１を選択的に形成する
。なお、この電流ミラー回路では、前記の回路とは異な
りトランジスタＱ１３のベース、コレクタは直接的に共
通化されるのものである。

この実施例では、特に制限されないが、上記電流ミラー
回路を構成するトランジスタＱ１３．Ｑ１４のサイズを
等しくし、そのエミッタ抵抗Ｒ７とＲ８の抵抗値を２＝
１に設定することによって、上記２倍の定電流２Ｉ２を
形成している。

上記トランジスタＱ１３のコレクタと接地電位点との間
には、スイッチトランジスタＱ１２が設けられ、このト
ランジスタＱ１２をオン状態にすると、上記電流ミラー
回路を構成するトランジスタＱ１３．Ｑ１５がオフ状態
となり、上記吸い込み定電流２１２が形成されない。し
たがって、このときには、押し出し定電流■２がトラン
ジスタＱ１５に流れる。この結果、差動トランジスタＱ
１５とＱ１６に同じ定電流Ｉ２が流れることになり、ト
ランジスタＱ１５とＱ１６のサイズが等しく設定されて
いるからそのエミッタ電流の電流密度も等しくなり、ベ
ース、エミッタ間電圧が相互に等しくなる。それ故、上
記電圧ＶＡは上記高い方の基準電圧ＶＨが、差動トラン
ジスタＱ１６、Ｑ１５の等しいベース、エミッタ間電圧
を介してそのまま伝えられることなる。このとき、上記
トランジスタＱ１５とＱ１６とが近接して配置されてい
るから、温度の影響を等しく受け、かつ同じ温度係数を
持つことから、温度依存性もなくすことができる。

これに対して、上記トランジスタＱ１２をオフ状態にす
ると、上記電流ミラー回路を構成するトランジスタＱ１
３．Ｑ１４が動作状態となり、上記２倍の吸い込み電流
２１１を形成する。したがって、このときには、画定電
流源の差電流（−１１）がＰＮＰ　トランジスタＱ１７
に流れる。この結果、差動トランジスタＱ１７とＱ１８
に同じ定電流Ｉ２が流れることになり、トランジスタＱ
１７とＱ１８のサイズが等しく設定されているからその
エミッタ電流の電流密度も等しくなり、ベース、エミッ
タ間電圧が相互に等しくなる。それ故、上記電圧ＶＡは
上記低い方の基準電圧ＶＬが、差動トランジスタＱ１７
、Ｑ１８の等しいベース。

エミッタ間電圧を介してそのまま伝えられることなる。

このとき、上記トランジスタＱ１７とＱ１８とが近接し
て配置されているから、温度の影響を等しく受け、かつ
同じ温度係数を持つことから、温度依存性もなくすこと
ができる。

トランジスタＱ１とＱ２は、定電流源回路を構成する。

すなわち、トランジスタＱ２のエミッタは、回路の接地
点に接続され、そのベースとコレクタは、トランジスタ
Ｑ１のエミッタとベースにより共通化される。トランジ
スタＱ１のコレクタは、動作電圧ＶＯが与えられ、トラ
ンジスタＱ２のコレクタと動作電圧ＶＯとの間には、抵
抗ＲＴが設けられ定電流１０を形成する。上記トランジ
スタＱ２に対してトランジスタＱ７及びＱ８が電流ミラ
ー形成に接続される。トランジスタＱ２に対してトラン
ジスタＱ７とＱ８のサイズを等しくすると、上記抵抗Ｒ
Ｔに流れる定電流１０と同じ定電流１０が上記トランジ
スタＱ７及びＱ８に流れる。

例えば、第２図の動作波形図に示すように、ＶＡ＞ＶＢ
なら、電圧比較動作を行う差動トランジスタＱｌｌがオ
ン状態に、差動トランジスタＱ１０がオフ状態になる。

したがって、スイッチトランジスタＱ６及びＱ１２のベ
ースに供給される制御電圧は、ＶＯ−Ｖ□。、−４ｏ−
Ｒ５のように比較的高い電圧なる。これにより、スイッ
チトランジスタＱ６とＱ１２がオン状態になる。上記ス
イッチトランジスタＱ６がオン状態になると、前記説明
したように、キャパシタＣＴに対しては定電流■１によ
る充電動作が行われる。これにより、電圧ＶＢはロウレ
ベルからハイレベルに直線的に立ち上がる。また、スイ
ッチトランジスタＱ１２がオン状態であると、前記説明
したように差動トランジスタＱ１５．Ｑ１６が動作状態
になって、基準電圧ＶＡは高い方の電圧ＶＨとなる。

キャパシタＣＴの充電動作によって、その電圧ＶＢが上
記基準電圧ＶＡ　（ＶＨ）より高（なると、トランジス
タＱＩＯがオン状態に、トランジスタＱｌｌがオフ状態
に切り換えられる。

上記トランジスタＱＩＯのオン状態により、抵抗Ｒ４に
は、定電流ｉｏが流れるものとなる。したがって、スイ
ッチトランジスタＱ６及びＱｌ２のベースに供給される
制御電圧は、ＶＯＶａｔ。。

−ｉｏ　（Ｒ４＋Ｒ５）のように、抵抗Ｒ４における電
圧降下分（Ｒ４・ｉｏ）だけ低くなる。これにより、ス
イッチトランジスタＱ６及びＱｌ２がオフ状態とになる
。すなわち、上記抵抗Ｒ４とＲ５の抵抗値と定電流１０
の電流値は、動作電圧ＶＯとの関係で、トランジスタＱ
６、Ｑｌ　２のベース、エミッタ間電圧■、を中点とし
てハイレベル／ロウレベルになるように設定される。

上記のようにスイッチトランジスタＱ６がオフ状態にな
ると、前記説明したように、キャパシタＣＴに対しては
定電流−■１による放電動作が行われる。これにより、
電圧ＶＢはハイレベルからロウレベルに直線的に立ち下
がる。また、スイッチトランジスタＱ１２がオフ状態に
なると、前記説明したように差動トランジスタＱ１７．
Ｑ１８が動作状態になって、基準電圧ＶＡは低い方の電
圧ＶＬとなる。

以上の動作の繰り返しによって、対称三角波ＶＢを得る
ことができるものである。

上記の実施例においては、分圧抵抗回路で形成した三角
波の上、下端スレッショルドレベルＶＨとＶＬを、差動
トランジスタＱ１５．Ｑ１６及びＱｌ７．Ｑｌ８を用い
てインピーダンス変換（低インピーダンス化）を行いつ
つ、定電流による電流切り換え動作により行うものであ
るため、高速にレベル切り換えが可能となる。これによ
り、標準的な半導体プロセスを用いても、三角波の発振
周波数を約ＩＭＨｚ程度まで高くすることができる。ま
た、上記のような差動回路を用いることによって、良好
な温度特性を得るとこができるから高安定の発振周波数
を得ることができる。

なお、上記動作電圧■０は、後述する第３図の実施例回
路のように温度補償された動作電圧ＶＯを用いることが
便利である。

〔実施例２〕 第３図には、三角波発生回路の他の一実施例の回路図が
示されている。同図の各回路素子は、時定数回路を構成
するキャパシタＣＴと抵抗ＲＴを除いて、前記同様に同
一の半導体基板上において形成される。なお、第３図の
各回路素子に付された回路記号は、回路が複雑化してし
まうのを防ぐために第１図のものと重複しているが、全
く別の回路機能を持つものと理解されたい。

発振回路Ｏ８Ｃは、次のような各回路素子から構成され
る。差動トランジスタＱ２とＱ３は、電圧比較動作を行
う。差動トランジスタＱ２とＱ３の共通エミッタには、
動作電流を流す定電流トランジスタＱ５が設けられる。

差動トランジスタＱ２とＱ３のコレクタには、負荷抵抗
Ｒ１とＲ２がそれぞれ設けられる。上記一方の差動トラ
ンジスタＱ２のコレクタ出力電圧は、エミッタフォロワ
出力回路を構成するトランジスタＱ１のベースに供給さ
れる。トランジスタＱ１のエミッタには抵抗Ｒ３を介し
て定電流トランジスタＱ６が設けられる。発振回路Ｏ８
Ｃを構成するため、差動トランジスタＱ２のコレクタ出
力は、上記エミッタフォロワ出力トランジスタＱｌ、エ
ミッタ抵抗Ｒ３を介して他方の着動作トランジスタＱ３
のベースに供給される。上記発振回路ＯＳＣを構成する
電圧比較回路は、動作電圧ｖ１により動作を行う。

差動トランジスタＱ２のベースは、外部端子を介して充
電用抵抗ＲＴとキャパシタＣＴからなる時定数回路が設
けら、上記キャパシタＣＴには、並列にリセット用トラ
ンジスタＱ４が設けられる。

このトランジスタＱ４のベースには、上記電圧比較回路
の出力に対応して次のような定電流プッシュプル回路Ｉ
ＰＰで形成される制′ａ電流が供給される。

すなわち、上記差動トランジスタＱ２とＱ３のコレクタ
出力は、差動トランジスタＱ９とＱ８のベースにそれぞ
れ供給される。これらの差動トランジスタＱ８．Ｑ９の
共通エミッタには、定電流トランジスタＱ７が設けられ
る。上記差動トランジスタＱ８．Ｑ９のコレクタには、
特に制限されないが、マルチコレクタ構造のＰＮＰ　ト
ランジスタＱＩＯ及びＱｌｌからなる電流ミラー回路が
設けられる。トランジスタＱｌｌから得られる出力電流
は、ダイオード形態のＮＰＮ　トランジスタＱ１３に供
給され、このトランジスタＱ１３と電流ミラー形態にさ
れたＮＰＮトランジスタＱ１２のコレクタには、上記ト
ランジスタＱＩＯの出力電流が供給される。これによっ
て、トランジスタＱ１０とＱ１２とは定電流プッシュプ
ル回路を構成し、上記トランジスタＱ４の制御電流を形
成するものである。

例えば、発振回路ＯＳＣを構成する電圧比較回路の差動
トランジスタＱ２がオン状態で、差動トランジスタＱ３
がオフ状態なら、そのコレクタ出力受ける差動トランジ
スタＱ８がオン状態に、差動トランジスタＱ９がオフ状
態になる。このときには、定電流トランジスタＱ７で形
成された定電流ｉｏは、差動トランジスタＱ８に流れ、
電流ミラートランジスタＱＩＯを介して出力される。こ
のとき、差動トランジスタＱ９のオフ状態に応じて電流
ミラートランジスタＱｌｌがオフ状態になり、電流ミラ
ートランジスタＱ１３及びＱ１２をオフ状態にする。そ
れ故、上記電流ミラートランジスタＱＩＯから出力され
る定電流はトランジスタＱ４のベースに供給されてる。

これにより、トランジスタＱ４がオン状態になって、キ
ャパシタＣＴの放電動作を行うものとなる。

上記キャパシタＣＴの放電動作により、電圧比較回路を
構成する差動トランジスタＱ２のベース電位が低下して
オフ状態になると、差動トランジスタＱ３がオン状態に
切り換えられる。これにより、上記の場合とは逆に定電
流プッシュプル回路ＩＰＰの差動トランジスタＱ８がオ
フ状態に、差動トランジスタＱ９がオン状態となり、電
流ミラートランジスタＱｌｌから定電流が出力され、電
流ミラートランジスタＱ１３及びＱ１２をオン状態にす
る。このとき、上記差動トランジスタＱ８のオフ状態に
対応して電流ミラートランジスタＱ１０もオフ状態であ
るため、トランジスタＱ４をオフ状態にする。これによ
り、キャパシタＣＴには抵抗ＲＴによる充電動作が行わ
れる。

定電流源回路ＩＧは、次の各回路素子により更される。

エミッタがエミッタ抵抗Ｒ７を介して回路の接地電位に
結合されたトランジスタＱ１５のベースとコレクタには
、トランジスタＱ１４のエミッタ、ベースが結合される
。上記トランジスタＱ１４のコレクタは、動作電圧■２
に結合される。

上記トランジスタＱ１５のコ・レクタには、定電流を設
定する抵抗Ｒ８が設けられる。この抵抗Ｒ８の他端には
、上記動作電圧Ｖ２が供給される。上記トランジスタＱ
１５は、上記発振回路０８Ｃ１電流プッシュプル回路Ｉ
ＰＰの定電流トランジスタＱ５ないしＱ７と電流ミラー
形態に接続され、トランジスタＱ１５とトランジスタＱ
５ないしＱ７のエミツタ面積比を等しくし、トランジス
タＱ１５に定電流１０が流れるものとすると、定電流１
０が上記各定電流トランジスタＱ５ないしＱ７にも流れ
るようにされる。

上記発振回路Ｏ８Ｃは、差動トランジスタＱ３がオン状
態で差動トランジスタＱ２がオフ状態のとき、差動トラ
ンジスタＱ３のベースに供給される基準電圧ＶＡは、次
式（１）により表される。

ＶＡ＝ＶＩ　　ＶＩ！。、−Ｒ３・１０　・・・・・（
１）ここで、ＶＢＩＱＩは、トランジスタＱ１のベース
。

エミッタ間電圧である。このように差動トランジスタＱ
３がオン状態のとき、トランジスタＱ４は上記定電流プ
ッシュプル回路ＩＰＰの出力電流に従い前記のようにオ
フ状態になる。それ故、キャパシタＣＴには、抵抗ＲＴ
を介して充電動作が行われる。上記キャパシタＣＴの電
位ＶＢが、上記（１）式で示した基準電圧ＶＡに達する
と、差動トランジスタＱ２がオン状態に、差動トランジ
スタＱ３がオフ状態に切り換えられる。上記トランジス
タＱ２のオン状態により、上記基準電圧ＶＡは、次式（
２）のように変化する。

ＶＡ”Ｖ　Ｉ　　Ｖｍｉｏ＋−ｉ　０　（Ｒ１＋Ｒ３）
　　”　・（２）それ故、上記トランジスタＱ３のオフ
状態のときには前記のように電流プッシュプル回路ＩＰ
Ｐの出力電流によりトランジスタＱ４がオン状態になり
キャパシタＣＴの放電動作を行う。

上記キャパシタＣＴの放電動作により、差動トランジス
タＱ２のベース電位ＶＢが上記（２）式の電位に達する
と、再び差動トランジスタＱ２がオフ状態に差動トラン
ジスタＱ３がオン状態に切り換えられる。以下、同様な
動作の繰り返しにより発振動作を行うものであり、上記
電圧ＶＢが三角波となる。

上記差動トランジスタＱ３のベースに供給される基準電
圧ＶＡは、式（１）と（２）の電圧をＶＴＲと■ＴＬす
るようなヒステリシス特性を持ち、トランジスタＱｌの
ベース、エミッタ間電圧Ｖ□。１を含むので温度依存性
を持つ。

また、定電流ｉｏは、抵抗Ｒ８の他端に供給される動作
電圧をｖ２とすると、次式（３）により求められる。

１ｏ＝（ｖ２−２■１）／Ｒ８・・・・・（３）２ＶＩ
Ｅは、トランジスタＱ１４とＱ　１５　（７）ベース。

エミッタ間電圧である。それ故、式（３）から明らかな
ように定電流ｉｏも上記トランジスタＱ１４とＱ１５の
ベース、エミッタ間電圧ｖ０による温度依存性を持つ。

この実施例では、上記のような温度依存性の改善のため
に、次のようなバイアス回路ＢＩＡＳが設けられる。

ツェナーダイオードＺＤと、ダイオード（またはダイオ
ード形態のトランジスタ）Ｑ２４．Ｑ２５に定電流Ｉｏ
を流すことにより定電圧を形成する。このとき、ツェナ
ーダイオードＺＤの持つ正の温度係数（＋　２　ｍ　Ｖ
　／　”Ｃ）は、ダイオードＱ２５の持つ負の温度係数
（−２ｍＶ／”Ｃ）により相殺される。また、上記ダイ
オードＱ２４のアノード側の定電圧は、エミッタフォロ
ワ出力トランジスタＱ２３を介して動作電圧ｖＯとされ
る。この動作電圧ＶＯは、上記トランジスタＱ２３とＱ
２４が同様な温度係数を持つため相殺されて、温度依存
性及び電源依存性を持たない安定した定電圧となる。

この動作電圧ｖＯは、抵抗ＲＩＯとＲ１２に分圧される
。この分圧電圧ＶＤは、トランジスタＱ２２のベースに
供給される。このトランジスタＱ２２とエミッタを共通
化したダイオード形態のトランジスタＱ２１が設けられ
る。上記トランジスタＱ２１とＱ２２の共通化されたエ
ミッタには、エミッタ抵抗Ｒ１１が設けられる。

上記ダイオード形態のトランジスタＱ２１には、同じく
ダイオード形態にされたトランジスタＱ１８ないしＱ２
１が直列形態に設けられ、抵抗Ｒ９を介して上記動作電
圧ＶＯに結合される。

この実施例では、上記レベルシフト回路を構成するダイ
オード形態のトランジスタＱ１９のベース、コレクタ電
圧（アノード側）が、発振回路Ｏ８Ｃに動作電圧ｖ１を
供給するエミッタフォロワトランジスタＱ１７のベース
に供給される。また、レベルシフト回路を構成するダイ
オード形態のトランジスタＱ１８のベース、コレクタ電
圧（アノード側）が、電流プッシュプル回路ＩＰＰ及び
定電流回路ＩＧに動作電圧ｖ２を供給するエミッタフォ
ロワトランジスタＱ１６のベースに供給される。

上記バイアス回路ＢＩＡＳは、上記分圧電圧をトランジ
スタＱ２２とＱ２１のベース、エミッタ間電圧で相殺さ
せる。したがって、上記トランジスタＱ１９からは上記
分圧電圧ＶＤを、トランジスタＱ２０とＱ１９とのベー
ス、エミッタ間電圧２Ｖ＋＋！だけレベルシフト（＋２
ＶＩＥ）する。これによって、上記発振回路ＯＳＣに供
給される動作電圧ｖ１は、上記バイアス回路ＢＩＡＳに
より形成される電圧（Ｖ　Ｄ　＋　２　Ｖｓｉ）がトラ
ンジスタＱ１７のベース、エミッタを通して供給される
結果、ＶＤ＋ＶＩＥになる。この動作電圧Ｖ１を上記式
（１）及び（２）に代入することによって、次式（４）
及び（５）が得られる。

ｖＡ　（ＶＴ■Ｉ）＝ｖＤ−Ｒ３・　１０　　・　・　
・　・（４）ＶＡ（ＶＴＬ）＝ＶＤ−ｉｏ（Ｒ１＋Ｒ３
）　　　（５１上記のようなバイアス回路ＢＩＡＳを通
して発振回路○ＳＣの動作電圧■１を形成することによ
り、上記エミッタフォロワ出力回路における温度依存性
を相殺させることができる。

上記バイアス回路ＢＩＡＳは、上記トランジスタＱ１Ｂ
からは分圧電圧ＶＤを、トランジスタＱ１８〜Ｑ２０の
ベース、エミッタ間電圧３Ｖｉ＋ｔだけレベルシフト　
（＋　３　ＶＩＩりする。これによって、上記定電流源
回路ｔＣに供給される動作電圧Ｖ２は、上記バイアス回
路ＢＩＡＳから供給される電圧（Ｖ　Ｄ　＋　３　ＶＢ
りがトランジスタＱ１６のベース、エミッタを通して供
給される結果、ＶＤ＋２■、になる。この動作電圧Ｖ２
を上記式（３）に代入することによって、次式（６）が
得られる。

１ｏ＝ＶＤ／Ｒ８・・・・・（６） 上記のようなバイアス回路ＢＩＡＳを通して定電流源回
路ＩＣの動作電圧Ｖ２を形成することにより、上記電流
ミラー回路を構成するトランジスタＱ１５の温度依存性
を相殺させることができる。

これにより、定電流１０も温度依存性を持たなくできる
から、式（４）及び（５）から明らかなように温度依存
性を改善した三角波発生回路を得ることができる。また
、上記のようにエミッタフォロワ出力回路を通して電圧
比較回路の切り換え動作を行うものであるため高速動作
化が可能になる。

上記三角波ＶＢは、所定の基準電圧と比較することによ
り、パルス幅変調信号ＰＷＭを形成する等に用いられる
。例えば、スイッチングレギュレータでは、上記パルス
幅変調信号ＰＷＭに従いスイッチ素子を制御して、その
スイッチ出力電圧を平滑して形成される出力電圧レベル
を制御するものである。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）第１の基準電圧を受けるＮＰＮ　トランジスタと
差動形態にされたベースとコレクタが共通接続されたＮ
ＰＮトランジスタの共通エミッタに第１の定電流源回路
を設け、上記第１の基準電圧より低い電位にされた第２
の基準電圧を受けるＰＮＰ　トランジスタ差動形態にさ
れ、ベースとコレクタが共通接続されたＰＮＰ　ｌ−ラ
ンジスタの共通エミッタに上記第１の定電流源回路と同
じ電流値の電流を形成する第２の定電流源回路を設け、
上記ダイオード形態のＮＰＮトランジスタとＰＮＰ　ト
ランジスタのベース、コレクタの共通接続点に対して上
記第１、第２の定電流源回路の電流値の１／２の電流値
の電流を流す定電流押し出し回路及び所定の制御信号に
従い選択的的に上記第１、第２の定電流源回路の電流値
と同じ電流値の電流を流す定電流吸い込み回路を設けて
上記ダイオード形態のＮＰＮ　トランジスタ及びＰＮＰ
トランジスタのベース、コレクタ共通接続点から出力レ
ベルを得る。上記構成においては、定電流源のスイッチ
動作に対応して、ベース、コレクタが共通接続されたＮ
ＰＮ　トランジスタ又はＰＮＰ　トランジスタが動作状
態になる。このように電流切り換え動作に従ってトラン
ジスタと対応する差動ＮＰＮ　トランジスタ又は差動Ｐ
ＮＰトランジスタのベース、エミッタを介して上記第１
又は第２の基準電圧の切り換えが高速にできるとともに
、温度依存性を持たなくできるという効果が得られる。

（２）上記（１）により、分圧抵抗回路で形成した上／
下端スレッショルドレベルＶＨ／ＶＬを、ＮＰＮ差動ト
ランジスタ及びＰＮＰ差動トランジスタを用いてインピ
ーダンス変換（低インピーダンス化）を行うものである
ため、高速にレベル切り換えが可能となるという効果が
得られる。

（３）上記（１）により、三角波の上／下端レベルの切
り換えが高速に行えるから、三角波のオーバーシュート
及びアンダーシュートを低減できるという効果が得られ
る。

（４）エミッタフォロワトランジスタを介して動作電圧
が供給され、電圧比較回路を構成する一方の差動トラン
ジスタの出力電圧をエミッタフォロワ出力回路を介して
他方の差動トランジスタのベースに基準電圧として帰還
する構成を採ることによって上／下端レベルを形成する
発振回路と、他のエミッタフォロワトランジスタを介し
て動作電圧が供給され、上記発振回路を構成する差動ト
ランジスタとそのエミッタフォロワ出力回路の動作電流
を形成する定電流源回路とにより三角波発生回路を構成
し、上記発振回路及び定電流源回路の動作電圧を所定の
基準電圧がベースに供給された第１のトランジスタと、
この第１のトランジスタにエミッタが共通接続されたダ
イオード形態の第２のトランジスタと、上記第２のトラ
ンジスタに直列形態に接続された複数からなるダイオー
ド形態のトランジスタからなるレベルシフト回路で形成
するものとし、上記基準電圧を起点として差動トランジ
スタのベース電位及び定電流を形成する抵抗に供給され
る電圧にトランジスタのベース、エミッタ間電圧が含ま
れないようにレベルシフト回路におけるダイオード形態
のトランジスタを数を選ぶようにする。この構成におい
ては、エミッタフォロワ出力回路を用いることにより高
速化を図りつつ、上記レベルシフト回路を用いることに
より、発振回路のスレッショルド電圧及び定電流を決定
する回路にトランジスタのベース、エミッタ間電圧を含
まないようにできるから温度特性の改善を図ることがで
きるという効果が得られる。

以上本発明者によりなされた発明を実施例に基づき具体
的に説明したが、本願発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、第１図の動作電
圧■０は、第３図に示したようなバイアス回路で形成し
た動作電圧■０を用いることができる。また、第１図の
回路では、差動トランジスタＱＩＯ，Ｑｌｌに流れる定
電流１０が、トランジスタＱｌ、Ｑ２の温度係数に従っ
た温度依存性を持つものであるが、それ自体が三角波の
上／下端レベルを決定するものでないから、発振周波数
に影響を及ぼすことはない。

しかし、スイッチトランジスタＱ６．Ｑ１２に対する動
作マージンに多少影響を及ぼすので、第３図に示したよ
うな動作電圧Ｖ２を用いて温度補償を行うものとしても
よい。また、三角波は、キャパシタＣＴに定電流を流す
構成の他、キャパシタＣＴに抵抗を介して充電電流を供
給し、スイッチトランジスタにより放電を行わせるよう
にするものであってもよい。

この発明に係るレベル切り換え回路は、前記のような三
角波発生回路の他、高速でしかも温度依存性を持たない
レベル切り換え回路として各種アナログ回路に広く利用
できるものである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、第１の基準電圧を受けるＮＰＮトランジス
タと差動形態にされたベースとコレクタが共通接続され
たＮＰＮトランジスタの共通エミッタに第の定電流源回
路を設け、上記第１の基準電圧より低い電位にされた第
２の基準電圧を受けるＰＮＰ　トランジスタ差動形態に
され、ベースとコレクタが共通接続されたＰＮＰトラン
ジスタの共通エミッタに上記第１の定電流源回路と同じ
電流値の電流を形成する第２の定電流源回路を設け、上
記ダイオード形態のＮＰＮトランジスタとＰＮＰ　トラ
ンジスタのベース、コレクタの共通接続点に対して上記
第１、第２の定電流源回路の電流値の１／２の電流値の
電流を流す定電流押し出し回路及び所定の制御信号に従
い選択的的に上記第１、第２の定電流源回路の電流値と
同じ電流値の電流を流す定電流吸い込み回路を設けて上
記ダイオード形態のＮＰＮトランジスタ及びＰＮＰ　ト
ランジスタのベース、コレクタ共通接続点から出力レベ
ルを得る。上記構成においては、定電流源のスイッチ動
作に対応して、ベース、コレクタが共通接続されたＮＰ
Ｎトランジスタ又はＰＮＰ　ｌ−ランジスタが動作状態
になる。このように電流切り換え動作に従ってトランジ
スタと対応する差動ＮＰＮ　トランジスタ又は差動ＰＮ
Ｐ　トランジスタのベース、エミッタを介して上記第１
又は第２の基準電圧の切り換えが高速にできるとともに
、温度依存性を持たなくできる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す回路図、第２図は
、その動作を説明するための波形図、第３図は、この発
明の他の一実施例を示す回路図である。 Ｏ２０・ ・発振回路、 ＩＣ・ ・定電流源回路、 ＡＳ ・バイアス回路、 ＰＰ ・電流プッ シュプル回路

Claims (1)

1. 【特許請求の範囲】 １、第１の基準電圧を受けるＮＰＮトランジスタと、こ
   のトランジスタと差動形態にされ、ベースとコレクタが
   共通接続されたＮＰＮトランジスタと、上記差動形態の
   ＮＰＮトランジスタの共通エミッタに設けられた第１の
   定電流源回路と、上記第１の基準電圧より低い電位にさ
   れた第２の基準電圧を受けるＰＮＰトランジスタと、こ
   のトランジスタと差動形態にされ、ベースとコレクタが
   共通接続されたＰＮＰトランジスタと、上記差動形態の
   ＰＮＰトランジスタの共通エミッタに設けられ、上記第
   １の定電流源回路と同じ電流値の電流を形成する第２の
   定電流源回路と、上記ダイオード形態のＮＰＮトランジ
   スタとＰＮＰトランジスタのベース、コレクタの共通接
   続点に対して設けら、上記第１、第２の定電流源回路の
   電流値の１／２の電流値の電流を流す定電流押し出し回
   路及び所定の制御信号に従い選択的的に上記第１、第２
   の定電流源回路の電流値と同じ電流値の電流を流す定電
   流吸い込み回路とを含み、上記ダイオード形態のＮＰＮ
   トランジスタ及びＰＮＰトランジスタのベース、コレク
   タ共通接続点から上記第１又は第２の基準電圧を選択的
   に得ることを特徴とするレベル切り換え回路。 ２、上記レベル切り換え回路は、その出力レベルとキャ
   パシタの保持電圧を受ける電圧比較回路の出力信号によ
   り制御されるとともに、上記キャパシタは上記第１と第
   ２の基準電圧の範囲で充電動作と放電動作が切り換えら
   れて発振動作を行うものであることを特徴とする特許請
   求の範囲第１項記載のレベル切り換え回路。 ３、上記差動形態にされるＮＰＮトランジスタ及びＰＮ
   Ｐトランジスタは、それぞれそのサイズが等しく形成さ
   れ、半導体基板上に互いに近接して形成されるものであ
   ることを特徴とする特許請求の範囲第１又は第２項記載
   のレベル切り換え回路。