JP2730767B2 - 電圧対電流変換器 - Google Patents
電圧対電流変換器Info
- Publication number
- JP2730767B2 JP2730767B2 JP1210209A JP21020989A JP2730767B2 JP 2730767 B2 JP2730767 B2 JP 2730767B2 JP 1210209 A JP1210209 A JP 1210209A JP 21020989 A JP21020989 A JP 21020989A JP 2730767 B2 JP2730767 B2 JP 2730767B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- emitter
- current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 （技術分野） 本発明は電圧対電流変換器に関連し、それは入力信号
を受信する入力と、出力信号を供給する出力と、インピ
ーダンスを介して基準電圧点に結合されたエミッタを有
し、かつダイオード接続された第２トランジスタのベー
ス・エミッタ接合を介して出力に結合されたそのコレク
タを有する第１導電タイプの第１トランジスタを具え、
第２導電タイプの第３トランジスタのベース・エミッタ
接合は第２トランジスタのベース・エミッタ接合に並列
に配設され、上記の第３トランジスタのコレクタは第１
トランジスタのベースに結合され、かつ第１トランジス
タのエミッタに結合されたそのコレクタを有する第２導
電タイプの第４トランジスタのエミッタ・ベース接合を
介して入力に結合されている。
を受信する入力と、出力信号を供給する出力と、インピ
ーダンスを介して基準電圧点に結合されたエミッタを有
し、かつダイオード接続された第２トランジスタのベー
ス・エミッタ接合を介して出力に結合されたそのコレク
タを有する第１導電タイプの第１トランジスタを具え、
第２導電タイプの第３トランジスタのベース・エミッタ
接合は第２トランジスタのベース・エミッタ接合に並列
に配設され、上記の第３トランジスタのコレクタは第１
トランジスタのベースに結合され、かつ第１トランジス
タのエミッタに結合されたそのコレクタを有する第２導
電タイプの第４トランジスタのエミッタ・ベース接合を
介して入力に結合されている。
（背景技術） そのような電圧対電流変換器は国際特許出願WO第86/0
4196号から既知であり、特に、もし第１トランジスタの
エミッタ上の電圧の代わりにコレクタの電流が出力信号
として取られるなら、それは良く知られたエミッタフォ
ロアー配列と同じやり方で動作することが知られてい
る。
4196号から既知であり、特に、もし第１トランジスタの
エミッタ上の電圧の代わりにコレクタの電流が出力信号
として取られるなら、それは良く知られたエミッタフォ
ロアー配列と同じやり方で動作することが知られてい
る。
エミッタフォロアー配列は出力電流が入力電圧の非線
形関数として増大すると言う欠点を有し、それは第１ト
ランジスタのベース・エミッタ電圧が入力電圧が増大す
るにつれて変化することにより生じている。
形関数として増大すると言う欠点を有し、それは第１ト
ランジスタのベース・エミッタ電圧が入力電圧が増大す
るにつれて変化することにより生じている。
既知の電圧対電流変換器において、出力信号について
の第１トランジスタのベース・エミッタ電圧の影響は、
第１トランジスタとは反対の導電タイプの第４トランジ
スタのベース・エミッタ接合を介して第１トランジスタ
のベースを入力に直接的には従わせないことにより補償
される。電流ミラーとして配設されかつ第４トランジス
タと同じ導電タイプのものである第２および第３トラン
ジスタを用いて第１および第４トランジスタのベース・
エミッタ電圧を等化することにより補償は達成される。
電流ミラーは第１トランジスタのコレクタ電流を第４ト
ランジスタのエミッタ電流に等しく維持し、従って第１
および第４トランジスタのベース・エミッタ電圧はほぼ
等しい。
の第１トランジスタのベース・エミッタ電圧の影響は、
第１トランジスタとは反対の導電タイプの第４トランジ
スタのベース・エミッタ接合を介して第１トランジスタ
のベースを入力に直接的には従わせないことにより補償
される。電流ミラーとして配設されかつ第４トランジス
タと同じ導電タイプのものである第２および第３トラン
ジスタを用いて第１および第４トランジスタのベース・
エミッタ電圧を等化することにより補償は達成される。
電流ミラーは第１トランジスタのコレクタ電流を第４ト
ランジスタのエミッタ電流に等しく維持し、従って第１
および第４トランジスタのベース・エミッタ電圧はほぼ
等しい。
補償精度は電流ミラーのミラー比（mirror ratio）
と、第１トランジスタと第４トランジスタの飽和電流間
の比に依存している。第１および第４トランジスタは反
対の導電タイプのものであるから、それらの飽和電流間
の比を一定にすることは実際には比較的問題が多い。実
際、電流ミラーのミラー比はトランジスタパラメータの
広がりのために不正確であろう。この結果として、既知
の電圧対電流変換器の第１および第４トランジスタのベ
ース・エミッタ電圧の補償は不完全であり、これは電圧
対電流変換器の精度に悪影響を及ぼす。本発明の目的は
既知の電圧対電流変換器の上述の欠点を軽減し、かつ電
圧対電流変換の精度を改善することである。
と、第１トランジスタと第４トランジスタの飽和電流間
の比に依存している。第１および第４トランジスタは反
対の導電タイプのものであるから、それらの飽和電流間
の比を一定にすることは実際には比較的問題が多い。実
際、電流ミラーのミラー比はトランジスタパラメータの
広がりのために不正確であろう。この結果として、既知
の電圧対電流変換器の第１および第４トランジスタのベ
ース・エミッタ電圧の補償は不完全であり、これは電圧
対電流変換器の精度に悪影響を及ぼす。本発明の目的は
既知の電圧対電流変換器の上述の欠点を軽減し、かつ電
圧対電流変換の精度を改善することである。
（発明の開示） この目的で、冒頭の記事に規定されたタイプの電圧対
電流変換器は第１導電タイプの第２トランジスタを特徴
としている。
電流変換器は第１導電タイプの第２トランジスタを特徴
としている。
第２トランジスタは第１トランジスタと同じ導電タイ
プである。第３および第４トランジスタは共に第１およ
び第２トランジスタとは反対の同じ導電タイプのもので
ある。実質的に第１トランジスタの全エミッタ電流はダ
イオード接続された第２トランジスタを通って流れ、そ
して実質的に第４トランジスタの全エミッタ電流は第３
トランジスタのベース・エミッタ接合を通って流れる。
第１および第２トランジスタのベース・エミッタ電圧は
従って実質的に等しく、かつ同じことは第３および第４
トランジスタのベース・エミッタ電圧にも適用できる。
第２および第３トランジスタのベース・エミッタ接合が
並列に配設されているから、それらのベース・エミッタ
電圧はこれらのトランジスタが反対の導電タイプのもの
であると言う事実にもかかわらずお互いに等しいであろ
う。その結果、第１から第４トランジスタのすべてのベ
ース・エミッタ電圧はお互いに実質的に等しい。第１ト
ランジスタと第４トランジスタの飽和電流間の比と電流
ミラーのミラー比は何らの影響も持っていない。
プである。第３および第４トランジスタは共に第１およ
び第２トランジスタとは反対の同じ導電タイプのもので
ある。実質的に第１トランジスタの全エミッタ電流はダ
イオード接続された第２トランジスタを通って流れ、そ
して実質的に第４トランジスタの全エミッタ電流は第３
トランジスタのベース・エミッタ接合を通って流れる。
第１および第２トランジスタのベース・エミッタ電圧は
従って実質的に等しく、かつ同じことは第３および第４
トランジスタのベース・エミッタ電圧にも適用できる。
第２および第３トランジスタのベース・エミッタ接合が
並列に配設されているから、それらのベース・エミッタ
電圧はこれらのトランジスタが反対の導電タイプのもの
であると言う事実にもかかわらずお互いに等しいであろ
う。その結果、第１から第４トランジスタのすべてのベ
ース・エミッタ電圧はお互いに実質的に等しい。第１ト
ランジスタと第４トランジスタの飽和電流間の比と電流
ミラーのミラー比は何らの影響も持っていない。
１つの共通インピーダンスを有する電圧対電流変換器
を組合わせることにより、電圧対電流変換器の最初の実
施例が得られ、これは本発明によると、電圧対電流変換
器は一対の同一の電圧対電流変換器の一部分を形成し、
その対の各変換器の第１トランジスタのエミッタはその
対の別の変換器のインピーダンスの基準電圧点を構成す
ることを特徴としている。この実施例は完全に対称的で
あり、かつ２つの入力と２つの出力を有している。出力
電流は等しいが、反対方向であり、かつ２つの入力の電
圧差に比例している。その１つの変換器が他のものに対
して相補である、すなわちすべての対応トランジスタが
反対の導電タイプのものである２つの電圧対電流変換器
の組合わせは電圧対電流変換器の第２の実施例を生じ、
これは本発明によると、電圧対電流変換器は一対の相補
電圧対電流変換器の一部分を形成し、その対の各変換器
の第１トランジスタのエミッタはその対の別の変換器の
基準電圧点を構成することを特徴としている。この実施
例は電圧対電流変換器の「プッシュプル」型として見な
されよう。この配列の利点は電流ミラーを使用すること
無しに２つの異なる電位レベルで２つの出力電流が利用
可能であることである。
を組合わせることにより、電圧対電流変換器の最初の実
施例が得られ、これは本発明によると、電圧対電流変換
器は一対の同一の電圧対電流変換器の一部分を形成し、
その対の各変換器の第１トランジスタのエミッタはその
対の別の変換器のインピーダンスの基準電圧点を構成す
ることを特徴としている。この実施例は完全に対称的で
あり、かつ２つの入力と２つの出力を有している。出力
電流は等しいが、反対方向であり、かつ２つの入力の電
圧差に比例している。その１つの変換器が他のものに対
して相補である、すなわちすべての対応トランジスタが
反対の導電タイプのものである２つの電圧対電流変換器
の組合わせは電圧対電流変換器の第２の実施例を生じ、
これは本発明によると、電圧対電流変換器は一対の相補
電圧対電流変換器の一部分を形成し、その対の各変換器
の第１トランジスタのエミッタはその対の別の変換器の
基準電圧点を構成することを特徴としている。この実施
例は電圧対電流変換器の「プッシュプル」型として見な
されよう。この配列の利点は電流ミラーを使用すること
無しに２つの異なる電位レベルで２つの出力電流が利用
可能であることである。
添付図面を参照し、実例により本発明の実施例を詳細
に説明する。
に説明する。
（実施例） 第１図は本発明による電圧対電流変換器の基本回路の
２つの実施例を示している。第1a図はバイポーラートラ
ンジスタを具える配列を示し、第1b図はユニポーラート
ランジスタを具える配列を示している。双方の配列の動
作は同じである。今後、本発明はバイポーラートランジ
スタを具える実施例についてのみ説明されるが、しかし
ユニポーラートランジスタを用いる実施例の動作は「ゲ
ート」、「ソース」および「ドレイン」をそれぞれ「ベ
ース」、「エミッタ」および「コレクタ」と読むことに
より理解されよう。出力２とNPNトランジスタT1のコレ
クタとの間にダイオード接続されたNPNトランジスタT2
が配設されている。PNPトランジスタT3のベース・エミ
ッタ接合は上記のダイオードにわたって配設されてい
る。トランジスタT3のコレクタはトランジスタT1のベー
スとPNPトランジスタT4のエミッタとの双方にわたって
接続されている。トランジスタT4のベースは電圧対電流
変換器の入力１に接続され、コレクタはトランジスタT1
のエミッタに接続されている。トランジスタT1のエミッ
タはインピーダンスＺによって基準電圧点３（現在の場
合にはアース）に接続されている。この回路配列は電源
（示されていない）により給電され、出力電流I0は負荷
（示されていない）を流れる。入力電圧Uiは入力１に印
加され、かつ変換器はこの電圧を出力電流I0に変換し、
これは入力電圧に比例し、かつ出力２で利用可能であ
る。比例定数はインピーダンスＺによって表される。こ
のインピーダンスには抵抗器が選ばれ、従って比例定数
は周波数に依存しない。しかしながら、この抵抗器をバ
イアス電流源を含む周波数依存インピーダンスにより置
換することも容易に可能である。出力２を流れる出力電
流I0は、もしトランジスタT4のベース電流が無視される
なら、インピーダンスＺを通る電流IZに等しい。この電
流IZはインピーダンスＺに掛かる電流UZをインピーダン
スＺの値によって割ったものに等しい。すなわちI0＝IZ
＝UZ/Zである。もしUZが入力電圧Uiに等しくされるな
ら、電圧対電流変換器は理想的であろうう。そこで出力
電流IOは入力電圧に従い、IO＝Ui/Zとなる。もしＺ＝Ｒ
なら、これはIO＝Ui/Rを生じ、これは電圧対電流変換器
の理想的伝達関数である。インピーダンスＺに掛かる電
圧UZは入力電圧Uiに等しくされ、NPNトランジスタT1の
ベース・エミッタ電圧はPNPトランジスタT4の等しいが
反対のエミッタ・ベース電圧により補償される。これは
以下のようにして達成される。出力２に流れる電流IOは
NPNトランジスタT1とT2を通る電流I1とPNPトランジスタ
T3とT4を通る電流I2に分割される。T1とT3のベース電流
は無視される。トランジスタT1を通る電流I1がまたダイ
オード接続された（T1と同一の）トランジスタT2を流れ
るから、トランジスタT2のベース・エミッタ電圧はトラ
ンジスタT1のそれと等しいであろう。トランジスタT4を
通る電流I2はまたトランジスタT3を流れ、これはトラン
ジスタT4を流れる電流に等しい。トランジスタT4のベー
ス・エミッタ電圧は従ってトランジスタT3のそれに等し
い。トランジスタT3のベース・エミッタ接合がトランジ
スタT2のそれと並列に配設されているから、トランジス
タT3とT2のベース・エミッタ電圧は等しいであろう。そ
れからPNPトランジスタT4のベース・エミッタ電圧はNPN
トランジスタT1のそれに等しいことが出てくる。このよ
うにトランジスタT4のベース・エミッタ電圧はトランジ
スタT1のベース・エミッタ電圧を正確に補償し、従って
インピーダンスＺに掛かる電圧UZは入力電圧Uiに等し
い。
２つの実施例を示している。第1a図はバイポーラートラ
ンジスタを具える配列を示し、第1b図はユニポーラート
ランジスタを具える配列を示している。双方の配列の動
作は同じである。今後、本発明はバイポーラートランジ
スタを具える実施例についてのみ説明されるが、しかし
ユニポーラートランジスタを用いる実施例の動作は「ゲ
ート」、「ソース」および「ドレイン」をそれぞれ「ベ
ース」、「エミッタ」および「コレクタ」と読むことに
より理解されよう。出力２とNPNトランジスタT1のコレ
クタとの間にダイオード接続されたNPNトランジスタT2
が配設されている。PNPトランジスタT3のベース・エミ
ッタ接合は上記のダイオードにわたって配設されてい
る。トランジスタT3のコレクタはトランジスタT1のベー
スとPNPトランジスタT4のエミッタとの双方にわたって
接続されている。トランジスタT4のベースは電圧対電流
変換器の入力１に接続され、コレクタはトランジスタT1
のエミッタに接続されている。トランジスタT1のエミッ
タはインピーダンスＺによって基準電圧点３（現在の場
合にはアース）に接続されている。この回路配列は電源
（示されていない）により給電され、出力電流I0は負荷
（示されていない）を流れる。入力電圧Uiは入力１に印
加され、かつ変換器はこの電圧を出力電流I0に変換し、
これは入力電圧に比例し、かつ出力２で利用可能であ
る。比例定数はインピーダンスＺによって表される。こ
のインピーダンスには抵抗器が選ばれ、従って比例定数
は周波数に依存しない。しかしながら、この抵抗器をバ
イアス電流源を含む周波数依存インピーダンスにより置
換することも容易に可能である。出力２を流れる出力電
流I0は、もしトランジスタT4のベース電流が無視される
なら、インピーダンスＺを通る電流IZに等しい。この電
流IZはインピーダンスＺに掛かる電流UZをインピーダン
スＺの値によって割ったものに等しい。すなわちI0＝IZ
＝UZ/Zである。もしUZが入力電圧Uiに等しくされるな
ら、電圧対電流変換器は理想的であろうう。そこで出力
電流IOは入力電圧に従い、IO＝Ui/Zとなる。もしＺ＝Ｒ
なら、これはIO＝Ui/Rを生じ、これは電圧対電流変換器
の理想的伝達関数である。インピーダンスＺに掛かる電
圧UZは入力電圧Uiに等しくされ、NPNトランジスタT1の
ベース・エミッタ電圧はPNPトランジスタT4の等しいが
反対のエミッタ・ベース電圧により補償される。これは
以下のようにして達成される。出力２に流れる電流IOは
NPNトランジスタT1とT2を通る電流I1とPNPトランジスタ
T3とT4を通る電流I2に分割される。T1とT3のベース電流
は無視される。トランジスタT1を通る電流I1がまたダイ
オード接続された（T1と同一の）トランジスタT2を流れ
るから、トランジスタT2のベース・エミッタ電圧はトラ
ンジスタT1のそれと等しいであろう。トランジスタT4を
通る電流I2はまたトランジスタT3を流れ、これはトラン
ジスタT4を流れる電流に等しい。トランジスタT4のベー
ス・エミッタ電圧は従ってトランジスタT3のそれに等し
い。トランジスタT3のベース・エミッタ接合がトランジ
スタT2のそれと並列に配設されているから、トランジス
タT3とT2のベース・エミッタ電圧は等しいであろう。そ
れからPNPトランジスタT4のベース・エミッタ電圧はNPN
トランジスタT1のそれに等しいことが出てくる。このよ
うにトランジスタT4のベース・エミッタ電圧はトランジ
スタT1のベース・エミッタ電圧を正確に補償し、従って
インピーダンスＺに掛かる電圧UZは入力電圧Uiに等し
い。
この補償方法はトランジスタT1をカットオフすること
無く、入力電圧Uiが基準電圧点３の電圧に減少すること
を許容する。これはトランジスタT1へのベース電流が維
持されることをトランジスタT3が保証するからである。
トランジスタT1,T2あるいはトランジスタT3,T4に掛かる
最小可能な電圧降下が１つのベース・エミッタ電圧プラ
ス１つのコレクタ・エミッタ飽和電圧に等しい。それ
故、エミッタ電圧は出力２の電圧以下約1Vに増大しよ
う。一般に、電流I1とI2は等しくない。と言うのは、ト
ランジスタT2とT3は反対の導電タイプのものであるから
である。しかし、前に説明された補償効果に対して、電
流I1とI2の間の比は関連しない。
無く、入力電圧Uiが基準電圧点３の電圧に減少すること
を許容する。これはトランジスタT1へのベース電流が維
持されることをトランジスタT3が保証するからである。
トランジスタT1,T2あるいはトランジスタT3,T4に掛かる
最小可能な電圧降下が１つのベース・エミッタ電圧プラ
ス１つのコレクタ・エミッタ飽和電圧に等しい。それ
故、エミッタ電圧は出力２の電圧以下約1Vに増大しよ
う。一般に、電流I1とI2は等しくない。と言うのは、ト
ランジスタT2とT3は反対の導電タイプのものであるから
である。しかし、前に説明された補償効果に対して、電
流I1とI2の間の比は関連しない。
第２図は本発明による電圧対電流変換器の第１の実施
例を示している。それは共通インピーダンスＺを有する
第１図に示された２つの変換器の組合せを具えている。
参照記号は第１図と同じ意味を持ち、かつ対の２つの変
換器の１つにダッシュが付けられている。これは必ずし
も必要ではないが抵抗器として再び示されているインピ
ーダンスＺはトランジスタT1とT1′のエミッタ間に接続
されている。２つの変換器はトランジスタT1とT2′のエ
ミッタと基準電圧点３との間にバイアス電流源IDCと
Ｉ′DCが具えられている。入力電圧Ui1とUi2は入力１と
１′に印加されている。インピーダンスＺを通る電流IZ
は電圧Ui1とUi2の間の差に比例しており、すなわちIZ＝
（Ui1−Ui2）/Zである。電流IZは出力２に信号電流＋IO
を生成し、出力２′には信号電流−IOを生成する。それ
故、出力信号電流は等しいが、しかし反対の極性であ
る。例えばUi2の信号電圧成分を零にすることにより、
１つの信号電圧を等しいが反対の２つの信号電流に変換
する電圧対電流変換器が得られる。
例を示している。それは共通インピーダンスＺを有する
第１図に示された２つの変換器の組合せを具えている。
参照記号は第１図と同じ意味を持ち、かつ対の２つの変
換器の１つにダッシュが付けられている。これは必ずし
も必要ではないが抵抗器として再び示されているインピ
ーダンスＺはトランジスタT1とT1′のエミッタ間に接続
されている。２つの変換器はトランジスタT1とT2′のエ
ミッタと基準電圧点３との間にバイアス電流源IDCと
Ｉ′DCが具えられている。入力電圧Ui1とUi2は入力１と
１′に印加されている。インピーダンスＺを通る電流IZ
は電圧Ui1とUi2の間の差に比例しており、すなわちIZ＝
（Ui1−Ui2）/Zである。電流IZは出力２に信号電流＋IO
を生成し、出力２′には信号電流−IOを生成する。それ
故、出力信号電流は等しいが、しかし反対の極性であ
る。例えばUi2の信号電圧成分を零にすることにより、
１つの信号電圧を等しいが反対の２つの信号電流に変換
する電圧対電流変換器が得られる。
第３図は本発明による電圧対電流変換器の第２の実施
例を示している。それは第１図に示されたような２つつ
の電圧対電流変換器を具え、１つの変換器はお互いに相
補、すなわちすべての対応トランジスタは反対の導電タ
イプのものである。図面中の参照記号は第２図と同じ意
味を有している。信号電圧Ui1は入力１に印加され、そ
して信号電圧Ui2は入力１′に印加されている。電圧Ui1
とUi2の間の差に比例する電流IZはインピーダンスＺを
流れる。電流IZは出力２に電流＋IOを生成し、かつ等し
いが反対の電流−IOを出力２′に生成する。出力２と
２′は第２図に示されたこれらの形態とは違って異なる
電位にある。特定の入力電圧Ui以下では、第1a図に示さ
れた電圧対電流変換器は無電流状態を取り、もしトラン
ジスタT1とT3のコレクタ・ベース電流が非常に小さいな
ら、引き続く入力電圧の増大にもかかわらずこの状態に
止どまる。そのような場合、スターティング回路を持つ
電圧対電流変換器を備えることは好都合であり、その２
つの実施例が第４図に示されている。第４図に示された
回路は第1a図のものと同一であり、かつ対応部分は同じ
参照記号を有している。第4a図に示された実施例では、
スターティング回路はトランジスタT1とT3のコレクタの
間に抵抗器Ｒを具えている。このスターティング回路は
非常に小さい入力電圧で既に動作となっている。第4b図
に示された回路では、トランジスタT1と同じ導電タイプ
のトランジスタT5のコレクタ・エミッタ通路はトランジ
スタT1のコレクタ・エミッタ通路に並列に配設されてい
る。トランジスタT4のベースは入力１に接続されてい
る。このスターティング回路はトランジスタT5のベース
・エミッタしきい値電圧よりも高い入力電圧U1で動作し
ている。明らかに、スターティング回路は第２図と第３
図に示された電圧対電流変換器にも使用できる。
例を示している。それは第１図に示されたような２つつ
の電圧対電流変換器を具え、１つの変換器はお互いに相
補、すなわちすべての対応トランジスタは反対の導電タ
イプのものである。図面中の参照記号は第２図と同じ意
味を有している。信号電圧Ui1は入力１に印加され、そ
して信号電圧Ui2は入力１′に印加されている。電圧Ui1
とUi2の間の差に比例する電流IZはインピーダンスＺを
流れる。電流IZは出力２に電流＋IOを生成し、かつ等し
いが反対の電流−IOを出力２′に生成する。出力２と
２′は第２図に示されたこれらの形態とは違って異なる
電位にある。特定の入力電圧Ui以下では、第1a図に示さ
れた電圧対電流変換器は無電流状態を取り、もしトラン
ジスタT1とT3のコレクタ・ベース電流が非常に小さいな
ら、引き続く入力電圧の増大にもかかわらずこの状態に
止どまる。そのような場合、スターティング回路を持つ
電圧対電流変換器を備えることは好都合であり、その２
つの実施例が第４図に示されている。第４図に示された
回路は第1a図のものと同一であり、かつ対応部分は同じ
参照記号を有している。第4a図に示された実施例では、
スターティング回路はトランジスタT1とT3のコレクタの
間に抵抗器Ｒを具えている。このスターティング回路は
非常に小さい入力電圧で既に動作となっている。第4b図
に示された回路では、トランジスタT1と同じ導電タイプ
のトランジスタT5のコレクタ・エミッタ通路はトランジ
スタT1のコレクタ・エミッタ通路に並列に配設されてい
る。トランジスタT4のベースは入力１に接続されてい
る。このスターティング回路はトランジスタT5のベース
・エミッタしきい値電圧よりも高い入力電圧U1で動作し
ている。明らかに、スターティング回路は第２図と第３
図に示された電圧対電流変換器にも使用できる。
本発明は示された回路配列に限定されない。バイポー
ラートランジスタがユニポーラートランジスタにより置
換でき、そして反対の導電タイプのトランジスタも使用
できよう。直流電流の通過を許容するインピーダンスは
トランジスタT1とT3のコレクタと直列に配設でき、それ
によりこの配列の基本動作は影響される。
ラートランジスタがユニポーラートランジスタにより置
換でき、そして反対の導電タイプのトランジスタも使用
できよう。直流電流の通過を許容するインピーダンスは
トランジスタT1とT3のコレクタと直列に配設でき、それ
によりこの配列の基本動作は影響される。
第１図は本発明による電圧対電流変換器の基本回路の２
つの実施例を示し、 第２図は本発明による電圧対電流変換器の第１の実施例
を示し、 第３図は本発明による電圧対電流変換器の第２の実施例
を示し、 第４図は本発明によるスターティング回路を具える電圧
対電流変換器の実施例を示している。 1,1′……入力、２′,2……出力 ３……基準電圧点
つの実施例を示し、 第２図は本発明による電圧対電流変換器の第１の実施例
を示し、 第３図は本発明による電圧対電流変換器の第２の実施例
を示し、 第４図は本発明によるスターティング回路を具える電圧
対電流変換器の実施例を示している。 1,1′……入力、２′,2……出力 ３……基準電圧点
Claims (6)
- 【請求項１】電圧対電流変換器であって、入力信号を受
信する入力と、出力信号を供給する出力と、インピーダ
ンスを介して基準電圧点に結合されたエミッタを有し、
かつダイオード接続された第２トランジスタのベース・
エミッタ接合を介して出力に結合されたそのコレクタを
有する第１導電タイプの第１トランジスタを具え、第２
導電タイプの第３トランジスタのベース・エミッタ接合
は第２トランジスタのベース・エミッタ接合に並列に配
設され、上記の第３トランジスタのコレクタは第１トラ
ンジスタのベースに結合され、かつ第１トランジスタの
エミッタに結合されたそのコレクタを有する第２導電タ
イプの第４トランジスタのエミッタ・ベース接合を介し
て入力に結合されているものにおいて、第１導電タイプ
の第２トランジスタを特徴とする電圧対電流変換器。 - 【請求項２】第１トランジスタのコレクタが抵抗器を介
して第３トランジスタのコレクタに結合されていること
を特徴とする請求項１に記載の電圧対電流変換器。 - 【請求項３】第１導電タイプの第５トランジスタが第１
トランジスタのコレクタ・エミッタ通路に並列に配設さ
れたコレクタ・エミッタ通路と入力に結合されたそのベ
ースとを有することを特徴とする請求項１に記載の電圧
対電流変換器。 - 【請求項４】電圧対電流変換器が一対の同一の電圧対電
流変換器の一部分を形成し、その対の各変換器の第１ト
ランジスタのエミッタがその対の別の変換器のインピー
ダンスの基準電圧点を構成することを特徴とする請求項
１あるいは２に記載の電圧対電流変換器。 - 【請求項５】電圧対電流変換器が一対の相補電圧対電流
変換器の一部分を形成し、その対の各変換器の第１トラ
ンジスタのエミッタがその対の別の変換器の基準電圧点
を構成することを特徴とする請求項１あるいは２に記載
の電圧対電流変換器。 - 【請求項６】バイポーラトランジスタがユニポーラート
ランジスタによって置き換えられている請求項１から３
のいずれか１つあるいは請求項５に記載の電圧対電流変
換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8802058 | 1988-08-19 | ||
| NL8802058 | 1988-08-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02104113A JPH02104113A (ja) | 1990-04-17 |
| JP2730767B2 true JP2730767B2 (ja) | 1998-03-25 |
Family
ID=19852781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1210209A Expired - Lifetime JP2730767B2 (ja) | 1988-08-19 | 1989-08-16 | 電圧対電流変換器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4961046A (ja) |
| EP (1) | EP0355918B1 (ja) |
| JP (1) | JP2730767B2 (ja) |
| KR (1) | KR0136875B1 (ja) |
| DE (1) | DE68915894T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4893091A (en) * | 1988-10-11 | 1990-01-09 | Burr-Brown Corporation | Complementary current mirror for correcting input offset voltage of diamond follower, especially as input stage for wide-band amplifier |
| JPH02285999A (ja) * | 1989-04-26 | 1990-11-26 | Citizen Watch Co Ltd | ステッピングモータの駆動回路 |
| US5130567A (en) * | 1989-05-12 | 1992-07-14 | U.S. Philips Corporation | Bipolar transistor arrangement with distortion compensation |
| US5043652A (en) * | 1990-10-01 | 1991-08-27 | Motorola, Inc. | Differential voltage to differential current conversion circuit having linear output |
| US5245222A (en) * | 1992-02-28 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for buffering electrical signals |
| JP3411988B2 (ja) * | 1992-09-21 | 2003-06-03 | 株式会社東芝 | 可変電圧電流変換回路 |
| JP2560542B2 (ja) * | 1993-03-30 | 1996-12-04 | 日本電気株式会社 | 電圧電流変換回路 |
| JP2944398B2 (ja) * | 1993-07-05 | 1999-09-06 | 日本電気株式会社 | Ｍｏｓ差動電圧電流変換回路 |
| US5489872A (en) * | 1994-01-25 | 1996-02-06 | Texas Instruments Incorporated | Transconductance-capacitor filter circuit with current sensor circuit |
| GB2302626B (en) * | 1995-06-24 | 2000-05-03 | Motorola Inc | A high voltage operational amplifier output stage |
| US5619125A (en) * | 1995-07-31 | 1997-04-08 | Lucent Technologies Inc. | Voltage-to-current converter |
| DE19529059A1 (de) * | 1995-08-08 | 1997-02-13 | Philips Patentverwaltung | Stromspiegelanordnung |
| US5841316A (en) * | 1996-05-24 | 1998-11-24 | Shau; Jeng-Jye | Analog signal processing circuit for generating automatic-gain controlled reference-signal-biased output signals |
| GB9617323D0 (en) * | 1996-08-17 | 1996-09-25 | Belyi Valerie | High gain, wide band amplifier |
| KR100386329B1 (ko) * | 2000-05-02 | 2003-06-02 | 씨제이 주식회사 | 폴리갈락튜로네이즈 및 구아검 처리에 의한 식물체단세포화 반응의 수율 증진 방법 |
| DE10051769C1 (de) * | 2000-10-19 | 2001-11-15 | Mannesmann Sachs Ag | Lagerung eines Schwingungsdämpfers |
| TWI260857B (en) * | 2002-05-15 | 2006-08-21 | Ind Tech Res Inst | High linearily CMOS transconductor circuit |
| KR100445337B1 (ko) * | 2002-07-03 | 2004-08-21 | 학교법인 동아대학교 | 식품가공 부산물인 간장박을 사용한 기능성 고분자 중합체헤테로폴리사카라이드-7 (ｐｓ-7)의 제조방법 |
| US7480126B2 (en) * | 2005-04-27 | 2009-01-20 | National Instruments Corporation | Protection and voltage monitoring circuit |
| US7239184B2 (en) * | 2005-04-27 | 2007-07-03 | National Instruments Corporation | Low power and high efficiency voltage-to-current converter with improved power supply rejection |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3611172A (en) * | 1969-11-24 | 1971-10-05 | Avco Corp | Temperature-compensating shunt for solid-state devices |
| NL7102199A (ja) * | 1971-02-19 | 1972-08-22 | ||
| NL7409191A (nl) * | 1974-07-08 | 1976-01-12 | Philips Nv | Verschilversterker. |
| JPS605085B2 (ja) * | 1980-04-14 | 1985-02-08 | 株式会社東芝 | カレントミラ−回路 |
| IT1210940B (it) * | 1982-09-30 | 1989-09-29 | Ates Componenti Elettron | Circuito generatore di corrente costante, a bassa tensione di alimentazione, integrabile monoliticamente. |
| US4528496A (en) * | 1983-06-23 | 1985-07-09 | National Semiconductor Corporation | Current supply for use in low voltage IC devices |
| NL8400637A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Kaskode-stroombronschakeling. |
| EP0205539A1 (en) * | 1984-12-29 | 1986-12-30 | Licencia Talalmanyokat Ertekesito Es Innovacios Külkereskedelmi Vallalat | Active circuit element |
| US4771227A (en) * | 1986-11-19 | 1988-09-13 | Linear Technology Corporation | Output impedance compensation circuit |
| US4857864A (en) * | 1987-06-05 | 1989-08-15 | Kabushiki Kaisha Toshiba | Current mirror circuit |
| DE3800803A1 (de) * | 1988-01-14 | 1989-07-27 | Philips Patentverwaltung | Verstaerkerschaltung |
-
1989
- 1989-08-11 US US07/392,633 patent/US4961046A/en not_active Expired - Fee Related
- 1989-08-16 JP JP1210209A patent/JP2730767B2/ja not_active Expired - Lifetime
- 1989-08-17 EP EP89202099A patent/EP0355918B1/en not_active Expired - Lifetime
- 1989-08-17 DE DE68915894T patent/DE68915894T2/de not_active Expired - Fee Related
- 1989-08-18 KR KR1019890011745A patent/KR0136875B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900003711A (ko) | 1990-03-26 |
| EP0355918B1 (en) | 1994-06-08 |
| KR0136875B1 (ko) | 1998-05-15 |
| DE68915894T2 (de) | 1994-12-22 |
| US4961046A (en) | 1990-10-02 |
| DE68915894D1 (de) | 1994-07-14 |
| EP0355918A1 (en) | 1990-02-28 |
| JPH02104113A (ja) | 1990-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| EP0108428B1 (en) | Differential amplifier circuit with rail-to-rail capability | |
| JPS61230411A (ja) | 電気回路 | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| KR870002693B1 (ko) | 증폭기 장치 | |
| KR970005292B1 (ko) | 차동증폭회로 | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| JPS6040018Y2 (ja) | 電力増幅回路 | |
| US6559706B2 (en) | Mixer circuitry | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US4284912A (en) | Switching circuits for differential amplifiers | |
| US5621356A (en) | Amplifier having a reduced distortion rate | |
| JPH0636484B2 (ja) | 電流電圧変換回路 | |
| JPS5845842B2 (ja) | トランジスタ増幅回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JPS6333726B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JP2783797B2 (ja) | 差動出力コンパレータ | |
| JP2646721B2 (ja) | レベル変換回路 | |
| JP3116595B2 (ja) | 演算増幅回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JPH0793561B2 (ja) | トライステ−ト信号−バイナリ信号変換回路 | |
| JP2596151B2 (ja) | 電圧比較器 |