JP2596151B2 - 電圧比較器 - Google Patents
電圧比較器Info
- Publication number
- JP2596151B2 JP2596151B2 JP33072189A JP33072189A JP2596151B2 JP 2596151 B2 JP2596151 B2 JP 2596151B2 JP 33072189 A JP33072189 A JP 33072189A JP 33072189 A JP33072189 A JP 33072189A JP 2596151 B2 JP2596151 B2 JP 2596151B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- input terminal
- collector
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は入力バイアス電流の小さい電圧比較器に関す
るものである。
るものである。
従来の技術 電圧比較器はアナログ−ディジタル変換器において、
製品の精度を決定する重要な部分であり、電圧比較器の
精度が製品の精度を悪化させる要素を有している。
製品の精度を決定する重要な部分であり、電圧比較器の
精度が製品の精度を悪化させる要素を有している。
以下に従来の電圧比較器について説明する。
第２図は従来の電圧比較器を示すものである。第２図
においては１は接地電極、２は第一電源端子、４および
５は入力端子、６および７は出力端子、８および９は抵
抗、10および11はNPNトランジスタ、14は電流源であ
る。
においては１は接地電極、２は第一電源端子、４および
５は入力端子、６および７は出力端子、８および９は抵
抗、10および11はNPNトランジスタ、14は電流源であ
る。
以上のように構成された電圧比較器において、以下そ
の動作を説明する。
の動作を説明する。
まず入力端子４に入力端子５の電圧よりも充分高い電
圧（通常100mV程度）が加わった時、NPNトランジスタ10
のコレクタにはほぼ電流源14に等しい電流が流れる。そ
の時NPNトランジスタ11は遮断され、そのコレクタには
電流は流れない。この時、NPNトランジスタ10のコレク
タに接続された抵抗８の両端には、抵抗８と電流源14の
電流値との積の電圧が発生する。他方、抵抗９の両端に
は電流が流れないため、電位差は生じない。その結果、
出力端子６と出力端子７との間には抵抗８と電流源14の
電流値との積の電位差が生じる。以上のように、入力端
子４および５の入力電圧を比較し、増幅することができ
る。また、入力端子５に入力端子４の電圧よりも充分高
い電圧が加わった時は、出力端子６と出力端子７との間
に抵抗９と電流源14の電流値との積の電位差が生じる。
圧（通常100mV程度）が加わった時、NPNトランジスタ10
のコレクタにはほぼ電流源14に等しい電流が流れる。そ
の時NPNトランジスタ11は遮断され、そのコレクタには
電流は流れない。この時、NPNトランジスタ10のコレク
タに接続された抵抗８の両端には、抵抗８と電流源14の
電流値との積の電圧が発生する。他方、抵抗９の両端に
は電流が流れないため、電位差は生じない。その結果、
出力端子６と出力端子７との間には抵抗８と電流源14の
電流値との積の電位差が生じる。以上のように、入力端
子４および５の入力電圧を比較し、増幅することができ
る。また、入力端子５に入力端子４の電圧よりも充分高
い電圧が加わった時は、出力端子６と出力端子７との間
に抵抗９と電流源14の電流値との積の電位差が生じる。
発明が解決しようとする課題 しかしながら上記の従来例では、NPNトランジスタ10
または11のエミット電流が流れた場合、ベース電流とし
ておよそエミット電流をNPNトランジスタ10または11のh
FEで除算した電流が流れる。そのため、入力端子４また
は５から電流を引き込んでしまい、入力端子４または５
に接続された回路に影響を及ぼしてしまう欠点を有して
いた。
または11のエミット電流が流れた場合、ベース電流とし
ておよそエミット電流をNPNトランジスタ10または11のh
FEで除算した電流が流れる。そのため、入力端子４また
は５から電流を引き込んでしまい、入力端子４または５
に接続された回路に影響を及ぼしてしまう欠点を有して
いた。
本発明は上記従来の問題点を解決するもので、入力端
子にバイアス電流の流れない電圧比較器を提供すること
を目的とする。
子にバイアス電流の流れない電圧比較器を提供すること
を目的とする。
課題を解決するための手段 この目的を達成するために本発明の電圧比較器は、コ
レクタを第１の抵抗（８）を介して電源端子（２）に接
続しベースを第１の入力端子（４）に接続した一導電型
の第１のバイポーラトランジスタ（10）と、コレクタを
第２の抵抗（９）を介して上記電源端子に接続しベース
を第２の入力端子（５）に接続した一導電型の第２のバ
イポーラトランジスタ（11）と、上記第1,第２のバイポ
ーラトラジスタのエミッタ共通接続点に接続された第１
の電流源（14）と、ドレインを上記第１の入力端子に接
続しゲートを上記第１のバイポーラトランジスタのコレ
クタに接続した逆導電型の第１のMOSトランジスタ（1
2）と、ドレインを上記第２の入力端子に接続しゲート
を上記第２のバイポーラトランジスタのコレクタに接続
した逆導電型の第２のMOSトランジスタ（13）と、上記
第1,第２のMOSトランジスタのソース共通接続点に接続
された第２の電流源（15）とを具備し、上記第２の電流
源の電流源を上記第１および第２のバイポーラトランジ
スタのベース電流の最大値とほぼ等しくした構成を有し
ている。
レクタを第１の抵抗（８）を介して電源端子（２）に接
続しベースを第１の入力端子（４）に接続した一導電型
の第１のバイポーラトランジスタ（10）と、コレクタを
第２の抵抗（９）を介して上記電源端子に接続しベース
を第２の入力端子（５）に接続した一導電型の第２のバ
イポーラトランジスタ（11）と、上記第1,第２のバイポ
ーラトラジスタのエミッタ共通接続点に接続された第１
の電流源（14）と、ドレインを上記第１の入力端子に接
続しゲートを上記第１のバイポーラトランジスタのコレ
クタに接続した逆導電型の第１のMOSトランジスタ（1
2）と、ドレインを上記第２の入力端子に接続しゲート
を上記第２のバイポーラトランジスタのコレクタに接続
した逆導電型の第２のMOSトランジスタ（13）と、上記
第1,第２のMOSトランジスタのソース共通接続点に接続
された第２の電流源（15）とを具備し、上記第２の電流
源の電流源を上記第１および第２のバイポーラトランジ
スタのベース電流の最大値とほぼ等しくした構成を有し
ている。
作用 この構成によって、第1,第２の入力端子に入力される
差動入力電圧が変化して、第1,第２バイポーラトランジ
スタのベース電流が変動しても、第1,第２のMOSトラン
ジスタの導通状態が第1,第２バイポーラトランジスタの
コレクタ出力に応じて切り替えられ、第１のMOSトラン
ジスタのドレイン電流で第１のバイポーラトラジスタの
ベース電流を補償し、第２のMOSトランジスタのドレイ
ン電流で第２のバイポーラトランジスタのベース電流を
補償するから、第1,第２の入力端子に流入する電流を無
くすることができる。
差動入力電圧が変化して、第1,第２バイポーラトランジ
スタのベース電流が変動しても、第1,第２のMOSトラン
ジスタの導通状態が第1,第２バイポーラトランジスタの
コレクタ出力に応じて切り替えられ、第１のMOSトラン
ジスタのドレイン電流で第１のバイポーラトラジスタの
ベース電流を補償し、第２のMOSトランジスタのドレイ
ン電流で第２のバイポーラトランジスタのベース電流を
補償するから、第1,第２の入力端子に流入する電流を無
くすることができる。
実施例 以下本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例における電圧比較器の構成
を示すものである。第１図において、１は接地電極、２
は第一電源端子、３は第二電源端子、４と５は入力端
子、６と７は出力端子、８と９は抵抗、10と11はNPN型
のバイポーラトランジスタ（以下、NPNトランジスタと
いう）、12と13はＰ型MOSトランジスタ、14と15は電流
源である。
を示すものである。第１図において、１は接地電極、２
は第一電源端子、３は第二電源端子、４と５は入力端
子、６と７は出力端子、８と９は抵抗、10と11はNPN型
のバイポーラトランジスタ（以下、NPNトランジスタと
いう）、12と13はＰ型MOSトランジスタ、14と15は電流
源である。
以上のように構成された電圧比較器について、以下そ
の動作を説明する。
の動作を説明する。
まず入力端子４に入力端子５の電圧よりも充分高い電
圧が加わった時、NPNトランジスタ10は導通状態とな
り、NPNトランジスタ11は遮断される。NPNトランジスタ
10および11のエミッタ共通接続点には、電流源14の電流
が供給され、NPNトランジスタ10と11は電流源14から供
給される電流を分配するように導通するので、この時の
NPNトランジスタ10のエミッタ電流は電流源14の電流値
と等しくなり、NPNトランジスタ10のベースに最大ベー
ス電流が流れる。この時、抵抗８は電流源14の電流値と
抵抗８の抵抗値の積で決まる電圧降下を生じ、NPNトラ
ンジスタ10のコレクタ電位はその電圧降下分だけ下が
り、NPNトランジスタ11のコレクタ電位は第一電源端子
２の電位まで上昇する。逆に、入力端子５に入力端子４
より十分高い電圧が印加されると、NPNトランジスタ11
が導通状態、NPNトランジスタ10が遮断状態となり、NPN
トランジスタ11のエミッタ電流は電流源14の電流値と等
しくなり、NPNトランジスタ11のベースに最大のベース
電流が流れる。そして今度は、抵抗９で電圧降下を生
じ、NPNトランジスタ11のコレクタ電位はその電圧降下
分だけ下がり、NPNトランジスタ10のコレクタ電位は第
一電源端子２の電位まで上昇する。そして、NPNトラン
ジスタ10が導通する時は、NPNトランジスタ10のコレク
タ電位の低下に応じてＰ型MOSトランジスタ12を導通さ
せ、電流源15の電流をNPNトランジスタ10のベースに供
給して、NPNトランジスタ10を導通するのに必要なベー
ス電流を補償する。逆に、NPNトランジスタ11が導通す
る時は、NPNトランジスタ11のコレクタ電位の低下に応
じてＰ型MOSトランジスタ13を導通させ、電流源15の電
流をNPNトランジスタ11のベースに供給して、NPNトラン
ジスタ11を導通するのに必要なベース電流を補償する。
ただし、電流源15の電流値はNPNトランジスタ10および1
1のベース電流のほぼ最大値に設定する。NPNトランジス
タ10,11のベース電流の最大値は、電流源14の電流値を
トランジスタの電流増幅率hFEで除算すれば求められ
る。
圧が加わった時、NPNトランジスタ10は導通状態とな
り、NPNトランジスタ11は遮断される。NPNトランジスタ
10および11のエミッタ共通接続点には、電流源14の電流
が供給され、NPNトランジスタ10と11は電流源14から供
給される電流を分配するように導通するので、この時の
NPNトランジスタ10のエミッタ電流は電流源14の電流値
と等しくなり、NPNトランジスタ10のベースに最大ベー
ス電流が流れる。この時、抵抗８は電流源14の電流値と
抵抗８の抵抗値の積で決まる電圧降下を生じ、NPNトラ
ンジスタ10のコレクタ電位はその電圧降下分だけ下が
り、NPNトランジスタ11のコレクタ電位は第一電源端子
２の電位まで上昇する。逆に、入力端子５に入力端子４
より十分高い電圧が印加されると、NPNトランジスタ11
が導通状態、NPNトランジスタ10が遮断状態となり、NPN
トランジスタ11のエミッタ電流は電流源14の電流値と等
しくなり、NPNトランジスタ11のベースに最大のベース
電流が流れる。そして今度は、抵抗９で電圧降下を生
じ、NPNトランジスタ11のコレクタ電位はその電圧降下
分だけ下がり、NPNトランジスタ10のコレクタ電位は第
一電源端子２の電位まで上昇する。そして、NPNトラン
ジスタ10が導通する時は、NPNトランジスタ10のコレク
タ電位の低下に応じてＰ型MOSトランジスタ12を導通さ
せ、電流源15の電流をNPNトランジスタ10のベースに供
給して、NPNトランジスタ10を導通するのに必要なベー
ス電流を補償する。逆に、NPNトランジスタ11が導通す
る時は、NPNトランジスタ11のコレクタ電位の低下に応
じてＰ型MOSトランジスタ13を導通させ、電流源15の電
流をNPNトランジスタ11のベースに供給して、NPNトラン
ジスタ11を導通するのに必要なベース電流を補償する。
ただし、電流源15の電流値はNPNトランジスタ10および1
1のベース電流のほぼ最大値に設定する。NPNトランジス
タ10,11のベース電流の最大値は、電流源14の電流値を
トランジスタの電流増幅率hFEで除算すれば求められ
る。
このようにすれば、Ｐ型MOSトランジスタ12,13をNPN
トランジスタ10,11のコレクタ出力で交互に導通させ、
電流源15の電流をNPNトランジスタ10と11のベースに交
互に供給して、ベース電の補償がなされ、入力端子４お
よび５の入力電流をほぼゼロにすることができる。
トランジスタ10,11のコレクタ出力で交互に導通させ、
電流源15の電流をNPNトランジスタ10と11のベースに交
互に供給して、ベース電の補償がなされ、入力端子４お
よび５の入力電流をほぼゼロにすることができる。
なお、上述の実施例では、NPNトランジスタとＰ型MOS
トランジスタを組み合わせた回路構成を例示したが、NP
NトランジスタをPNPトランジスタに、Ｐ型MOSトランジ
スタをＮ型MOSトランジスタとしても同様な考えで行え
るということは言うまでもない。
トランジスタを組み合わせた回路構成を例示したが、NP
NトランジスタをPNPトランジスタに、Ｐ型MOSトランジ
スタをＮ型MOSトランジスタとしても同様な考えで行え
るということは言うまでもない。
発明の効果 以上のように本発明の電圧比較器は、主回路を構成す
る差動対のバイポーラトランジスタの出力で差動対のMO
Sトランジスタを交互に導通させ、第２の電流源の電流
でベース電流を補償し、入力電流をほぼゼロにすること
ができるものである。
る差動対のバイポーラトランジスタの出力で差動対のMO
Sトランジスタを交互に導通させ、第２の電流源の電流
でベース電流を補償し、入力電流をほぼゼロにすること
ができるものである。
第１図は本発明の一実施例における電圧比較器の構成
図、第２図は従来の電圧比較器の構成図である。 １……接地電極、２……第一電源端子、３……第二電源
端子、4,5……入力端子、6,7……出力端子、8,9……抵
抗、10,11……NPNトランジスタ、12,13……Ｐ型MOSトラ
ンジスタ、14,15……電流源。
図、第２図は従来の電圧比較器の構成図である。 １……接地電極、２……第一電源端子、３……第二電源
端子、4,5……入力端子、6,7……出力端子、8,9……抵
抗、10,11……NPNトランジスタ、12,13……Ｐ型MOSトラ
ンジスタ、14,15……電流源。
Claims (1)
- 【請求項１】コレクタを第１の抵抗を介して電源端子に
接続しベースを第１の入力端子に接続した一導電型の第
１のバイポーラトランジスタと、 コレクタを第２の抵抗を介して上記電源端子に接続しベ
ースを第２の入力端子に接続した一導電型の第２のバイ
ポーラトランジスタと、 上記第1,第２のバイポーラトラジスタのエミッタ共通接
続点に接続された第１の電流源と、 ドレインを上記第１の入力端子に接続しゲートを上記第
１のバイポーラトランジスタのコレクタに接続した逆導
電型の第１のMOSトランジスタと、 ドレインを上記第２の入力端子に接続しゲートを上記第
２のバイポーラトランジスタのコレクタに接続した逆導
電型の第２のMOSトランジスタと、 上記第1,第２のMOSトランジスタのソース共通接続点に
接続された第２の電流源とを具備し、 上記第２の電流源の電流値を上記第１および第２のバイ
ポーラトランジスタのベース電流の最大値とほぼ等しく
したことを特徴とする電圧比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33072189A JP2596151B2 (ja) | 1989-12-19 | 1989-12-19 | 電圧比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33072189A JP2596151B2 (ja) | 1989-12-19 | 1989-12-19 | 電圧比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03190318A JPH03190318A (ja) | 1991-08-20 |
| JP2596151B2 true JP2596151B2 (ja) | 1997-04-02 |
Family
ID=18235826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33072189A Expired - Lifetime JP2596151B2 (ja) | 1989-12-19 | 1989-12-19 | 電圧比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596151B2 (ja) |
-
1989
- 1989-12-19 JP JP33072189A patent/JP2596151B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03190318A (ja) | 1991-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3979689A (en) | Differential amplifier circuit | |
| JPS61230411A (ja) | 電気回路 | |
| US4059808A (en) | Differential amplifier | |
| JPH0127601B2 (ja) | ||
| JPH021401B2 (ja) | ||
| KR920009548B1 (ko) | 전류원 장치 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPH06180332A (ja) | 電流検出回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JPH09105763A (ja) | コンパレータ回路 | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| US6559706B2 (en) | Mixer circuitry | |
| USRE30297E (en) | Current amplifier | |
| JP2674274B2 (ja) | 基準電圧回路 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JP3086687B2 (ja) | 差動増幅器 | |
| JPS6333726B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0434567Y2 (ja) | ||
| JP2647725B2 (ja) | 電圧比較器 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPS6155805B2 (ja) | ||
| JP2705301B2 (ja) | 定電流回路 |