JPH0434567Y2 - - Google Patents
Info
- Publication number
- JPH0434567Y2 JPH0434567Y2 JP17463382U JP17463382U JPH0434567Y2 JP H0434567 Y2 JPH0434567 Y2 JP H0434567Y2 JP 17463382 U JP17463382 U JP 17463382U JP 17463382 U JP17463382 U JP 17463382U JP H0434567 Y2 JPH0434567 Y2 JP H0434567Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- current source
- emitter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
この考案は増幅器、特に回路を低電圧駆動する
際に用いて好適な増幅器に関する。
際に用いて好適な増幅器に関する。
背景技術とその問題点
斯の種増幅器として例えば第１図に示す様なも
のが従来提案されている。即ち、第１図におい
て、差動増幅回路を構成するトランジスタ１及び
２が設けられ、これらトランジスタ１及び２の各
エミツタが共通接続され、定電流源３を介して正
の電源端子＋Ｂに接続される。また、トランジス
タ１のコレクタがトランジスタ４のコレクタ−エ
ミツタ路を介して接地され、一方、トランジスタ
２のコレクタがトランジスタ４のベースに接続さ
れると共に、このトランジスタ４と共にカレント
ミラー回路を構成するダイオード５を介して接地
される。叉、トランジスタ１及び２の各ベース
は、夫々これらとダーリントン接続構成とされる
トランジスタ６及び７の各エミツタに接続され
る。またトランジスタ６のベースが入力端子８に
接続されると共にコレクタが接地され、トランジ
スタ７のベースが入力端子９に接続されると共に
コレクタが接地される。そして、トランジスタ１
のコレクタ側より出力端子１０が通り出される。
のが従来提案されている。即ち、第１図におい
て、差動増幅回路を構成するトランジスタ１及び
２が設けられ、これらトランジスタ１及び２の各
エミツタが共通接続され、定電流源３を介して正
の電源端子＋Ｂに接続される。また、トランジス
タ１のコレクタがトランジスタ４のコレクタ−エ
ミツタ路を介して接地され、一方、トランジスタ
２のコレクタがトランジスタ４のベースに接続さ
れると共に、このトランジスタ４と共にカレント
ミラー回路を構成するダイオード５を介して接地
される。叉、トランジスタ１及び２の各ベース
は、夫々これらとダーリントン接続構成とされる
トランジスタ６及び７の各エミツタに接続され
る。またトランジスタ６のベースが入力端子８に
接続されると共にコレクタが接地され、トランジ
スタ７のベースが入力端子９に接続されると共に
コレクタが接地される。そして、トランジスタ１
のコレクタ側より出力端子１０が通り出される。
いま、入力端子８及び９より入力された信号
は、夫々トランジスタ６及び７を介してトランジ
スタ１及び２に供給され、出力端子１０より差動
出力信号として取り出される。そして、一般に
NPN形のトランジスタのベース−エミツタ間電
圧は、PNP形トランジスタのベース−エミツタ
間電圧より大きいため、ダーリントン接続のトラ
ンジスタ６及び７がない場合には、通常IC回路
等ではNPN形のトランジスタのコレクタとベー
スを相互接続して構成されているダイオード５の
ベース−エミツタ間電圧によりトランジスタ２が
飽和状態となり、動作しなくなる。従つて、トラ
ンジスタ１及び２に対してトランジスタ６及び７
をダーリントン接続し、トランジスタ２のコレク
タ−エミツタ間電圧を確保し、入力信号が接地側
に対して零でもトランジスタ２が動作できる様に
している。つまり、トランジスタ２のエミツタの
電位は入力端子９側が接地側に接続された時、ト
ランジスタ７のベース−エミツタ間電圧にトラン
ジスタ２のベース−エミツタ間電圧を加算した値
となり、トランジスタ２のコレクタ−エミツタ間
電圧として、上述のトランジスタ７及び２の各ベ
ース−エミツタ間電圧の和からダイオード５のベ
ース−エミツタ間電圧を差引いた値を確保し、ト
ランジスタ２が動作できる様にしている。
は、夫々トランジスタ６及び７を介してトランジ
スタ１及び２に供給され、出力端子１０より差動
出力信号として取り出される。そして、一般に
NPN形のトランジスタのベース−エミツタ間電
圧は、PNP形トランジスタのベース−エミツタ
間電圧より大きいため、ダーリントン接続のトラ
ンジスタ６及び７がない場合には、通常IC回路
等ではNPN形のトランジスタのコレクタとベー
スを相互接続して構成されているダイオード５の
ベース−エミツタ間電圧によりトランジスタ２が
飽和状態となり、動作しなくなる。従つて、トラ
ンジスタ１及び２に対してトランジスタ６及び７
をダーリントン接続し、トランジスタ２のコレク
タ−エミツタ間電圧を確保し、入力信号が接地側
に対して零でもトランジスタ２が動作できる様に
している。つまり、トランジスタ２のエミツタの
電位は入力端子９側が接地側に接続された時、ト
ランジスタ７のベース−エミツタ間電圧にトラン
ジスタ２のベース−エミツタ間電圧を加算した値
となり、トランジスタ２のコレクタ−エミツタ間
電圧として、上述のトランジスタ７及び２の各ベ
ース−エミツタ間電圧の和からダイオード５のベ
ース−エミツタ間電圧を差引いた値を確保し、ト
ランジスタ２が動作できる様にしている。
ところが、第１図のごとき回路構成において、
その動作可能電圧に着目して見ると、その電圧は
入力信号が零の時においてもトランジスタ６及び
１の各ベース−エミツタ間電圧の和に定電流源３
における電圧を加算した値となる。例えば、今ト
ランジスタ６及び１の各ベース−エミツタ間電圧
を夫々0.6Vとし、定電流源３における電圧を
0.2Vとすると、1.4Vの動作可能電圧となる。従
つて、第１図の回路の場合、この1.4V以下の電
圧ではもはや動作不可能となる。
その動作可能電圧に着目して見ると、その電圧は
入力信号が零の時においてもトランジスタ６及び
１の各ベース−エミツタ間電圧の和に定電流源３
における電圧を加算した値となる。例えば、今ト
ランジスタ６及び１の各ベース−エミツタ間電圧
を夫々0.6Vとし、定電流源３における電圧を
0.2Vとすると、1.4Vの動作可能電圧となる。従
つて、第１図の回路の場合、この1.4V以下の電
圧ではもはや動作不可能となる。
考案の目的
この考案は斯る点に鑑み、従来に比し、低電圧
駆動が可能な増幅器を提供するものである。
駆動が可能な増幅器を提供するものである。
考案の概要
この考案では、例えば、第２図に示されるよう
に、ベース間に入力信号が供給されるとともに、
共通エミツタに第１の電流源２２が接続され、か
つそれぞれのコレクタから出力信号を得る差動ト
ランジスタ１１，１２と、相互にベースが接続さ
れる第１および第２のトランジスタ１５，１６
と、これら第１および第２のトランジスタ１５，
１６のベースとエミツタ間に接続される半導体素
子１７とを有するカレントミラー回路１５，１
６，１７と、このカレントミラー回路１５，１
６，１７を構成する第１および第２のトランジス
タ１５，１６のベースにレベルシフト回路１８を
通じて接続される第２の電流源２３と、それぞれ
のベースが第２の電流源２３とレベルシフト回路
１８の接続点に接続され、かつ、それぞれのエミ
ツタが上記カレントミラー回路１５，１６，１７
を構成する第１および第２のトランジスタ１５，
１６のコレクタにそれぞれ接続されるとともに、
差動トランジスタ１１，１２のそれぞれのコレク
タに接続される第３および第４のトランジスタ１
９，２０とを備え、第２の電流源２３から供給さ
れる電流値を第１の電流源２３から供給される電
流値以上の電流値に設定し、第３または第４のト
ランジスタ１９，２０のコレクタから出力を得る
ようにしたものである。
に、ベース間に入力信号が供給されるとともに、
共通エミツタに第１の電流源２２が接続され、か
つそれぞれのコレクタから出力信号を得る差動ト
ランジスタ１１，１２と、相互にベースが接続さ
れる第１および第２のトランジスタ１５，１６
と、これら第１および第２のトランジスタ１５，
１６のベースとエミツタ間に接続される半導体素
子１７とを有するカレントミラー回路１５，１
６，１７と、このカレントミラー回路１５，１
６，１７を構成する第１および第２のトランジス
タ１５，１６のベースにレベルシフト回路１８を
通じて接続される第２の電流源２３と、それぞれ
のベースが第２の電流源２３とレベルシフト回路
１８の接続点に接続され、かつ、それぞれのエミ
ツタが上記カレントミラー回路１５，１６，１７
を構成する第１および第２のトランジスタ１５，
１６のコレクタにそれぞれ接続されるとともに、
差動トランジスタ１１，１２のそれぞれのコレク
タに接続される第３および第４のトランジスタ１
９，２０とを備え、第２の電流源２３から供給さ
れる電流値を第１の電流源２３から供給される電
流値以上の電流値に設定し、第３または第４のト
ランジスタ１９，２０のコレクタから出力を得る
ようにしたものである。
このように構成される本考案によれば、差動ト
ランジスタ１１，１２とカレントミラー回路１
５，１６，１７の電流源をそれぞれ個別の第１お
よび第２の電流源２２，２３とし、さらにレベル
シフト回路１８等を設けているので、低電圧駆動
が可能となる。
ランジスタ１１，１２とカレントミラー回路１
５，１６，１７の電流源をそれぞれ個別の第１お
よび第２の電流源２２，２３とし、さらにレベル
シフト回路１８等を設けているので、低電圧駆動
が可能となる。
実施例
以下、この考案の一実施例を第２図及び第３図
に基づいて詳しく説明する。
に基づいて詳しく説明する。
第２図はこの考案の第１実施例を示すもので、
同図において、差動増幅回路を構成する差動トラ
ンジスタとしてのトランジスタ１１及び１２を設
け、これらのトランジスタ１１及び１２の各ベー
スを夫々入力端子１３及び１４に接続すると共
に、トランジスタ１１のコレクタ第１のトランジ
スタとしてのトランジスタ１５のコレクタ−エミ
ツタ路を介して接地し、トランジスタ１２のコレ
クタを第２のトランジスタとしてのトランジスタ
１６のコレクタ−エミツタ路を介して接地する。
又、トランジスタ１５及び１６の各ベースを、こ
れ等のトランジスタ１５及び１６とカレントミラ
ー回路を構成するダイオード１７を介して接地す
ると共に、レベルシフト用の抵抗器１８を介して
第３および第４のトランジスタとしてのトランジ
スタ１９及び２０の各ベースに接続する。そし
て、トランジスタ１５及び１６の各コレクタを
夫々トランジスタ１９及び２０の各エミツタに接
続し、トランジスタ１９，２０のコレクタ側より
出力端子２７，２１を夫々取り出すようにする。
又、定電流源２２〜２５を設け、これ等定電流源
２２〜２５の各一端を正の電源端子＋Ｂに接続
し、第１の電流源としての定電流源２２の他端を
トランジスタ１１及び１２の各エミツタの接続点
に接続し、第２の電流源としての定電流源２３の
他端を抵抗器１８及びトランジスタ１９のベース
の接続点に接続し、定電流源２４の他端をトラン
ジスタ１９のコレクタと出力端子２７の接続点に
接続し、定電流源２５の他端をトランジスタ２０
のコレクタと出力端子２１の接続点に接続する。
なお、定電流源２４及び２５は、これ等に代つ
て、単なる抵抗器又はカレントミラー回路でもよ
い。
同図において、差動増幅回路を構成する差動トラ
ンジスタとしてのトランジスタ１１及び１２を設
け、これらのトランジスタ１１及び１２の各ベー
スを夫々入力端子１３及び１４に接続すると共
に、トランジスタ１１のコレクタ第１のトランジ
スタとしてのトランジスタ１５のコレクタ−エミ
ツタ路を介して接地し、トランジスタ１２のコレ
クタを第２のトランジスタとしてのトランジスタ
１６のコレクタ−エミツタ路を介して接地する。
又、トランジスタ１５及び１６の各ベースを、こ
れ等のトランジスタ１５及び１６とカレントミラ
ー回路を構成するダイオード１７を介して接地す
ると共に、レベルシフト用の抵抗器１８を介して
第３および第４のトランジスタとしてのトランジ
スタ１９及び２０の各ベースに接続する。そし
て、トランジスタ１５及び１６の各コレクタを
夫々トランジスタ１９及び２０の各エミツタに接
続し、トランジスタ１９，２０のコレクタ側より
出力端子２７，２１を夫々取り出すようにする。
又、定電流源２２〜２５を設け、これ等定電流源
２２〜２５の各一端を正の電源端子＋Ｂに接続
し、第１の電流源としての定電流源２２の他端を
トランジスタ１１及び１２の各エミツタの接続点
に接続し、第２の電流源としての定電流源２３の
他端を抵抗器１８及びトランジスタ１９のベース
の接続点に接続し、定電流源２４の他端をトラン
ジスタ１９のコレクタと出力端子２７の接続点に
接続し、定電流源２５の他端をトランジスタ２０
のコレクタと出力端子２１の接続点に接続する。
なお、定電流源２４及び２５は、これ等に代つ
て、単なる抵抗器又はカレントミラー回路でもよ
い。
今、定電流源２２及び２３に夫々定電流I01，
I02を流した状態で、入力端子１３及び１４間に
差相入力信号VCが入力されると、この差相入力
信号VCはトランジスタ１１及び１２のベースに
供給され、次式で表わされるような信号となる。
I02を流した状態で、入力端子１３及び１４間に
差相入力信号VCが入力されると、この差相入力
信号VCはトランジスタ１１及び１２のベースに
供給され、次式で表わされるような信号となる。
VC＝VBE1−VBE2＝VTlni1／i2 ……(1)
ただし、上記(1)式において、VBE1，VBE2は夫夫
トランジスタ１１，１２のベース−エミツタ間電
圧、VTは熱電源（KT／ｑ），i1，i2は夫々トランジ スタ１１，１２のコレクタ電流である。従つて、
この時トランジスタ１１及び１２のコレクタ電流
i1，i2は次式のごとく表わされる。
トランジスタ１１，１２のベース−エミツタ間電
圧、VTは熱電源（KT／ｑ），i1，i2は夫々トランジ スタ１１，１２のコレクタ電流である。従つて、
この時トランジスタ１１及び１２のコレクタ電流
i1，i2は次式のごとく表わされる。
i1＝exp（VC／VT）／１＋exp（VC／VT）I01 ……(2)
i2＝１／１＋exp（VC／VT）I01 ……(3)
そしてこれ等の電流i1，i2はトランジスタ１５，
１６のコレクタ側に流れる。又、トランジスタ１
５，１６はダイオード１７とカレントミラー回路
を構成しており、ダイオード１７には定電流源２
３より定電流I02が流れている。そこで、ダイオ
ード１７とトランジスタ１５及び１６の電流比を
１：１：１に設定すると、トランジスタ１５，１
６にはダイオード１７に流れる定電流I02と略々
同様の電流が流れることなる。従つて、トランジ
スタ１９及び２０のコレクタ側には夫々次式で表
わされる様な出力電流iput1，iput2が取り出される。
１６のコレクタ側に流れる。又、トランジスタ１
５，１６はダイオード１７とカレントミラー回路
を構成しており、ダイオード１７には定電流源２
３より定電流I02が流れている。そこで、ダイオ
ード１７とトランジスタ１５及び１６の電流比を
１：１：１に設定すると、トランジスタ１５，１
６にはダイオード１７に流れる定電流I02と略々
同様の電流が流れることなる。従つて、トランジ
スタ１９及び２０のコレクタ側には夫々次式で表
わされる様な出力電流iput1，iput2が取り出される。
iput1＝I02−i1＝I02−exp（VC／VT）／１＋exp（VC
／VT）I01……(4) iput2＝I02−i2＝I02−１／１＋exp（VC／VT）I01…
…(5) 従つて、出力端子２７，２１には、実質的に電
流バイアス用の定電流I02に重畳されて、所望の
出力が得られることになる。
／VT）I01……(4) iput2＝I02−i2＝I02−１／１＋exp（VC／VT）I01…
…(5) 従つて、出力端子２７，２１には、実質的に電
流バイアス用の定電流I02に重畳されて、所望の
出力が得られることになる。
次に同相入力即ち入力端子１３と接地間又は入
力端子１４と接地間について考えて見ると、今入
力端子１３及び１４が共に接地されている場合、
トランジスタ１９及び２０のベース電圧VBは次
式のごとくなる。
力端子１４と接地間について考えて見ると、今入
力端子１３及び１４が共に接地されている場合、
トランジスタ１９及び２０のベース電圧VBは次
式のごとくなる。
VB＝VBE(D)＋Ｒ・I02 ……(6)
但し、上記(6)式においてVBE(D)はダイオード１
７として使用されるトランジスタのベース−エミ
ツタ間電圧、Ｒは抵抗器１８の抵抗値である。
又、トランジスタ１９及び２０の各エミツタ電圧
VE1，VE2は、その各ベース−エミツタ間電圧を
VBE3，VBE4とすると、夫々次式で表わされる。
７として使用されるトランジスタのベース−エミ
ツタ間電圧、Ｒは抵抗器１８の抵抗値である。
又、トランジスタ１９及び２０の各エミツタ電圧
VE1，VE2は、その各ベース−エミツタ間電圧を
VBE3，VBE4とすると、夫々次式で表わされる。
VE1＝VB−VBE3＝VBE(D)−VBE3＋Ｒ・I02 ……(7)
VE2＝VB−VBE4＝VBE(D)−VBE4＋Ｒ・I02 ……(8)
そして、ここで略々VBE(D)＝VBE3＝VBE4である
からVE1＝VE2＝Ｒ・I02となる。
からVE1＝VE2＝Ｒ・I02となる。
なお、このとき、トランジスタ１９のエミツタ
電圧VE1は、トランジスタ１１及び１５のコレク
タ電圧でもあり、同様にトランジスタ２０のエミ
ツタ電圧VE2は、トランジスタ１２及び１６のコ
レクタ電圧でもある。従つて、トランジスタ１１
及び１２への入力信号が零すなわちトランジスタ
１１及び１２の各ベースを接地したときに、トラ
ンジスタ１５，１６及び１１，１２が夫々飽和し
ないように、抵抗器１８の抵抗値Ｒ又は定電流源
２３の定電流I02を調整し、I02≧I01となるように
設定することにより、回路は入力信号が零から正
常に動作する。つまり、例えばいま、トランジス
タ１１がオフで、トランジスタ１２がオンの時ト
ランジスタ１２のコレクタ電流i2は定電流源２２
からの定電流I01と等価となり、この電流がトラ
ンジスタ１６のコレクタ側に流れるも、このトラ
ンジスタ１６には定電流源２３から定電流I02が
流れており、従つて出力端子２１に何等かの出力
を得るには少くとも定電流I02を定電流I01に等し
いか、これより大きな値（I02≧I01）に設定する
必要があるわけである。このことは、トランジス
タ１１がオンで、トランジスタ１２がオフの時も
同様に言えることである。
電圧VE1は、トランジスタ１１及び１５のコレク
タ電圧でもあり、同様にトランジスタ２０のエミ
ツタ電圧VE2は、トランジスタ１２及び１６のコ
レクタ電圧でもある。従つて、トランジスタ１１
及び１２への入力信号が零すなわちトランジスタ
１１及び１２の各ベースを接地したときに、トラ
ンジスタ１５，１６及び１１，１２が夫々飽和し
ないように、抵抗器１８の抵抗値Ｒ又は定電流源
２３の定電流I02を調整し、I02≧I01となるように
設定することにより、回路は入力信号が零から正
常に動作する。つまり、例えばいま、トランジス
タ１１がオフで、トランジスタ１２がオンの時ト
ランジスタ１２のコレクタ電流i2は定電流源２２
からの定電流I01と等価となり、この電流がトラ
ンジスタ１６のコレクタ側に流れるも、このトラ
ンジスタ１６には定電流源２３から定電流I02が
流れており、従つて出力端子２１に何等かの出力
を得るには少くとも定電流I02を定電流I01に等し
いか、これより大きな値（I02≧I01）に設定する
必要があるわけである。このことは、トランジス
タ１１がオンで、トランジスタ１２がオフの時も
同様に言えることである。
またこの時の動作可能電圧は、ダイオード１７
として使用されるトランジスタのベース−エミツ
タ間電圧に、抵抗器１８における降下電圧と定電
流源２３として使用されるトランジスタのコレク
タ−エミツタ間電圧を加算した値で略々決定さ
れ、例えば、今ダイオード１７のベース−エミツ
タ間電圧を0.7V、抵抗器１８における降下電圧
を0.2V、そして定電流源２３としてのトランジ
スタのコレクタ−エミツタ間電圧を0.2Vとする
と、1.1Vとなる。そして、トランジスタ１１の
ベース−エミツタ間電圧を0.6V、定電流源２２
としてのトランジスタのコレクタ−エミツタ間電
圧を0.2Vとすると、1.1V−0.6V−0.2V＝0.3Vま
での直流レベルは動作可能であることが解る。つ
まり、第１図の回路は、実質的に電源電圧が
1.4Vでも入力信号が0Vでもはや動作不可能にな
るも、本回路では電源電圧が1.1Vと低いにも拘
らず、尚0.3V（直流レベル）の入力信号が入つて
も、それだけ余裕をもつて動作できるわけであ
る。
として使用されるトランジスタのベース−エミツ
タ間電圧に、抵抗器１８における降下電圧と定電
流源２３として使用されるトランジスタのコレク
タ−エミツタ間電圧を加算した値で略々決定さ
れ、例えば、今ダイオード１７のベース−エミツ
タ間電圧を0.7V、抵抗器１８における降下電圧
を0.2V、そして定電流源２３としてのトランジ
スタのコレクタ−エミツタ間電圧を0.2Vとする
と、1.1Vとなる。そして、トランジスタ１１の
ベース−エミツタ間電圧を0.6V、定電流源２２
としてのトランジスタのコレクタ−エミツタ間電
圧を0.2Vとすると、1.1V−0.6V−0.2V＝0.3Vま
での直流レベルは動作可能であることが解る。つ
まり、第１図の回路は、実質的に電源電圧が
1.4Vでも入力信号が0Vでもはや動作不可能にな
るも、本回路では電源電圧が1.1Vと低いにも拘
らず、尚0.3V（直流レベル）の入力信号が入つて
も、それだけ余裕をもつて動作できるわけであ
る。
この様に本実施例では、トランジスタ１１，１
２の定電流源２２とカレントミラー回路の定電流
源２３とを別個に設けている。また、レベルシフ
ト用の抵抗器１８設けている。そして、トランジ
スタ１５及び１６と共にカレントミラー回路を構
成するダイオード１７の定電流I02を差動増幅回
路の定電流I01と等しいか又はこれより大きくな
るように設定し、入力信号が零でもトランジスタ
１１，１２及び１５，１６を動作できるようにな
すことにより、従来回路に比し、低い電圧での動
作が可能となる。
２の定電流源２２とカレントミラー回路の定電流
源２３とを別個に設けている。また、レベルシフ
ト用の抵抗器１８設けている。そして、トランジ
スタ１５及び１６と共にカレントミラー回路を構
成するダイオード１７の定電流I02を差動増幅回
路の定電流I01と等しいか又はこれより大きくな
るように設定し、入力信号が零でもトランジスタ
１１，１２及び１５，１６を動作できるようにな
すことにより、従来回路に比し、低い電圧での動
作が可能となる。
第３図はこの考案の第２実施例を示すもので、
ここでは第２図のトランジスタの導電形をNPN
形のものはPNP形に、PNP形のものはNPN形に
置換した場合である。なお、同図において、定電
流源としてのトランジスタ２２′〜２５′に共通の
ダイオード２６が使用されている。そしてこの実
施例の場合も第２図と略々同様の作用効果が得ら
れる。
ここでは第２図のトランジスタの導電形をNPN
形のものはPNP形に、PNP形のものはNPN形に
置換した場合である。なお、同図において、定電
流源としてのトランジスタ２２′〜２５′に共通の
ダイオード２６が使用されている。そしてこの実
施例の場合も第２図と略々同様の作用効果が得ら
れる。
考案の効果
上述のごとくこの考案によれば、ベース間に入
力信号が供給されるとともに、共通エミツタに第
１の電流源が接続され、かつそれぞれのコレクタ
から出力信号を得る差動トランジスタと、第１お
よび第２のトランジスタを有し、これら第１およ
び第２のトランジスタのコレクタから第１および
第２の電流が出力されるカレントミラー回路と、
このカレントミラー回路の入力端子にレベルシフ
ト回路を通じて接続される第２の電流源と、それ
ぞれのベースが上記第２の電流源と上記レベルシ
フト回路の接続点に接続され、かつ、それぞれの
エミツタが上記カレントミラー回路を構成する第
１および第２のトランジスタのコレクタにそれぞ
れ接続されるとともに、上記差動トランジスタの
それぞれのコレクタに接続される第３および第４
のトランジスタとを備え、上記第２の電流源から
供給される電流値を上記第１の電流源から供給さ
れる電流値以上の電流値に設定し、上記第３また
は第４のトランジスタのコレクタから出力を得る
ようにしたので、従来回路に比し低い電圧での動
作が可能になり、特に低電圧駆動を必要とする例
えばポータブル機器等に用いて極めて有用であ
る。
力信号が供給されるとともに、共通エミツタに第
１の電流源が接続され、かつそれぞれのコレクタ
から出力信号を得る差動トランジスタと、第１お
よび第２のトランジスタを有し、これら第１およ
び第２のトランジスタのコレクタから第１および
第２の電流が出力されるカレントミラー回路と、
このカレントミラー回路の入力端子にレベルシフ
ト回路を通じて接続される第２の電流源と、それ
ぞれのベースが上記第２の電流源と上記レベルシ
フト回路の接続点に接続され、かつ、それぞれの
エミツタが上記カレントミラー回路を構成する第
１および第２のトランジスタのコレクタにそれぞ
れ接続されるとともに、上記差動トランジスタの
それぞれのコレクタに接続される第３および第４
のトランジスタとを備え、上記第２の電流源から
供給される電流値を上記第１の電流源から供給さ
れる電流値以上の電流値に設定し、上記第３また
は第４のトランジスタのコレクタから出力を得る
ようにしたので、従来回路に比し低い電圧での動
作が可能になり、特に低電圧駆動を必要とする例
えばポータブル機器等に用いて極めて有用であ
る。
第１図は従来回路の一例を示す接続図、第２図
はこの考案の一実施例を示す接続図、第３図はこ
の考案の他の実施例を示す接続図である。 １１，１２，１５，１６，２０はトランジス
タ、１７はダイオード、１８は抵抗器、２２，２
３，２４，２５は定電流源である。
はこの考案の一実施例を示す接続図、第３図はこ
の考案の他の実施例を示す接続図である。 １１，１２，１５，１６，２０はトランジス
タ、１７はダイオード、１８は抵抗器、２２，２
３，２４，２５は定電流源である。
Claims (1)
- 【実用新案登録請求の範囲】 ベース間に入力信号が供給されるとともに、共
通エミツタに第１の電流源が接続され、かつそれ
ぞれのコレクタから出力信号を得る差動トランジ
スタと、 相互にベースが接続される第１および第２のト
ランジスタと、これら第１および第２のトランジ
スタのベースとエミツタ間に接続される半導体素
子とを有するカレントミラー回路と、 このカレントミラー回路を構成する上記第１お
よび第２のトランジスタのベースにレベルシフト
回路を通じて接続される第２の電流源と、 それぞれのベースが上記第２の電流源と上記レ
ベルシフト回路の接続点に接続され、かつ、それ
ぞれのエミツタが上記カレントミラー回路を構成
する第１および第２のトランジスタのコレクタに
それぞれ接続されるとともに、上記差動トランジ
スタのそれぞれのコレクタに接続される第３およ
び第４のトランジスタとを備え、 上記第２の電流源から供給される電流値を上記
第１の電流源から供給される電流値以上の電流値
に設定し、上記第３または第４のトランジスタの
コレクタから出力を得るようにしたことを特徴と
する低電圧駆動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17463382U JPS5978719U (ja) | 1982-11-18 | 1982-11-18 | 低電圧駆動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17463382U JPS5978719U (ja) | 1982-11-18 | 1982-11-18 | 低電圧駆動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5978719U JPS5978719U (ja) | 1984-05-28 |
| JPH0434567Y2 true JPH0434567Y2 (ja) | 1992-08-18 |
Family
ID=30380133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17463382U Granted JPS5978719U (ja) | 1982-11-18 | 1982-11-18 | 低電圧駆動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5978719U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0445297Y2 (ja) * | 1985-09-09 | 1992-10-26 |
-
1982
- 1982-11-18 JP JP17463382U patent/JPS5978719U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5978719U (ja) | 1984-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US4578633A (en) | Constant current source circuit | |
| JPS635923B2 (ja) | ||
| JPH0473806B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0434567Y2 (ja) | ||
| JPH0450765B2 (ja) | ||
| EP0110720B1 (en) | Current mirror circuit | |
| JPS6154286B2 (ja) | ||
| JPH0321927B2 (ja) | ||
| JPS6357808B2 (ja) | ||
| JPS5986316A (ja) | 差動増幅器対の切替回路 | |
| JPH0230902Y2 (ja) | ||
| JPH0413692Y2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPH0519844B2 (ja) | ||
| JPH0330888B2 (ja) | ||
| JPS6333726B2 (ja) | ||
| JP2776528B2 (ja) | 定電圧回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0449807B2 (ja) | ||
| JP2710362B2 (ja) | ３値論理回路 | |
| JP2687160B2 (ja) | スイッチ回路 |