JPH02104113A - 電圧対電流変換器 - Google Patents
電圧対電流変換器Info
- Publication number
- JPH02104113A JPH02104113A JP1210209A JP21020989A JPH02104113A JP H02104113 A JPH02104113 A JP H02104113A JP 1210209 A JP1210209 A JP 1210209A JP 21020989 A JP21020989 A JP 21020989A JP H02104113 A JPH02104113 A JP H02104113A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- emitter
- current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は電圧対電流変換器に関連し、それは入力信号を
受信する入力と、出力信号を供給する出力と、インピー
ダンスを介して基準電圧点に結合されたエミッタを有し
、かつダイオード接続された第２トランジスタのベース
・エミッタ接合を介して出力に結合されたそのコレクタ
を有する第１導電タイプの第１トランジスタを具え、第
２導電タイプの第３トランジスタのベース・エミッ接合
は第２トランジスタのベース・エミッタ接合に並列に配
設され、上記の第３トランジスタのコレクタは第１トラ
ンジスタのベースに結合され、かつ第１トランジスタの
エミッタに結合されたそのコレクタを有する第２導電タ
イプの第４トランジスタのエミッタ・ベース接合を介し
て入力に結合されている。
受信する入力と、出力信号を供給する出力と、インピー
ダンスを介して基準電圧点に結合されたエミッタを有し
、かつダイオード接続された第２トランジスタのベース
・エミッタ接合を介して出力に結合されたそのコレクタ
を有する第１導電タイプの第１トランジスタを具え、第
２導電タイプの第３トランジスタのベース・エミッ接合
は第２トランジスタのベース・エミッタ接合に並列に配
設され、上記の第３トランジスタのコレクタは第１トラ
ンジスタのベースに結合され、かつ第１トランジスタの
エミッタに結合されたそのコレクタを有する第２導電タ
イプの第４トランジスタのエミッタ・ベース接合を介し
て入力に結合されている。
（背景技術）
そのような電圧対電流変換器は国際特許出願ＷＯ第８６
１０４１９６号から既知であり、特に、もし第１トラン
ジスタのエミッタ上の電圧の代わりにコレクタの電流が
出力信号として取られるなら、それは良く知られたエミ
ッタフォロアー配列と同じやり方で動作することが知ら
れている。
１０４１９６号から既知であり、特に、もし第１トラン
ジスタのエミッタ上の電圧の代わりにコレクタの電流が
出力信号として取られるなら、それは良く知られたエミ
ッタフォロアー配列と同じやり方で動作することが知ら
れている。
エミッタフォロアー配列は出力電流が入力電圧の非線形
関数として増大すると言う欠点を有し、それは第１トラ
ンジスタのベース・エミッタ電圧が入力電圧が増大する
につれて変化することにより生じている。
関数として増大すると言う欠点を有し、それは第１トラ
ンジスタのベース・エミッタ電圧が入力電圧が増大する
につれて変化することにより生じている。
既知の電圧対電流変換器において、出力信号についての
第１トランジスタのベース・エミッタ電圧の影響は、第
１トランジスタとは反対の導電タイプの第４トランジス
タのベース・エミッタ接合を介して第１トランジスタの
ベースを入力に直接的には従わせないことにより補償さ
れる。電流ミラーとして配設されかつ第４トランジスタ
と同じ導電タイプのものである第２および第３トランジ
スタを用いて第１および第４トランジスタのベース・エ
ミッタ電圧を等化することにより補償は達成される。電
流ミラーは第１トランジスタのコレクタ電流を第４トラ
ンジスタのエミッタ電流に等しく維持し、従って第１お
よび第４トランジスタのベース・エミッタ電圧はほぼ等
しい。
第１トランジスタのベース・エミッタ電圧の影響は、第
１トランジスタとは反対の導電タイプの第４トランジス
タのベース・エミッタ接合を介して第１トランジスタの
ベースを入力に直接的には従わせないことにより補償さ
れる。電流ミラーとして配設されかつ第４トランジスタ
と同じ導電タイプのものである第２および第３トランジ
スタを用いて第１および第４トランジスタのベース・エ
ミッタ電圧を等化することにより補償は達成される。電
流ミラーは第１トランジスタのコレクタ電流を第４トラ
ンジスタのエミッタ電流に等しく維持し、従って第１お
よび第４トランジスタのベース・エミッタ電圧はほぼ等
しい。
補償精度は電流ミラーのミラー比（ｍｉｒｒｏｒ ｒａ
ｔｉｏ）と、第１トランジスタと第４トランジスタの飽
和電流間の比に依存している。第１および第４トランジ
スタは反対の導電タイプのものであるから、それらの飽
和電流間の比を一定にすることは実際には比較的問題が
多い。実際、電流ミラーのミラー比はトランジスタパラ
メータの広がりのために不正確であろう。この結果とし
て、既知の電圧対電流変換器の第１および第４トランジ
スタのベース・エミッタ電圧の補償は不完全であり、こ
れは電圧対電流変換器の精度に悪影響を及ぼす。
ｔｉｏ）と、第１トランジスタと第４トランジスタの飽
和電流間の比に依存している。第１および第４トランジ
スタは反対の導電タイプのものであるから、それらの飽
和電流間の比を一定にすることは実際には比較的問題が
多い。実際、電流ミラーのミラー比はトランジスタパラ
メータの広がりのために不正確であろう。この結果とし
て、既知の電圧対電流変換器の第１および第４トランジ
スタのベース・エミッタ電圧の補償は不完全であり、こ
れは電圧対電流変換器の精度に悪影響を及ぼす。
本発明の目的は既知の電圧対電流変換器の上述の欠点を
軽減し、かつ電圧対電流変換の精度を改善することであ
る。
軽減し、かつ電圧対電流変換の精度を改善することであ
る。
（発明の開示）
この目的で、冒頭の記事に規定されたタイプの電圧対電
流変換器は第１導電タイプの第２トランジスタを特徴と
している。
流変換器は第１導電タイプの第２トランジスタを特徴と
している。
第２トランジスタは第１トランジスタと同じ導電タイプ
である。第３および第４トランジスタは共に第１および
第２トランジスタとは反対の同じ導電タイプのものであ
る。実質的に第１トランジスタの全エミッタ電流はダイ
オード接続された第２トランジスタを通って流れ、そし
て実質的に第４トランジスタの全エミッタ電流は第３ト
ランジスタのベース・エミッタ接合を通って流れる。第
１および第２トランジスタのベース・エミッタ電圧は従
って実質的に等しく、かつ同じことは第３および第４ト
ランジスタのベース・エミッタ電圧にも適用できる。第
２および第３トランジスタのベース・エミッタ接合が並
列に配設されているから、それらのベース・エミッタ電
圧はこれらのトランジスタが反対の導電タイプのもので
あると言う事実にもかかわらずお互いに等しいであろう
。
である。第３および第４トランジスタは共に第１および
第２トランジスタとは反対の同じ導電タイプのものであ
る。実質的に第１トランジスタの全エミッタ電流はダイ
オード接続された第２トランジスタを通って流れ、そし
て実質的に第４トランジスタの全エミッタ電流は第３ト
ランジスタのベース・エミッタ接合を通って流れる。第
１および第２トランジスタのベース・エミッタ電圧は従
って実質的に等しく、かつ同じことは第３および第４ト
ランジスタのベース・エミッタ電圧にも適用できる。第
２および第３トランジスタのベース・エミッタ接合が並
列に配設されているから、それらのベース・エミッタ電
圧はこれらのトランジスタが反対の導電タイプのもので
あると言う事実にもかかわらずお互いに等しいであろう
。
その結果、第１から第４トランジスタのすべてのベース
・エミッタ電圧はお互いに実質的に等しい。
・エミッタ電圧はお互いに実質的に等しい。
第１トランジスタと第４トランジスタの飽和電流間の比
と電流ミラーのミラー比は何らの影響も持っていない。
と電流ミラーのミラー比は何らの影響も持っていない。
１つの共通インピーダンスを有する電圧対電流変換器を
組合わせることにより、電圧対電流変換器の最初の実施
例が得られ、これは本発明によると、電圧対電流変換器
は一対の同一の電圧対電流変換器の一部分を形成し、そ
の対の各変換器の第１トランジスタのエミッタはその対
の別の変換器のインピーダンスの基準電圧点を構成する
ことを特徴としている。この実施例は完全に対称的であ
り、かつ２つの入力と２つの出力を有している。
組合わせることにより、電圧対電流変換器の最初の実施
例が得られ、これは本発明によると、電圧対電流変換器
は一対の同一の電圧対電流変換器の一部分を形成し、そ
の対の各変換器の第１トランジスタのエミッタはその対
の別の変換器のインピーダンスの基準電圧点を構成する
ことを特徴としている。この実施例は完全に対称的であ
り、かつ２つの入力と２つの出力を有している。
出力電流は等しいが、反対方向であり、かつ２つの入力
の電圧差に比例している。その１つの変換器が他のもの
に対して相補である、すなわちすべての対応トランジス
タが反対の導電タイプのものである２つの電圧対電流変
換器の絹合わせは電圧対電流変換器の第２の実施例を生
じ、これは本発明によると、電圧対電流変換器は一対の
相補電圧対電流変換器の一部分を形成し、その対の各変
換器の第１トランジスタのエミッタはその対の別の変換
器の基準電圧点を構成することを特徴としている。この
実施例は電圧対電流変換器の「プッシュプル」型として
見なされよう。この配列の利点は電流ミラーを使用する
こと無しに２つの異なる電位レベルで２つの出力電流が
利用可能であることである。
の電圧差に比例している。その１つの変換器が他のもの
に対して相補である、すなわちすべての対応トランジス
タが反対の導電タイプのものである２つの電圧対電流変
換器の絹合わせは電圧対電流変換器の第２の実施例を生
じ、これは本発明によると、電圧対電流変換器は一対の
相補電圧対電流変換器の一部分を形成し、その対の各変
換器の第１トランジスタのエミッタはその対の別の変換
器の基準電圧点を構成することを特徴としている。この
実施例は電圧対電流変換器の「プッシュプル」型として
見なされよう。この配列の利点は電流ミラーを使用する
こと無しに２つの異なる電位レベルで２つの出力電流が
利用可能であることである。
添付図面を参照し、実例により本発明の実施例を詳細に
説明する。
説明する。
（実施例）
第１図は本発明による電圧対電流変換器の基本回路の２
つの実施例を示している。第１ａ図はバイポーラ−トラ
ンジスタを具える配列を示し、第１ｂ図はユニポーラ−
トランジスタを具える配列を示している。双方の配列の
動作は同じである。今後、本発明はバイポーラ−トラン
ジスタを具える実施例についてのみ説明されるが、しか
しユニポーラ−トランジスタを用いる実施例の動作は「
ゲート」、「ソース」および「ドレイン」をそれぞれ「
ベース」、「エミッタ」および「コレクタ」と読むこと
により理解されよう。出力２とＮＰＮ トランジスタＴ
、のコレクタとの間にダイオード接続されたＮＰＮ ト
ランジスタＴ、が配設されている。ＰＮＰトランジスタ
Ｔ３のベース・エミッタ接合は上記のダイオードにわた
って配設されている。トランジスタＴ、のコレクタはト
ランジスタＴ、のベースとＰＮＰ トランジスタＴ４の
エミッタとの双方にわたって接続されている。トランジ
スタＴ４のベースは電圧対電流変換器の入力１に接続さ
れ、コレクタはトランジスタＴ、のエミッタに接続され
ている。
つの実施例を示している。第１ａ図はバイポーラ−トラ
ンジスタを具える配列を示し、第１ｂ図はユニポーラ−
トランジスタを具える配列を示している。双方の配列の
動作は同じである。今後、本発明はバイポーラ−トラン
ジスタを具える実施例についてのみ説明されるが、しか
しユニポーラ−トランジスタを用いる実施例の動作は「
ゲート」、「ソース」および「ドレイン」をそれぞれ「
ベース」、「エミッタ」および「コレクタ」と読むこと
により理解されよう。出力２とＮＰＮ トランジスタＴ
、のコレクタとの間にダイオード接続されたＮＰＮ ト
ランジスタＴ、が配設されている。ＰＮＰトランジスタ
Ｔ３のベース・エミッタ接合は上記のダイオードにわた
って配設されている。トランジスタＴ、のコレクタはト
ランジスタＴ、のベースとＰＮＰ トランジスタＴ４の
エミッタとの双方にわたって接続されている。トランジ
スタＴ４のベースは電圧対電流変換器の入力１に接続さ
れ、コレクタはトランジスタＴ、のエミッタに接続され
ている。
トランジスタＴ、のエミッタはインピーダンスＺによっ
て基準電圧点３（現在の場合にはアース）に接続されて
いる。この回路配列は電源（示されていない）により給
電され、出力電流！。は負荷（示されていない）を流れ
る。入力電圧Ｕｉは入力１に印加され、かつ変換器はこ
の電圧を出力電流■。に変換し、これは入力電圧に比例
し、かつ出力２で利用可能である。比例定数はインピー
ダンスＺによって表される。このインピーダンスには抵
抗器が選ばれ、従って比例定数は周波数に依存しない。
て基準電圧点３（現在の場合にはアース）に接続されて
いる。この回路配列は電源（示されていない）により給
電され、出力電流！。は負荷（示されていない）を流れ
る。入力電圧Ｕｉは入力１に印加され、かつ変換器はこ
の電圧を出力電流■。に変換し、これは入力電圧に比例
し、かつ出力２で利用可能である。比例定数はインピー
ダンスＺによって表される。このインピーダンスには抵
抗器が選ばれ、従って比例定数は周波数に依存しない。
しかしながら、この抵抗器をバイアス電流源を含む周波
数依存インピーダンスにより置換することも容易に可能
である。出力２を流れる出力電流■。は、もしトランジ
スタＴ４のベース電流が無視されるなら、インピーダン
スＺを通る電流■２に等しい。この電流Ｉ２はインピー
ダンスＺに掛かる電圧Ｕ２をインピーダンス２の値によ
って割ったものに等しい。すなわちＩ０＝■、＝Ｕ。
数依存インピーダンスにより置換することも容易に可能
である。出力２を流れる出力電流■。は、もしトランジ
スタＴ４のベース電流が無視されるなら、インピーダン
スＺを通る電流■２に等しい。この電流Ｉ２はインピー
ダンスＺに掛かる電圧Ｕ２をインピーダンス２の値によ
って割ったものに等しい。すなわちＩ０＝■、＝Ｕ。
／Ｚである。もしＵ２が入力電圧Ｕｉに等しくされるな
ら、電圧対電流変換器は理想的であろうう。
ら、電圧対電流変換器は理想的であろうう。
そこで出力電流Ｉ。は入力電圧に従い、Ｉ ｏ ＝ Ｕ
ｉ／Ｚとなる。もしＺ＝Ｒなら、これはＩｏ＝Ｕｉ／
Ｒを生じ、これは電圧対電流変換器の理想的伝達関数で
ある。インピーダンス２に掛かる電圧Ｕ２は入力電圧Ｕ
ｉに等しくされ、ＮＰＮ ）ランジスタＴ１のベース・
エミッタ電圧はＰＮＰ ）ランジスタＴ４の等しいが反
対のエミッタ・ベース電圧により補償される。これは以
下のようにして達成される。出力２に流れる電流Ｉ。は
ＮＰＮ トランジスタＴ、とＴ、を通る電流■１とＰＮ
Ｐ ）ランジスタＴ３と第４を通る電流■−に分割され
る。Ｔ。
ｉ／Ｚとなる。もしＺ＝Ｒなら、これはＩｏ＝Ｕｉ／
Ｒを生じ、これは電圧対電流変換器の理想的伝達関数で
ある。インピーダンス２に掛かる電圧Ｕ２は入力電圧Ｕ
ｉに等しくされ、ＮＰＮ ）ランジスタＴ１のベース・
エミッタ電圧はＰＮＰ ）ランジスタＴ４の等しいが反
対のエミッタ・ベース電圧により補償される。これは以
下のようにして達成される。出力２に流れる電流Ｉ。は
ＮＰＮ トランジスタＴ、とＴ、を通る電流■１とＰＮ
Ｐ ）ランジスタＴ３と第４を通る電流■−に分割され
る。Ｔ。
と第３のベース電流は無視される。トランジスタＴ、を
通る電流１．がまたダイオード接続された（Ｔ、と同一
の）トランジスタＴ、を流れるから、トランジスタＴ、
のベース・エミッタ電圧はトランジスタＴ、のそれと等
しいであろう。トランジスタＴ４を１通る電流１．はま
たトランジスタＴ３を流れ、これはトランジスタＴ４を
流れる電流に等しい。トランジスタＴ４のベース−エミ
ッタ電圧は従ってトランジスタＴ３のそれに等しい。ト
ランジスタＴ３のベース・エミッタ接合がトランジスタ
Ｔ、のそれと並列に配設されているから、トランジスタ
Ｔ、とＴ、のベース・エミッタ電圧は等しいであろう。
通る電流１．がまたダイオード接続された（Ｔ、と同一
の）トランジスタＴ、を流れるから、トランジスタＴ、
のベース・エミッタ電圧はトランジスタＴ、のそれと等
しいであろう。トランジスタＴ４を１通る電流１．はま
たトランジスタＴ３を流れ、これはトランジスタＴ４を
流れる電流に等しい。トランジスタＴ４のベース−エミ
ッタ電圧は従ってトランジスタＴ３のそれに等しい。ト
ランジスタＴ３のベース・エミッタ接合がトランジスタ
Ｔ、のそれと並列に配設されているから、トランジスタ
Ｔ、とＴ、のベース・エミッタ電圧は等しいであろう。
それからＰＮＰ トランジスタＴ４のベース・エミッタ
電圧はＮＰＮ トランジスタＴ。
電圧はＮＰＮ トランジスタＴ。
のそれに等しいことが出て（る。このようにトランジス
タＴ４のベース・エミッタ電圧はトランジスタＴ、のベ
ース・エミッタ電圧を正確に補償し、従ってインピーダ
ンスＺに掛かる電圧Ｕ２は入力電圧Ｕｉに等しい。
タＴ４のベース・エミッタ電圧はトランジスタＴ、のベ
ース・エミッタ電圧を正確に補償し、従ってインピーダ
ンスＺに掛かる電圧Ｕ２は入力電圧Ｕｉに等しい。
この補償方法はトランジスタＴ、をカットオフすること
無く、入力電圧Ｕｉが基準電圧点３の電圧に減少するこ
とを許容する。これはトランジスタＴ１へのベース電流
が維持されることをトランジスタＴ３が保証するからで
ある。トランジスタＴ Ｉ、 Ｔ ＊あるいはトランジ
スタＴ 、、 Ｔ、に掛かる最小可能な電圧降下が１つ
のベース・エミッタ電圧プラス１つのコレクタ・エミッ
タ飽和電圧に等しい。それ故、エミッタ電圧は出力２の
電圧以下約１ｖに増大しよう。一般に、電流！、と Ｉ
ｔは等しくない。と言うのは、トランジスタ 第２と第
３は反対の導電タイプのものであるからである。しかし
、前に説明された補償効果に対して、電流■３と■、の
間の比は関連しない。
無く、入力電圧Ｕｉが基準電圧点３の電圧に減少するこ
とを許容する。これはトランジスタＴ１へのベース電流
が維持されることをトランジスタＴ３が保証するからで
ある。トランジスタＴ Ｉ、 Ｔ ＊あるいはトランジ
スタＴ 、、 Ｔ、に掛かる最小可能な電圧降下が１つ
のベース・エミッタ電圧プラス１つのコレクタ・エミッ
タ飽和電圧に等しい。それ故、エミッタ電圧は出力２の
電圧以下約１ｖに増大しよう。一般に、電流！、と Ｉ
ｔは等しくない。と言うのは、トランジスタ 第２と第
３は反対の導電タイプのものであるからである。しかし
、前に説明された補償効果に対して、電流■３と■、の
間の比は関連しない。
第２図は本発明による電圧対電流変換器の第１の実施例
を示している。それは共通インピーダンスＺを有する第
１図に示された２つの変換器の組合せを具えている。参
照記号は第１図と同じ意味を持ち、かつ対の２つの変換
器の１つにダッシュが付けられている。これは必ずしも
必要ではないが抵抗器として再び示されているインピー
ダンスＺはトランジスタＴ１とＴ１′のエミッタ間に接
続されている。２つの変換器はトランジスタＴ。
を示している。それは共通インピーダンスＺを有する第
１図に示された２つの変換器の組合せを具えている。参
照記号は第１図と同じ意味を持ち、かつ対の２つの変換
器の１つにダッシュが付けられている。これは必ずしも
必要ではないが抵抗器として再び示されているインピー
ダンスＺはトランジスタＴ１とＴ１′のエミッタ間に接
続されている。２つの変換器はトランジスタＴ。
と７．／のエミッタと基準電圧点３との間にバイアス電
流源１ ｎｃとＩ’ＤＣが具えられている。入力電圧Ｕ
ｉｌとＵｉｌは入力１と１′に印加されている。インピ
ーダンスＺを通る電流■２は電圧ＵｉｌとＵｉ、の間の
差に比例しており、すなわち１ 、 ＝ （Ｕ ｉ、−
Ｕ Ｌ）／ Ｚ テある。電流■７は出力２に信号電流
＋Ｉｏを生成し、出力２′には信号電流−■。を生成す
る。それ故、出力信号電流は等しいが、しかし反対の極
性である。例えばＵｉ、の信号電圧成分を零にすること
により、１つの信号電圧を等しいが反対の２つの信号電
流に変換する電圧対電流変換器が得られる。
流源１ ｎｃとＩ’ＤＣが具えられている。入力電圧Ｕ
ｉｌとＵｉｌは入力１と１′に印加されている。インピ
ーダンスＺを通る電流■２は電圧ＵｉｌとＵｉ、の間の
差に比例しており、すなわち１ 、 ＝ （Ｕ ｉ、−
Ｕ Ｌ）／ Ｚ テある。電流■７は出力２に信号電流
＋Ｉｏを生成し、出力２′には信号電流−■。を生成す
る。それ故、出力信号電流は等しいが、しかし反対の極
性である。例えばＵｉ、の信号電圧成分を零にすること
により、１つの信号電圧を等しいが反対の２つの信号電
流に変換する電圧対電流変換器が得られる。
第３図は本発明による電圧対電流変換器の第２の実施例
を示している。それは第１図に示されたような２つつの
電圧対電流変換器を具え、１つの変換器はお互いに相補
、すなわちすべての対応トランジスタは反対の導電タイ
プのものである。図面中の参照記号は第２図と同じ意味
を有している。
を示している。それは第１図に示されたような２つつの
電圧対電流変換器を具え、１つの変換器はお互いに相補
、すなわちすべての対応トランジスタは反対の導電タイ
プのものである。図面中の参照記号は第２図と同じ意味
を有している。
信号電圧Ｕｉ、は入力１に印加され、そして信号電圧Ｕ
ｉ、は入力１′に印加されている。電圧Ｕｉ。
ｉ、は入力１′に印加されている。電圧Ｕｉ。
とＵｉ、の間の差に比例する電流Ｉ２はインピーダンス
Ｚを流れる。電流■２は出力２に電流＋Ｉ。
Ｚを流れる。電流■２は出力２に電流＋Ｉ。
を生成し、かつ等しいが反対の電流−Ｉ。を出力２′に
生成する。出力２と２′は第２図に示されたこれらの形
態とは違って異なる電位にある。特定の入力電圧Ｕｉ以
下では、第１ａ図に示された電圧対電流変換器は無電流
状態を取り、もしトランジスタＴ、とＴ、のコレクタ・
ベース電流が非常に小さいなら、引き続く入力電圧の増
大にもかかわらずこの状態に止どまる。そのような場合
、スターティング回路を持つ電圧対電流変換器を備える
ことは好都合であり、その２つの実施例が第４図に示さ
れている。第４図に示された回路は第１ａ図のものと同
一であり、かつ対応部分は同じ参照記号を有している。
生成する。出力２と２′は第２図に示されたこれらの形
態とは違って異なる電位にある。特定の入力電圧Ｕｉ以
下では、第１ａ図に示された電圧対電流変換器は無電流
状態を取り、もしトランジスタＴ、とＴ、のコレクタ・
ベース電流が非常に小さいなら、引き続く入力電圧の増
大にもかかわらずこの状態に止どまる。そのような場合
、スターティング回路を持つ電圧対電流変換器を備える
ことは好都合であり、その２つの実施例が第４図に示さ
れている。第４図に示された回路は第１ａ図のものと同
一であり、かつ対応部分は同じ参照記号を有している。
第４ａ図に示された実施例では、スターティング回路は
トランジスタＴ、とＴ、のコレクタの間に抵抗器Ｒを具
えている。このスターティング回路は非常に小さい入力
電圧で既に動作となっている。第４ｂ図に示された回路
では、トランジスタＴ、と同じ導電タイプのトランジス
タＴ、のコレクタ・エミッタ通路はトランジスタＴ、の
コレクタ・エミッタ通路に並列に配設されている。トラ
ンジスタＴ、のベースは入力１に接続されている。この
スターティング回路はトランジスタＴ、のベース・エミ
ッタしきい値電圧よりも高い入力電圧Ｕ、で動作してい
る。明らかに、スターティング回路は第２図と第３図に
示された電圧対電流変換器にも使用できる。
トランジスタＴ、とＴ、のコレクタの間に抵抗器Ｒを具
えている。このスターティング回路は非常に小さい入力
電圧で既に動作となっている。第４ｂ図に示された回路
では、トランジスタＴ、と同じ導電タイプのトランジス
タＴ、のコレクタ・エミッタ通路はトランジスタＴ、の
コレクタ・エミッタ通路に並列に配設されている。トラ
ンジスタＴ、のベースは入力１に接続されている。この
スターティング回路はトランジスタＴ、のベース・エミ
ッタしきい値電圧よりも高い入力電圧Ｕ、で動作してい
る。明らかに、スターティング回路は第２図と第３図に
示された電圧対電流変換器にも使用できる。
本発明は示された回路配列に限定されない。バイポーラ
−トランジスタがユニポーラ−トランジスタにより置換
でき、そして反対の導電タイプのトランジスタも使用で
きよう。直流電流の通過を許容するインピーダンスはト
ランジスタＴ、とＴ、のコレクタと直列に配設でき、そ
れによりこの配列の基本動作は影響される。
−トランジスタがユニポーラ−トランジスタにより置換
でき、そして反対の導電タイプのトランジスタも使用で
きよう。直流電流の通過を許容するインピーダンスはト
ランジスタＴ、とＴ、のコレクタと直列に配設でき、そ
れによりこの配列の基本動作は影響される。
第１図は本発明による電圧対電流変換器の基本回路の２
つの実施例を示し、 第２図は本発明による電圧対電流変換器の第１の実施例
を示し、 第３図は本発明による電圧対電流変換器の第２の実施例
を示し、 第４図は本発明によるスターティング回路を具える電圧
対電流変換器の実施例を示している。 １．１′・・・入力 ２′、２・・・出力３・
・・基準電圧点 特許出願人 エヌ・ベー・フィリップス・フルーイ
ランベンファブリケン 代理人弁理士 杉 村 暁 査問
弁理士 杉 村 興 作Ｎ 一
つの実施例を示し、 第２図は本発明による電圧対電流変換器の第１の実施例
を示し、 第３図は本発明による電圧対電流変換器の第２の実施例
を示し、 第４図は本発明によるスターティング回路を具える電圧
対電流変換器の実施例を示している。 １．１′・・・入力 ２′、２・・・出力３・
・・基準電圧点 特許出願人 エヌ・ベー・フィリップス・フルーイ
ランベンファブリケン 代理人弁理士 杉 村 暁 査問
弁理士 杉 村 興 作Ｎ 一
Claims (1)
- 【特許請求の範囲】 １、電圧対電流変換器であって、入力信号を受信する入
力と、出力信号を供給する出力と、インピーダンスを介
して基準電圧点に結合されたエミッタを有し、かつダイ
オード接続された第２トランジスタのベース・エミッタ
接合を介して出力に結合されたそのコレクタを有する第
１導電タイプの第１トランジスタを具え、第２導電タイ
プの第３トランジスタのベース・エミッ接合は第２トラ
ンジスタのベース・エミッタ接合に並列に配設され、上
記の第３トランジスタのコレクタは第１トランジスタの
ベースに結合され、かつ第１トランジスタのエミッタに
結合されたそのコレクタを有する第２導電タイプの第４
トランジスタのエミッタ・ベース接合を介して入力に結
合されているものにおいて、第１導電タイプの第２トラ
ンジスタを特徴とする電圧対電流変換器。 ２、第１トランジスタのコレクタが抵抗器を介して第３
トランジスタのコレクタに結合されていることを特徴と
する請求項１に記載の電圧対電流変換器。 ３、第１導電タイプの第５トランジスタが第１トランジ
スタのコレクタ・エミッタ通路に並列に配設されたコレ
クタ・エミッタ通路と入力に結合されたそのベースとを
有することを特徴とする請求項１に記載の電圧対電流変
換器。 ４、電圧対電流変換器が一対の同一の電圧対電流変換器
の一部分を形成し、その対の各変換器の第１トランジス
タのエミッタがその対の別の変換器のインピーダンスの
基準電圧点を構成することを特徴とする請求項１あるい
は２に記載の電圧対電流変換器。 ５、電圧対電流変換器が一対の相補電圧対電流変換器の
一部分を形成し、その対の各変換器の第１トランジスタ
のエミッタがその対の別の変換器の基準電圧点を構成す
ることを特徴とする請求項１あるいは２に記載の電圧対
電流変換器。 ６、バイポーラトランジスタがユニポーラートランジス
タによって置き換えられている請求項１から３のいずれ
か１つあるいは請求項５に記載の電圧対電流変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8802058 | 1988-08-19 | ||
| NL8802058 | 1988-08-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02104113A true JPH02104113A (ja) | 1990-04-17 |
| JP2730767B2 JP2730767B2 (ja) | 1998-03-25 |
Family
ID=19852781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1210209A Expired - Lifetime JP2730767B2 (ja) | 1988-08-19 | 1989-08-16 | 電圧対電流変換器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4961046A (ja) |
| EP (1) | EP0355918B1 (ja) |
| JP (1) | JP2730767B2 (ja) |
| KR (1) | KR0136875B1 (ja) |
| DE (1) | DE68915894T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6572089B2 (en) * | 2000-10-19 | 2003-06-03 | Mannesmann Sachs Ag | Mount for a shock absorber |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4893091A (en) * | 1988-10-11 | 1990-01-09 | Burr-Brown Corporation | Complementary current mirror for correcting input offset voltage of diamond follower, especially as input stage for wide-band amplifier |
| JPH02285999A (ja) * | 1989-04-26 | 1990-11-26 | Citizen Watch Co Ltd | ステッピングモータの駆動回路 |
| US5130567A (en) * | 1989-05-12 | 1992-07-14 | U.S. Philips Corporation | Bipolar transistor arrangement with distortion compensation |
| US5043652A (en) * | 1990-10-01 | 1991-08-27 | Motorola, Inc. | Differential voltage to differential current conversion circuit having linear output |
| US5245222A (en) * | 1992-02-28 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for buffering electrical signals |
| JP3411988B2 (ja) * | 1992-09-21 | 2003-06-03 | 株式会社東芝 | 可変電圧電流変換回路 |
| JP2560542B2 (ja) * | 1993-03-30 | 1996-12-04 | 日本電気株式会社 | 電圧電流変換回路 |
| JP2944398B2 (ja) * | 1993-07-05 | 1999-09-06 | 日本電気株式会社 | Ｍｏｓ差動電圧電流変換回路 |
| US5489872A (en) * | 1994-01-25 | 1996-02-06 | Texas Instruments Incorporated | Transconductance-capacitor filter circuit with current sensor circuit |
| GB2302626B (en) * | 1995-06-24 | 2000-05-03 | Motorola Inc | A high voltage operational amplifier output stage |
| US5619125A (en) * | 1995-07-31 | 1997-04-08 | Lucent Technologies Inc. | Voltage-to-current converter |
| DE19529059A1 (de) * | 1995-08-08 | 1997-02-13 | Philips Patentverwaltung | Stromspiegelanordnung |
| US5841316A (en) * | 1996-05-24 | 1998-11-24 | Shau; Jeng-Jye | Analog signal processing circuit for generating automatic-gain controlled reference-signal-biased output signals |
| GB9617323D0 (en) * | 1996-08-17 | 1996-09-25 | Belyi Valerie | High gain, wide band amplifier |
| KR100386329B1 (ko) * | 2000-05-02 | 2003-06-02 | 씨제이 주식회사 | 폴리갈락튜로네이즈 및 구아검 처리에 의한 식물체단세포화 반응의 수율 증진 방법 |
| TWI260857B (en) * | 2002-05-15 | 2006-08-21 | Ind Tech Res Inst | High linearily CMOS transconductor circuit |
| KR100445337B1 (ko) * | 2002-07-03 | 2004-08-21 | 학교법인 동아대학교 | 식품가공 부산물인 간장박을 사용한 기능성 고분자 중합체헤테로폴리사카라이드-7 (ｐｓ-7)의 제조방법 |
| US7239184B2 (en) * | 2005-04-27 | 2007-07-03 | National Instruments Corporation | Low power and high efficiency voltage-to-current converter with improved power supply rejection |
| US7480126B2 (en) * | 2005-04-27 | 2009-01-20 | National Instruments Corporation | Protection and voltage monitoring circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3611172A (en) * | 1969-11-24 | 1971-10-05 | Avco Corp | Temperature-compensating shunt for solid-state devices |
| NL7102199A (ja) * | 1971-02-19 | 1972-08-22 | ||
| NL7409191A (nl) * | 1974-07-08 | 1976-01-12 | Philips Nv | Verschilversterker. |
| JPS605085B2 (ja) * | 1980-04-14 | 1985-02-08 | 株式会社東芝 | カレントミラ−回路 |
| IT1210940B (it) * | 1982-09-30 | 1989-09-29 | Ates Componenti Elettron | Circuito generatore di corrente costante, a bassa tensione di alimentazione, integrabile monoliticamente. |
| US4528496A (en) * | 1983-06-23 | 1985-07-09 | National Semiconductor Corporation | Current supply for use in low voltage IC devices |
| NL8400637A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Kaskode-stroombronschakeling. |
| WO1986004196A1 (en) * | 1984-12-29 | 1986-07-17 | Licencia Találmányokat Értékesito^" És Innovációs | Active circuit element |
| US4771227A (en) * | 1986-11-19 | 1988-09-13 | Linear Technology Corporation | Output impedance compensation circuit |
| US4857864A (en) * | 1987-06-05 | 1989-08-15 | Kabushiki Kaisha Toshiba | Current mirror circuit |
| DE3800803A1 (de) * | 1988-01-14 | 1989-07-27 | Philips Patentverwaltung | Verstaerkerschaltung |
-
1989
- 1989-08-11 US US07/392,633 patent/US4961046A/en not_active Expired - Fee Related
- 1989-08-16 JP JP1210209A patent/JP2730767B2/ja not_active Expired - Lifetime
- 1989-08-17 EP EP89202099A patent/EP0355918B1/en not_active Expired - Lifetime
- 1989-08-17 DE DE68915894T patent/DE68915894T2/de not_active Expired - Fee Related
- 1989-08-18 KR KR1019890011745A patent/KR0136875B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6572089B2 (en) * | 2000-10-19 | 2003-06-03 | Mannesmann Sachs Ag | Mount for a shock absorber |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2730767B2 (ja) | 1998-03-25 |
| EP0355918A1 (en) | 1990-02-28 |
| US4961046A (en) | 1990-10-02 |
| KR900003711A (ko) | 1990-03-26 |
| DE68915894T2 (de) | 1994-12-22 |
| KR0136875B1 (ko) | 1998-05-15 |
| DE68915894D1 (de) | 1994-07-14 |
| EP0355918B1 (en) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02104113A (ja) | 電圧対電流変換器 | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| US5162751A (en) | Amplifier arrangement | |
| KR970005292B1 (ko) | 차동증폭회로 | |
| JPH0621969B2 (ja) | 電流発生器 | |
| JP3162732B2 (ja) | 増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| EP0456127B1 (en) | Amplifier | |
| JPS63214009A (ja) | 複合トランジスタ | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US5621356A (en) | Amplifier having a reduced distortion rate | |
| JPH0794971A (ja) | 差動増幅器 | |
| JP2779388B2 (ja) | 定電圧発生回路 | |
| JPH0636484B2 (ja) | 電流電圧変換回路 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPS6333726B2 (ja) | ||
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| EP0087602B1 (en) | Variable gain control circuit | |
| JPH0332096Y2 (ja) | ||
| KR830001932B1 (ko) | 증폭회로 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPS60187110A (ja) | プツシユプル出力回路 | |
| JPS603244B2 (ja) | 増幅器 | |
| JPH06303044A (ja) | 電流増幅回路 | |
| JPH06152273A (ja) | 差動増幅器 |