JPH0621969B2 - 電流発生器 - Google Patents
電流発生器Info
- Publication number
- JPH0621969B2 JPH0621969B2 JP63203673A JP20367388A JPH0621969B2 JP H0621969 B2 JPH0621969 B2 JP H0621969B2 JP 63203673 A JP63203673 A JP 63203673A JP 20367388 A JP20367388 A JP 20367388A JP H0621969 B2 JPH0621969 B2 JP H0621969B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- current
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電流発生器、特に集積回路に好適な高精度追
従型電流発生器に関する。
従型電流発生器に関する。
［従来技術及び発明が解決しようとする課題］ 電流源及び電流シンク（吸い込み源）のような電流発生
器は、ＩＣ（集積回路）を適正に動作させるた為の動作
電流が基準電流を発生するのに広く用いられちる。ＩＣ
に正及び負の供給電圧を印加し、負の供給電圧に対しこ
のＩＣの基板を基準電位にするのが一般的である。この
ようなＩＣでは、電流源及び電流シンクは基準電位に対
し十分な精度の安定性を有することが望ましい。
器は、ＩＣ（集積回路）を適正に動作させるた為の動作
電流が基準電流を発生するのに広く用いられちる。ＩＣ
に正及び負の供給電圧を印加し、負の供給電圧に対しこ
のＩＣの基板を基準電位にするのが一般的である。この
ようなＩＣでは、電流源及び電流シンクは基準電位に対
し十分な精度の安定性を有することが望ましい。
従来、多くの電流発生器が設計されており、単純な２、
３のトランジスタ回路を含むものもある。このような回
路は用意に実現出来るが、精度は低い。トランジスタと
電流利得β、トランジスタのＰＮ接合電圧、温度及び電
源電圧等の変動に影響を受けるからである。より複雑な
電流発生器として、帰還ループにＰＮＰトランジスタを
含むものも用いられるが、性能改善は低周波数動作に限
られる。
３のトランジスタ回路を含むものもある。このような回
路は用意に実現出来るが、精度は低い。トランジスタと
電流利得β、トランジスタのＰＮ接合電圧、温度及び電
源電圧等の変動に影響を受けるからである。より複雑な
電流発生器として、帰還ループにＰＮＰトランジスタを
含むものも用いられるが、性能改善は低周波数動作に限
られる。
更に、ラテラル型（横型）ＰＮＰトランジスタを使用し
た場合には、これら従来の回路は構造上の不安定性を避
けられない。即ち、基準電圧の突発的な変化に起因する
出力電流のピークングやリンギングが生じ、望ましくな
い。複数の電流出力を発生する電流発生器には、出力回
路間の結合の問題が更に生じる。即ち、１つの出力回路
の負荷変動が、他の出力回路の電流出力の変動の原因に
なり得るのである。
た場合には、これら従来の回路は構造上の不安定性を避
けられない。即ち、基準電圧の突発的な変化に起因する
出力電流のピークングやリンギングが生じ、望ましくな
い。複数の電流出力を発生する電流発生器には、出力回
路間の結合の問題が更に生じる。即ち、１つの出力回路
の負荷変動が、他の出力回路の電流出力の変動の原因に
なり得るのである。
従って、本発明の目的は、簡単な構成で、トランジスタ
のβ、トランジスタのＰＮ接合電圧、温度、及び電源電
圧等の変動に影響されず、出力電流にピーキング及びリ
ンギングを生じることなく基準電圧の変化に高速に追従
可能で、且つ多出力構成の場合には出力回路間の結合関
係の影響を最少にし得る高精度な電流発生器を提供する
ことである。
のβ、トランジスタのＰＮ接合電圧、温度、及び電源電
圧等の変動に影響されず、出力電流にピーキング及びリ
ンギングを生じることなく基準電圧の変化に高速に追従
可能で、且つ多出力構成の場合には出力回路間の結合関
係の影響を最少にし得る高精度な電流発生器を提供する
ことである。
［課題を解決する為の手段及び作用］ 本発明の電流発生器は、基準電圧に応じて出力電流を発
生する。この電流発生器は制御電圧を出力する制御電圧
発生手段を有し、この制御電圧は、負の供給電圧、基準
電圧に比例した電圧、及びオフセット補償電圧の合計電
圧である。好適な実施例では、この制御電圧は、単純な
エミツタフォロア型ＮＰＮトランジスタのバッファ増幅
手段（緩衝増幅器）の入力に印加される。このバツファ
・トランジスタの出力電圧は並列の電流出力トランジス
タのベースに供給される。各出力トランジスタは、底角
に利得調整されており、負の供給電圧に接続された電流
設定抵抗器を含んでいる。各出力トランジスタのコエク
タ電流が出力電流となる。
生する。この電流発生器は制御電圧を出力する制御電圧
発生手段を有し、この制御電圧は、負の供給電圧、基準
電圧に比例した電圧、及びオフセット補償電圧の合計電
圧である。好適な実施例では、この制御電圧は、単純な
エミツタフォロア型ＮＰＮトランジスタのバッファ増幅
手段（緩衝増幅器）の入力に印加される。このバツファ
・トランジスタの出力電圧は並列の電流出力トランジス
タのベースに供給される。各出力トランジスタは、底角
に利得調整されており、負の供給電圧に接続された電流
設定抵抗器を含んでいる。各出力トランジスタのコエク
タ電流が出力電流となる。
バッファ・トランジスタのＰＮ接合電圧、及び出力トラ
ンジスタのＰＮ接合電圧に起因するオフセット電圧は、
制御電圧発生手段が発生するオフセット補償電圧で正確
に補償される。この結果、基準電圧に比例したリニアな
電圧が電流設定抵抗器の両端に直接印加される。
ンジスタのＰＮ接合電圧に起因するオフセット電圧は、
制御電圧発生手段が発生するオフセット補償電圧で正確
に補償される。この結果、基準電圧に比例したリニアな
電圧が電流設定抵抗器の両端に直接印加される。
従って、出力電流は基準電圧に比例している。これらの
出力電流はトランジスタのβ、トランジスタの接合電
圧、温度、或いは供給電圧等の変動に影響されない。更
に、出力電流は基準電圧に高速に追従し、不要なピーキ
ング及びリンギング等を生じることもない。バッファ・
トランジスタの出力インピーダンスは低いので、出力回
路間の結合による出力電流への影響は最少になる。
出力電流はトランジスタのβ、トランジスタの接合電
圧、温度、或いは供給電圧等の変動に影響されない。更
に、出力電流は基準電圧に高速に追従し、不要なピーキ
ング及びリンギング等を生じることもない。バッファ・
トランジスタの出力インピーダンスは低いので、出力回
路間の結合による出力電流への影響は最少になる。
［実施例］ 本発明の電流発生器の動作は第１図の回路の解析により
明らかとなる。この回路は、制御電圧発生器（１）と、
バッファ増幅器（２）と、１つ以上の出力回路（３）の
３つの基本区分に分解し得る。
明らかとなる。この回路は、制御電圧発生器（１）と、
バッファ増幅器（２）と、１つ以上の出力回路（３）の
３つの基本区分に分解し得る。
電圧発生器（１）は、入力電圧分圧回路を構成する抵抗
器（１０）及び（１２）と、オペアンプ（演算増幅器）
（１４）と、利得設定抵抗器（１６）及び（１８）と、
出力電圧分圧回路を構成する抵抗器（２０）及び（２
２）と、オフセット補償電圧を発生するダイオード接続
のトランジスタ（２６）及び（２８）を含んでいる。ま
た、第１図の電流発生器（１）は、電圧ＶREF 及びＶB
を含んでいる。基準電圧ＶREF は、入力電圧分圧回路に
接続された入力電圧源の電圧である。電圧ＶＢは、抵抗
器（１２）及び（２２）とトランジスタ（２６）との間
の接続点の電圧であり、この電圧ＶＢは、供給電圧ＶEE
に２つのダイオード接続トランジスタの電圧降下分を加
えた電圧に等しい。この電圧は電圧源ではないが、便宜
上ＶＢと参照符号を付けている。抵抗器（１２）及び
（１８）の抵抗値を夫々Ｒ１、抵抗器（１０）及び（１
６）の抵抗値を夫々Ｒ２とすると、オペアンプ（１４）
の出力端子電圧ＶOUT は、次式で表される。
器（１０）及び（１２）と、オペアンプ（演算増幅器）
（１４）と、利得設定抵抗器（１６）及び（１８）と、
出力電圧分圧回路を構成する抵抗器（２０）及び（２
２）と、オフセット補償電圧を発生するダイオード接続
のトランジスタ（２６）及び（２８）を含んでいる。ま
た、第１図の電流発生器（１）は、電圧ＶREF 及びＶB
を含んでいる。基準電圧ＶREF は、入力電圧分圧回路に
接続された入力電圧源の電圧である。電圧ＶＢは、抵抗
器（１２）及び（２２）とトランジスタ（２６）との間
の接続点の電圧であり、この電圧ＶＢは、供給電圧ＶEE
に２つのダイオード接続トランジスタの電圧降下分を加
えた電圧に等しい。この電圧は電圧源ではないが、便宜
上ＶＢと参照符号を付けている。抵抗器（１２）及び
（１８）の抵抗値を夫々Ｒ１、抵抗器（１０）及び（１
６）の抵抗値を夫々Ｒ２とすると、オペアンプ（１４）
の出力端子電圧ＶOUT は、次式で表される。
ＶOUT ＝（R1／R2）×ＶREF ＋ＶＢ 従って、オペアンプ（１４）の出力端子電圧ＶOUT は、
基準電圧ＶREF に比例する電圧と電圧ＶＢとの和に等し
い。
基準電圧ＶREF に比例する電圧と電圧ＶＢとの和に等し
い。
この出力電圧ＶOUT は、出力電圧分圧回路の一端に供給
される。この出力電圧分圧回路の他端の電圧はＶＢであ
る。よって、出力電圧分圧回路の両端間の電圧は（R1／
R2）×ＶREF で与えられる。この電圧は電圧ＶEE、又は
電圧ＶＢとは無関係である。この電圧が出力電圧分圧回
路によって線形分圧され、トランジスタ（２４）のベー
スに供給される。
される。この出力電圧分圧回路の他端の電圧はＶＢであ
る。よって、出力電圧分圧回路の両端間の電圧は（R1／
R2）×ＶREF で与えられる。この電圧は電圧ＶEE、又は
電圧ＶＢとは無関係である。この電圧が出力電圧分圧回
路によって線形分圧され、トランジスタ（２４）のベー
スに供給される。
この好適実施例では、トランジスタ（２４）はバッファ
増幅器を構成している。トランジスタ（２４）はエミッ
タ・フォロア型に構成れている。トランジスタ（２４）
のベース入力端子は高インピーダンスなので、出力電圧
分圧回路の出力電圧の負荷にはならない。トランジスタ
（２４）のエミッタは、電圧発生回路（１）の出力電圧
分圧回路の電圧からベース・エミッタ間電圧を差し引い
た電圧を出力回路（３）の並列出力トランジスタ群（３
２）乃至（３４）のベースに供給する。これら出力トラ
ンジスタ群（３２）乃至（３４）のベースを以後、基準
ベース線と称する。トランジスタ（２４）のエミッタ
は、基準ベース線を低インピーダンスに維持すると共
に、複数の出力トランジスタのベース駆動するのに必要
な電流も出する。トランジスタ（２４）の電流出力性能
は複数の出力トランジスタのベース電流を供給し得るこ
とを要する。出力トランジスタ間の結合による影響を防
止する為に、基準ベース線のインピーダスンは低いこと
が望ましい。即ち、出力トランジスタ（３２）乃至（３
４）のベース・コレクタ間容量の為、出力トランジスタ
のコレクタ電圧の変化が基準ベース線の電圧変化を生じ
る原因となり得る。もし、基準ベース線のインピーダン
スが高いと、基準ベース線の電圧変化も大きくなり、総
ての出力電流に余計な変動が生じる結果となる。
増幅器を構成している。トランジスタ（２４）はエミッ
タ・フォロア型に構成れている。トランジスタ（２４）
のベース入力端子は高インピーダンスなので、出力電圧
分圧回路の出力電圧の負荷にはならない。トランジスタ
（２４）のエミッタは、電圧発生回路（１）の出力電圧
分圧回路の電圧からベース・エミッタ間電圧を差し引い
た電圧を出力回路（３）の並列出力トランジスタ群（３
２）乃至（３４）のベースに供給する。これら出力トラ
ンジスタ群（３２）乃至（３４）のベースを以後、基準
ベース線と称する。トランジスタ（２４）のエミッタ
は、基準ベース線を低インピーダンスに維持すると共
に、複数の出力トランジスタのベース駆動するのに必要
な電流も出する。トランジスタ（２４）の電流出力性能
は複数の出力トランジスタのベース電流を供給し得るこ
とを要する。出力トランジスタ間の結合による影響を防
止する為に、基準ベース線のインピーダスンは低いこと
が望ましい。即ち、出力トランジスタ（３２）乃至（３
４）のベース・コレクタ間容量の為、出力トランジスタ
のコレクタ電圧の変化が基準ベース線の電圧変化を生じ
る原因となり得る。もし、基準ベース線のインピーダン
スが高いと、基準ベース線の電圧変化も大きくなり、総
ての出力電流に余計な変動が生じる結果となる。
基準ベース線のインピーダンスが低ければ、対応する電
圧変化も小さく、総ての電流出力は略一定になる。
圧変化も小さく、総ての電流出力は略一定になる。
本発明の電流発生器の最後の部分は、トランジスタ（３
２）乃至（３４）と電流設定抵抗器（３６）乃至（３
８）とを含む電流出力回路（３）である。１つ以上の出
力トランジスタを使用しても良い。電流設定抵抗器（３
６）乃至（３８）の両端の電圧により出力電流が決ま
る。これら電流設定抵抗器の両端電圧がリニア（線形
的）ならば、出力電流もリニアになる。電流発生回路
（１）の出力電圧分圧回路の出力端子（トランジスタ
（２４）のベース）と電流設定抵抗器（３６）乃至（３
８）の上端間の電位差は２つのトランジスタのＰＮ接合
電圧降下分に相当する。１つ分の電圧降下はトランジス
タ（２４）のエミッタ・ベース間電圧によるもので、も
う１つ分は出力トランジスタ（３２）乃至（３４）の何
れか１つのエミッタ・ベース間電圧によるものである。
本発明の回路では、オフセット補償回路を有している。
このオフセット補償回路は、ダイオード接続トランジス
タ（２６）及び（２８）と、トランジスタ（３０）を含
んでいる。この補償回路により、トランジスタ（２４）
と、トランジスタ（３２）又は（３４）によって生じる
オフセット電圧に等しい正確なオフセット補償電圧が供
給される。この補償電圧は、トランジスタ（２４）のベ
ースに生じるリニアな電圧（即ち、基準電圧ＶREF に比
例する電圧）に加算される。従って、ＰＮ接合２つ分の
電圧降下があった後に電流設定抵抗器（３６）乃至（３
８）の両端に生じる電圧は、基準電圧に比例するリニア
な電圧になる。このオフセット補償回路が最大精度を発
揮する為には、２つの設計上の制限がある。先ず第１
に、トランジスタ（２６）を流れる電流の密度は、出力
トランジスタを流れる電流の密度と整合しなければなら
ない。これは、出力電圧分圧回路の抵抗器（２０）及び
（２２）の値と部品寸法を注意して選択することで達成
し得る。第２に、トランジスタ（２８）を流れる電流の
密度は、トランジスタ（２４）を流れる電流の密度に整
合しなければならない。これは、単純な電流ミラーであ
るトランジスタ（２８）及び（３０）とトランジスタ
（２４）の寸法を注意して選択することにより達成し得
る。
２）乃至（３４）と電流設定抵抗器（３６）乃至（３
８）とを含む電流出力回路（３）である。１つ以上の出
力トランジスタを使用しても良い。電流設定抵抗器（３
６）乃至（３８）の両端の電圧により出力電流が決ま
る。これら電流設定抵抗器の両端電圧がリニア（線形
的）ならば、出力電流もリニアになる。電流発生回路
（１）の出力電圧分圧回路の出力端子（トランジスタ
（２４）のベース）と電流設定抵抗器（３６）乃至（３
８）の上端間の電位差は２つのトランジスタのＰＮ接合
電圧降下分に相当する。１つ分の電圧降下はトランジス
タ（２４）のエミッタ・ベース間電圧によるもので、も
う１つ分は出力トランジスタ（３２）乃至（３４）の何
れか１つのエミッタ・ベース間電圧によるものである。
本発明の回路では、オフセット補償回路を有している。
このオフセット補償回路は、ダイオード接続トランジス
タ（２６）及び（２８）と、トランジスタ（３０）を含
んでいる。この補償回路により、トランジスタ（２４）
と、トランジスタ（３２）又は（３４）によって生じる
オフセット電圧に等しい正確なオフセット補償電圧が供
給される。この補償電圧は、トランジスタ（２４）のベ
ースに生じるリニアな電圧（即ち、基準電圧ＶREF に比
例する電圧）に加算される。従って、ＰＮ接合２つ分の
電圧降下があった後に電流設定抵抗器（３６）乃至（３
８）の両端に生じる電圧は、基準電圧に比例するリニア
な電圧になる。このオフセット補償回路が最大精度を発
揮する為には、２つの設計上の制限がある。先ず第１
に、トランジスタ（２６）を流れる電流の密度は、出力
トランジスタを流れる電流の密度と整合しなければなら
ない。これは、出力電圧分圧回路の抵抗器（２０）及び
（２２）の値と部品寸法を注意して選択することで達成
し得る。第２に、トランジスタ（２８）を流れる電流の
密度は、トランジスタ（２４）を流れる電流の密度に整
合しなければならない。これは、単純な電流ミラーであ
るトランジスタ（２８）及び（３０）とトランジスタ
（２４）の寸法を注意して選択することにより達成し得
る。
上述のように、基準電圧に比例した高精度のリニアな電
圧が電流設定抵抗器の両端に印加され、リニアな出力電
流を発生させることが出来る。従って、この出力電流は
トランジスタのＰＮ接合電圧及び供給電圧源とは無関係
である。本発明に於いて、出力電流が如何にして高速に
基準電圧に追従するかについては、更に詳細に後述す
る。
圧が電流設定抵抗器の両端に印加され、リニアな出力電
流を発生させることが出来る。従って、この出力電流は
トランジスタのＰＮ接合電圧及び供給電圧源とは無関係
である。本発明に於いて、出力電流が如何にして高速に
基準電圧に追従するかについては、更に詳細に後述す
る。
オペアンプ（１４）の実施例を第２図に示している。こ
のオペアンプ（１４）は３個のＮＰＮトランジスタを使
用するように設計されている。トランジスタ（４０）及
び（４２）は入力トランジスタ対を形成する。出力電圧
は、負荷抵抗器（４４）の両端の電圧がバッファ・トラ
ンジスタ（４８）を介して出力される。この回路は、Ｎ
ＰＮトランジスタの縦型ＩＣで構成されている場合に
は、特に高速に動作可能である。トランジスタの数が少
数なので、寄生容量は小さく、回路の組立は容易であ
る。総てＮＰＮトランジスタによる構成の為、この回路
は必然的に安定性も優れている。
のオペアンプ（１４）は３個のＮＰＮトランジスタを使
用するように設計されている。トランジスタ（４０）及
び（４２）は入力トランジスタ対を形成する。出力電圧
は、負荷抵抗器（４４）の両端の電圧がバッファ・トラ
ンジスタ（４８）を介して出力される。この回路は、Ｎ
ＰＮトランジスタの縦型ＩＣで構成されている場合に
は、特に高速に動作可能である。トランジスタの数が少
数なので、寄生容量は小さく、回路の組立は容易であ
る。総てＮＰＮトランジスタによる構成の為、この回路
は必然的に安定性も優れている。
第３図は、本発明による他の好適実施例の回路図であ
る。この第３図は、オペアンプ及び他の改良点の回路図
を含んでいる。ダイオード（５０）及び（５２）は、ト
ランジスタ（４０）及び（４２）に相対的に一定のバイ
アス電流を流す為にオペアンプの最終設計段階で追加さ
れた。具体的に言えば、これらのダイオードはトランジ
スタ（４０）、（４２）及び（４８）のベース・エミッ
ナ間電圧と、電圧ＶＢの変化を補償する為に追加された
ものである。必要なダイオードの正確な数は、抵抗値の
比率及び供給電圧の最終的な選択に応じて決まり、２個
とは限らない。コンデンサ（５４）は、トランジスタ
（２４）に高周波動作時の出力インピーダスを低減する
為に設けられている。トランジスタ（３０）のベースの
抵抗器（６０）は、トランジスタ（３０）のベース電流
を低減し、出力トランジスタのベース電流によって生じ
る余計な電流を補償している。この電流補償は、トラン
ジスタ（２４）の電流密度を適正に維持するに必要であ
る。トランジスタ（２８）のベースの抵抗器（５８）
は、トランジスタ（２８）が発生するオフセット補償電
圧を僅かに増加するのに必要である。これにより、トラ
ンジスタ（２４）のベース電圧が僅かに上昇するので、
電流設定抵抗器（３６）及び（３８）の両端の電圧も僅
かに増加する。この増加電圧分は出力電流トランジスタ
のアルファ電流損失を補償する為に必要である。即ち、
出力トランジスタ（３２）乃至（３４）のエミッタで設
定された電流の一部は、ベース電流の為に損失となるの
である。この電流発生器の高い電圧の動作性能を改善す
る為に、現在の電流出力にベース接地型の追加回路段を
加えても良いが、その場合、追加トランジスタの分だけ
ベース電流損失は増加する。このようなカスコード接続
構成を用いた場合には、電流を更に僅かに増加させる為
に、トランジスタ（２６）のベースに追加抵抗器（５
６）を加えても良い。
る。この第３図は、オペアンプ及び他の改良点の回路図
を含んでいる。ダイオード（５０）及び（５２）は、ト
ランジスタ（４０）及び（４２）に相対的に一定のバイ
アス電流を流す為にオペアンプの最終設計段階で追加さ
れた。具体的に言えば、これらのダイオードはトランジ
スタ（４０）、（４２）及び（４８）のベース・エミッ
ナ間電圧と、電圧ＶＢの変化を補償する為に追加された
ものである。必要なダイオードの正確な数は、抵抗値の
比率及び供給電圧の最終的な選択に応じて決まり、２個
とは限らない。コンデンサ（５４）は、トランジスタ
（２４）に高周波動作時の出力インピーダスを低減する
為に設けられている。トランジスタ（３０）のベースの
抵抗器（６０）は、トランジスタ（３０）のベース電流
を低減し、出力トランジスタのベース電流によって生じ
る余計な電流を補償している。この電流補償は、トラン
ジスタ（２４）の電流密度を適正に維持するに必要であ
る。トランジスタ（２８）のベースの抵抗器（５８）
は、トランジスタ（２８）が発生するオフセット補償電
圧を僅かに増加するのに必要である。これにより、トラ
ンジスタ（２４）のベース電圧が僅かに上昇するので、
電流設定抵抗器（３６）及び（３８）の両端の電圧も僅
かに増加する。この増加電圧分は出力電流トランジスタ
のアルファ電流損失を補償する為に必要である。即ち、
出力トランジスタ（３２）乃至（３４）のエミッタで設
定された電流の一部は、ベース電流の為に損失となるの
である。この電流発生器の高い電圧の動作性能を改善す
る為に、現在の電流出力にベース接地型の追加回路段を
加えても良いが、その場合、追加トランジスタの分だけ
ベース電流損失は増加する。このようなカスコード接続
構成を用いた場合には、電流を更に僅かに増加させる為
に、トランジスタ（２６）のベースに追加抵抗器（５
６）を加えても良い。
抵抗器（５６）、（５８）及び（６０）の値は容易に計
算し得る。抵抗器（５６）及び（５８）の値は抵抗器
（２２）の値に略等しくすべきであることが判ってい
る。抵抗器（６０）の場合、その抵抗値は、トランジス
タ（３０）のトランスコンダクタンスで割ったトランジ
スタ（３０）のコレクタ電流と全出力電流との比に略等
しい。
算し得る。抵抗器（５６）及び（５８）の値は抵抗器
（２２）の値に略等しくすべきであることが判ってい
る。抵抗器（６０）の場合、その抵抗値は、トランジス
タ（３０）のトランスコンダクタンスで割ったトランジ
スタ（３０）のコレクタ電流と全出力電流との比に略等
しい。
本発明の電流発生器を最終的に実施する際に、消費電力
を低減することが出来る。即ち、トランジスタのコレク
タを可能な限り正電源ＶCCではなく接地電位に接続す
る。これは、トランジスタ（４０）、（４８）及び（２
４）のコレクタを接地することによって実現し得る。
を低減することが出来る。即ち、トランジスタのコレク
タを可能な限り正電源ＶCCではなく接地電位に接続す
る。これは、トランジスタ（４０）、（４８）及び（２
４）のコレクタを接地することによって実現し得る。
従って、本発明の好適実施例では基準電圧に追従する出
力電流を発生することが示された。この基準電圧はトラ
ンジスタのβ、ＰＮ接合電圧、温度及び供給電圧源とは
無関係である。この追従は高速動作が可能であって、出
力電流にピーキングやリンギングを生じない。出力トラ
ンジスタは互いに分離しているので、出力トランジスタ
のコレタ電圧の１つに変化があってもそれに対応してそ
の他の出力電流に変化を及ぼすことがない。
力電流を発生することが示された。この基準電圧はトラ
ンジスタのβ、ＰＮ接合電圧、温度及び供給電圧源とは
無関係である。この追従は高速動作が可能であって、出
力電流にピーキングやリンギングを生じない。出力トラ
ンジスタは互いに分離しているので、出力トランジスタ
のコレタ電圧の１つに変化があってもそれに対応してそ
の他の出力電流に変化を及ぼすことがない。
以上本発明の好適実施例について説明したが、本発明は
こに説明した実施例のみに限定されるものではなく、本
発明の要旨を逸脱する事なく必要に応じて種々の変形及
び変更を実施し得る異は当業者には明らかである。
こに説明した実施例のみに限定されるものではなく、本
発明の要旨を逸脱する事なく必要に応じて種々の変形及
び変更を実施し得る異は当業者には明らかである。
［発明の効果］ 本発明の電流発生器によれば、制御電圧発生手段の出力
する制御電圧が基準電圧に比例する電圧と、オフセット
補償電圧と、供給電圧源の電圧との和であり、オフセッ
ト補償電圧によりバッファ増幅手段及び電流出力回路手
段のトランジスタのＰＮ整合電圧を補償し、基準電圧に
比例する電圧のみによって出力電流が決まる。従って、
出力電流は、トランジスタのβ、トランジスタのＰＮ接
合電圧、温度、及び電圧分圧等の変動に影響されず、且
つ出力電流にピーキング及びリンギングを生じることも
ない。更に、回路構成も簡単で、容易にＩＣ化出来るの
で、基準電圧の変化に高速に追従可能であり、その上、
バッファ増幅手段の出力インピーダンスが低いので、多
出力構成の場合には出力回路間の結合関係の影響を最少
にし得る。
する制御電圧が基準電圧に比例する電圧と、オフセット
補償電圧と、供給電圧源の電圧との和であり、オフセッ
ト補償電圧によりバッファ増幅手段及び電流出力回路手
段のトランジスタのＰＮ整合電圧を補償し、基準電圧に
比例する電圧のみによって出力電流が決まる。従って、
出力電流は、トランジスタのβ、トランジスタのＰＮ接
合電圧、温度、及び電圧分圧等の変動に影響されず、且
つ出力電流にピーキング及びリンギングを生じることも
ない。更に、回路構成も簡単で、容易にＩＣ化出来るの
で、基準電圧の変化に高速に追従可能であり、その上、
バッファ増幅手段の出力インピーダンスが低いので、多
出力構成の場合には出力回路間の結合関係の影響を最少
にし得る。
第１図は本発明による電流発生器の１実施例の回路図、
第２図は第１図のオペアンプ（演算増幅器）の具体例を
示す回路図、第３図は本発明による電流発生器の他の実
施例を示す回路図である。 （１）は制御電圧発生手段、（２）はバッファ増幅手
段、（３）は電流出力回路手段、(14)は増幅器、(26)及
び(28)はＰＮ接合回路、(36)及び(38)は電流設定抵抗
器、ＶREFは基準電圧、ＶEEは供給電圧、ＶＢは供給電
圧とオフセット補償電圧との和の電圧である。
第２図は第１図のオペアンプ（演算増幅器）の具体例を
示す回路図、第３図は本発明による電流発生器の他の実
施例を示す回路図である。 （１）は制御電圧発生手段、（２）はバッファ増幅手
段、（３）は電流出力回路手段、(14)は増幅器、(26)及
び(28)はＰＮ接合回路、(36)及び(38)は電流設定抵抗
器、ＶREFは基準電圧、ＶEEは供給電圧、ＶＢは供給電
圧とオフセット補償電圧との和の電圧である。
Claims (1)
- 【請求項１】供給電圧源に接続され、該供給電圧源から
の供給電圧にオフセット補償電圧を加算した電圧を発生
するＰＮ接合回路と、該ＰＮ接合回路の出力電圧と基準
電圧との間の分圧出力を受ける増幅器とを含み、該増幅
器の出力電圧と上記ＰＮ接合回路の出力電圧との間の分
圧出力を制御電圧として発生する制御電圧発生手段と、 上記制御電圧に応じた出力電圧を発生するバッファ増幅
手段と、 該バッファ増幅手段の出力端にベースが接続され、上記
供給電圧源に電流設定抵抗器を介してエミッタが接続さ
れたトランジスタを含み、上記バッファ増幅手段の出力
電圧に応じた電流を出力する電流出力回路手段とを具
え、 上記ＰＮ接合回路のオフセット補償電圧により、上記バ
ッファ増幅手段及び出力回路手段のトランジスタのＰＮ
接合電圧を補償することを特徴とする電流発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92,906 | 1987-09-04 | ||
| US07/092,906 US4740766A (en) | 1987-09-04 | 1987-09-04 | Precision tracking current generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01230110A JPH01230110A (ja) | 1989-09-13 |
| JPH0621969B2 true JPH0621969B2 (ja) | 1994-03-23 |
Family
ID=22235743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63203673A Expired - Fee Related JPH0621969B2 (ja) | 1987-09-04 | 1988-08-16 | 電流発生器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4740766A (ja) |
| EP (1) | EP0306134B1 (ja) |
| JP (1) | JPH0621969B2 (ja) |
| DE (1) | DE3877093T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770975B2 (ja) * | 1988-01-26 | 1995-07-31 | シャープ株式会社 | 波形変換回路 |
| US4808907A (en) * | 1988-05-17 | 1989-02-28 | Motorola, Inc. | Current regulator and method |
| US4990797A (en) * | 1989-09-26 | 1991-02-05 | Analog Devices, Inc. | Reference voltage distribution system |
| JP2624864B2 (ja) * | 1990-02-28 | 1997-06-25 | 株式会社東芝 | 不揮発性半導体メモリ |
| US5498952A (en) * | 1991-09-30 | 1996-03-12 | Sgs-Thomson Microelectronics, S.A. | Precise current generator |
| US5471132A (en) * | 1991-09-30 | 1995-11-28 | Sgs-Thomson Microelectronics, Inc. | Logarithmic and exponential converter circuits |
| US5451859A (en) * | 1991-09-30 | 1995-09-19 | Sgs-Thomson Microelectronics, Inc. | Linear transconductors |
| US5444361A (en) * | 1992-09-23 | 1995-08-22 | Sgs-Thomson Microelectronics, Inc. | Wideband linear and logarithmic signal conversion circuits |
| US5825167A (en) * | 1992-09-23 | 1998-10-20 | Sgs-Thomson Microelectronics, Inc. | Linear transconductors |
| DE59309986D1 (de) * | 1993-09-21 | 2000-04-27 | Siemens Ag | Schaltungsanordnung zum Versorgen von elektrischen Verbrauchern mit einer konstanten Spannung |
| DE69914266T2 (de) * | 1998-08-18 | 2004-11-18 | Koninklijke Philips Electronics N.V. | Gesteuert Stromquelle mit beschleunigtem Umschalten |
| JP5176971B2 (ja) * | 2009-01-15 | 2013-04-03 | 富士通株式会社 | 直流電位生成回路、多段回路、及び通信装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5463662A (en) * | 1977-10-28 | 1979-05-22 | Nec Corp | Current supply circuit |
| US4283673A (en) * | 1979-12-19 | 1981-08-11 | Signetics Corporation | Means for reducing current-gain modulation due to differences in collector-base voltages on a transistor pair |
| US4399399A (en) * | 1981-12-21 | 1983-08-16 | Motorola, Inc. | Precision current source |
| JPS603098A (ja) * | 1983-06-20 | 1985-01-09 | 株式会社日立製作所 | 電圧電流変換回路 |
| JPS6022862A (ja) * | 1983-07-18 | 1985-02-05 | Rohm Co Ltd | 電源回路 |
-
1987
- 1987-09-04 US US07/092,906 patent/US4740766A/en not_active Expired - Lifetime
-
1988
- 1988-07-13 DE DE8888306375T patent/DE3877093T2/de not_active Expired - Fee Related
- 1988-07-13 EP EP88306375A patent/EP0306134B1/en not_active Expired - Lifetime
- 1988-08-16 JP JP63203673A patent/JPH0621969B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0306134A1 (en) | 1989-03-08 |
| DE3877093T2 (de) | 1993-07-08 |
| EP0306134B1 (en) | 1992-12-30 |
| DE3877093D1 (de) | 1993-02-11 |
| US4740766A (en) | 1988-04-26 |
| JPH01230110A (ja) | 1989-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| US4059808A (en) | Differential amplifier | |
| EP0072589A2 (en) | Current stabilizing arrangement | |
| JPH0621969B2 (ja) | 電流発生器 | |
| US4313082A (en) | Positive temperature coefficient current source and applications | |
| JPH02104113A (ja) | 電圧対電流変換器 | |
| US3828241A (en) | Regulated voltage supply circuit which compensates for temperature and input voltage variations | |
| US5089769A (en) | Precision current mirror | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JP2522587B2 (ja) | 基準電圧源回路 | |
| US5867056A (en) | Voltage reference support circuit | |
| US4843304A (en) | High capacity current mirror circuit | |
| JPH0760352B2 (ja) | 温度補償された電流源およびこれを用いた電圧調整器 | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US4262244A (en) | Circuit providing improved rejection to power supply variations to current sources driven therefrom | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPH0636484B2 (ja) | 電流電圧変換回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP2613944B2 (ja) | 電流ミラー回路 | |
| JP2716219B2 (ja) | 電流ミラー回路 | |
| JPS6333726B2 (ja) | ||
| JPH0332096Y2 (ja) | ||
| JP2002344257A (ja) | 差動アンプ、および、それを用いた受光アンプ回路 | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JP2568690B2 (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |