JP2542605B2 - 電流ミラ−回路配置 - Google Patents
電流ミラ−回路配置Info
- Publication number
- JP2542605B2 JP2542605B2 JP62023731A JP2373187A JP2542605B2 JP 2542605 B2 JP2542605 B2 JP 2542605B2 JP 62023731 A JP62023731 A JP 62023731A JP 2373187 A JP2373187 A JP 2373187A JP 2542605 B2 JP2542605 B2 JP 2542605B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- current mirror
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 本発明は、エミッタを電圧源に、コレクタとベースを
入力電流供給用接続点にそれぞれ結合した第１トランジ
スタと、エミッタを前記電圧源に、ベースを前記第１ト
ランジスタのベースにそれぞれ結合し、コレクタが出力
電流を出力する出力端子を構成する第２トランジスタと
を具える電流ミラー回路配置に関するものである。
入力電流供給用接続点にそれぞれ結合した第１トランジ
スタと、エミッタを前記電圧源に、ベースを前記第１ト
ランジスタのベースにそれぞれ結合し、コレクタが出力
電流を出力する出力端子を構成する第２トランジスタと
を具える電流ミラー回路配置に関するものである。
斬る電流ミラー回路配置は、例えば「Schaltungenzur
Mikroelectronik」、Jovan Antula著、Oldenbourg−
Verlag発行、1984年、PP.56〜59から既知である。電流
ミラー回路配置の機能は入力電流に対し一定の比の出力
電流を発生することにある。既知のように、電流ミラー
回路配置は低い入力抵抗と高い出力抵抗を有する。これ
がため、負荷状態において出力電流は極めて僅か変化す
るだけである。更に、斬る回路配置は温度の影響に殆ん
ど無関係である。
Mikroelectronik」、Jovan Antula著、Oldenbourg−
Verlag発行、1984年、PP.56〜59から既知である。電流
ミラー回路配置の機能は入力電流に対し一定の比の出力
電流を発生することにある。既知のように、電流ミラー
回路配置は低い入力抵抗と高い出力抵抗を有する。これ
がため、負荷状態において出力電流は極めて僅か変化す
るだけである。更に、斬る回路配置は温度の影響に殆ん
ど無関係である。
既知の回路配置では高い直流利得に対して入力電流が
出力電流に略々等しくなり、２個のトランジスタのベー
ス電流により生ずる電流ミラー回路配置の対称誤差は高
い直流利得に対しては略々無視し得る。
出力電流に略々等しくなり、２個のトランジスタのベー
ス電流により生ずる電流ミラー回路配置の対称誤差は高
い直流利得に対しては略々無視し得る。
電流ミラー回路配置は主として集積回路に使用され
る。この際、PNPトランジスタを使用する場合には次の
問題が起り得る。電流利得はPNPトランジスタのエミッ
タ面積に本質的に依存し、エミッタ面積の変化は電流利
得の変化を意味する。PNPトランジスタを用いる少くと
も１個の電流ミラー回路配置を具える集積回路の製造に
おいてはデバイス間のバラツキにより対称誤差が最早無
視し得なくなる。
る。この際、PNPトランジスタを使用する場合には次の
問題が起り得る。電流利得はPNPトランジスタのエミッ
タ面積に本質的に依存し、エミッタ面積の変化は電流利
得の変化を意味する。PNPトランジスタを用いる少くと
も１個の電流ミラー回路配置を具える集積回路の製造に
おいてはデバイス間のバラツキにより対称誤差が最早無
視し得なくなる。
本発明の目的は対称誤差が低減するように構成した上
述した種類の回路配置を提供することにある。
述した種類の回路配置を提供することにある。
本発明は、この目的を達成するために、トランジスタ
を含む補償回路により前記第１トランジスタと前記第２
のトランジスタのベース電流の和に本質的に対応する補
償電流を前記入力電流供給用接続点に供給するようにし
たことを特徴とする。
を含む補償回路により前記第１トランジスタと前記第２
のトランジスタのベース電流の和に本質的に対応する補
償電流を前記入力電流供給用接続点に供給するようにし
たことを特徴とする。
本発明の電流ミラー回路配置においては、補償回路が
２個の電流ミラートランジスタのベース電流により生ず
る対称誤差を補償する。
２個の電流ミラートランジスタのベース電流により生ず
る対称誤差を補償する。
米国特許第391633号明細書に、ベースに入力信号を受
信しこれを作動増幅段に伝達する入力トランジスタに対
する補償回路が開示されているが、この場合には入力ト
ランジスタのベース電流の補償はそのコレクタからの電
流から取り出した補償電流により与えられ、このように
すると回路配置の入力抵抗が増大する。
信しこれを作動増幅段に伝達する入力トランジスタに対
する補償回路が開示されているが、この場合には入力ト
ランジスタのベース電流の補償はそのコレクタからの電
流から取り出した補償電流により与えられ、このように
すると回路配置の入力抵抗が増大する。
本発明の第１実施例では、第１トランジスタのエミッ
タを第１抵抗を経て電圧源に結合し、第２トランジスタ
のエミッタを第１抵抗と略々同一の値の第２抵抗を経て
前記電圧源に結合する。この第１抵抗と第２抵抗は製造
公差のバラツキにより生ずる２個の電流ミラートランジ
スタの異なるベース−エミッタ電圧が電流ミラー回路配
置の正しい動作に影響しないようにする。
タを第１抵抗を経て電圧源に結合し、第２トランジスタ
のエミッタを第１抵抗と略々同一の値の第２抵抗を経て
前記電圧源に結合する。この第１抵抗と第２抵抗は製造
公差のバラツキにより生ずる２個の電流ミラートランジ
スタの異なるベース−エミッタ電圧が電流ミラー回路配
置の正しい動作に影響しないようにする。
電流ミラー回路配置のダイナミック特性を改善するた
めに、第３の抵抗を第１トランジスタのベースと入力電
流供給用接続点との間に配置する。この第３抵抗は、電
流ミラー回路配置がパスルを略々歪みを生ずることなく
伝達し得るようにする。この第３抵抗は第１抵抗と略々
同一の値にする必要がある。
めに、第３の抵抗を第１トランジスタのベースと入力電
流供給用接続点との間に配置する。この第３抵抗は、電
流ミラー回路配置がパスルを略々歪みを生ずることなく
伝達し得るようにする。この第３抵抗は第１抵抗と略々
同一の値にする必要がある。
本発明の他の実施例では、第１及び第２トランジスタ
を両方ともPNPトランジスタとし、且つ補償回路内のト
ランジスタをPNPトランジスタとして発生される補償電
流が補償回路内のPNPトランジスタのエミッタ面積に、
第１及び第２トランジスタのベース電流の和がそれらの
エミッタ面積に依存するのと同様に依存するようにす
る。
を両方ともPNPトランジスタとし、且つ補償回路内のト
ランジスタをPNPトランジスタとして発生される補償電
流が補償回路内のPNPトランジスタのエミッタ面積に、
第１及び第２トランジスタのベース電流の和がそれらの
エミッタ面積に依存するのと同様に依存するようにす
る。
補償回路は補償回路内のPNPトランジスタのエミッタ
面積に依存する大きさの補償電流を発生する。集積回路
の製造において生ずる種々のデバイス間のエミッタ面積
のバラツキが直流利得の差を生ずる。これは直流利得が
トランジスタのエミッタ面積に依存するためである。し
かし、集積回路内の種々のトランジスタのエミッタ面積
の比は変化しない。これがため、補償電流と第１及び第
2PNPトランジスタのベース電流の和はトランジスタのエ
ミッタ面積により決まる。
面積に依存する大きさの補償電流を発生する。集積回路
の製造において生ずる種々のデバイス間のエミッタ面積
のバラツキが直流利得の差を生ずる。これは直流利得が
トランジスタのエミッタ面積に依存するためである。し
かし、集積回路内の種々のトランジスタのエミッタ面積
の比は変化しない。これがため、補償電流と第１及び第
2PNPトランジスタのベース電流の和はトランジスタのエ
ミッタ面積により決まる。
本発明の他の実施例では、補償回路においてベースを
前記入力電流供給用接続点に、エミッタを電圧源にそれ
ぞれ結合した第3PNPトランジスタによりそのコレクタ電
流を、コレクタを基準電位点に接続した第4PNPトランジ
スタのエミッタ−ベース接合を経て反転増幅器に供給
し、第１、第２及び第3PNPトランジスタのベース電流の
和に略々等しい電流が前記反転増幅器の出力端子から前
記入力電流供給用接続点に供給されるようにする。
前記入力電流供給用接続点に、エミッタを電圧源にそれ
ぞれ結合した第3PNPトランジスタによりそのコレクタ電
流を、コレクタを基準電位点に接続した第4PNPトランジ
スタのエミッタ−ベース接合を経て反転増幅器に供給
し、第１、第２及び第3PNPトランジスタのベース電流の
和に略々等しい電流が前記反転増幅器の出力端子から前
記入力電流供給用接続点に供給されるようにする。
前記反転増幅器の出力電流は第１、第２及び第3PNPト
ランジスタのベース電流の和に対応する。電流ミラー回
路配置を具える集積回路の種々の製造品、即ち異なるエ
ミッタ面積を有する電流ミラー回路配置の種々の製造品
の場合において第１及び第2PNPトランジスタのベース電
流の和を補償し得るようにするために、第3PNPトランジ
スタのエミッタ面積及び第4PNPトランジスタのエミッタ
面積をそれぞれ第1PNPトランジスタのエミッタ面積及び
第2PNPトランジスタのエミッタ面積に対し一定の比にす
る。第３トランジスタのエミッタを電圧源に接続する第
４抵抗と反転増幅器の直流利得は、反転増幅器が第１、
第２及び第３トランジスタのベース電流の和に対応する
電流を出力するように選択する必要がある。
ランジスタのベース電流の和に対応する。電流ミラー回
路配置を具える集積回路の種々の製造品、即ち異なるエ
ミッタ面積を有する電流ミラー回路配置の種々の製造品
の場合において第１及び第2PNPトランジスタのベース電
流の和を補償し得るようにするために、第3PNPトランジ
スタのエミッタ面積及び第4PNPトランジスタのエミッタ
面積をそれぞれ第1PNPトランジスタのエミッタ面積及び
第2PNPトランジスタのエミッタ面積に対し一定の比にす
る。第３トランジスタのエミッタを電圧源に接続する第
４抵抗と反転増幅器の直流利得は、反転増幅器が第１、
第２及び第３トランジスタのベース電流の和に対応する
電流を出力するように選択する必要がある。
第４抵抗の値は第１抵抗の値の２倍に略々等しく選択
することができ、反転増幅器の直流利得を３に等しく選
択することができる。この場合、第3PNPトランジスタの
ベース電流は第１及び第2PNPトランジスタのベース電流
の和の半分に略々等しくする。
することができ、反転増幅器の直流利得を３に等しく選
択することができる。この場合、第3PNPトランジスタの
ベース電流は第１及び第2PNPトランジスタのベース電流
の和の半分に略々等しくする。
本発明の他の実施例で、前記反転増幅器はコレクタと
ベースを第4PNPトランジスタのベースに結合すると共に
エミッタを基準電位点に結合した第1NPNトランジスタ
と、該第1NPNトランジスタのエミッタ面積の３倍に略々
ひとしいエミッタ面積を有すると共にベースを第1NPNト
ランジスタのベースに、エミッタを基準電位点に、コレ
クタを前記入力電流供給接続点にそれぞれ結合した第2N
PNトランジスタとで構成する。この増幅器はベース電流
により生ずる対称誤差を殆ど無視し得る高利得を一般に
有するNPNトランジスタから成る簡単な電流ミラー回路
として構成する。
ベースを第4PNPトランジスタのベースに結合すると共に
エミッタを基準電位点に結合した第1NPNトランジスタ
と、該第1NPNトランジスタのエミッタ面積の３倍に略々
ひとしいエミッタ面積を有すると共にベースを第1NPNト
ランジスタのベースに、エミッタを基準電位点に、コレ
クタを前記入力電流供給接続点にそれぞれ結合した第2N
PNトランジスタとで構成する。この増幅器はベース電流
により生ずる対称誤差を殆ど無視し得る高利得を一般に
有するNPNトランジスタから成る簡単な電流ミラー回路
として構成する。
以下、本発明を図面を参照し実施例につき詳細に説明
する。
する。
入力電流Yeは、補償回路２と、第1PNPトランジスタ３
のコレクタと、第2PNPトランジスタ４のベースと、抵抗
５の一端とを相互接続する接続点１に供給される。抵抗
５の他端はトランジスタ３のベースに接続される。トラ
ンジスタ３のエミッタは抵抗６を経て電圧源Ubに接続さ
れ、トランジスタ４のエミッタは抵抗７を経てこの電圧
源に接続される。電流ミラー回路配置の出力電流Yaはト
ランジスタ４のコレクタにより供給される。抵抗６及び
７はトランジスタ３又は４のベース−エミッタ電圧の1/
3より大きな電圧降下を生ずるように選択する。好まし
くはそれらの抵抗値はトランジスタ３又は４のベース−
エミッタ電圧の半分に等しい電圧降下を生ずるように選
択する。抵抗６及び７は製造公差のバラツキの結果とし
てのトランジスタ３及び４のベース−エミッタ電圧の差
が電流ミラー回路の正しい動作に影響を与えないように
する。
のコレクタと、第2PNPトランジスタ４のベースと、抵抗
５の一端とを相互接続する接続点１に供給される。抵抗
５の他端はトランジスタ３のベースに接続される。トラ
ンジスタ３のエミッタは抵抗６を経て電圧源Ubに接続さ
れ、トランジスタ４のエミッタは抵抗７を経てこの電圧
源に接続される。電流ミラー回路配置の出力電流Yaはト
ランジスタ４のコレクタにより供給される。抵抗６及び
７はトランジスタ３又は４のベース−エミッタ電圧の1/
3より大きな電圧降下を生ずるように選択する。好まし
くはそれらの抵抗値はトランジスタ３又は４のベース−
エミッタ電圧の半分に等しい電圧降下を生ずるように選
択する。抵抗６及び７は製造公差のバラツキの結果とし
てのトランジスタ３及び４のベース−エミッタ電圧の差
が電流ミラー回路の正しい動作に影響を与えないように
する。
補償回路２においてはPNPトランジスタ８のベースを
接続点１に、そのエミッタを抵抗９を経て電圧源Ubに、
そのコレクタをPNPトランジスタ12のエミッタにそれぞ
れ接続する。トランジスタ12のコレクタは大地に、その
ベースはNPNトランシスタ10のベースとコレクタにそれ
ぞれ接続する。トランジスタ10のエミッタとNPNトラン
ジスタ11のエミッタを大地に接続し、後者のトランジス
タ11のベースをトランジスタ10のベースに接続すると共
にそのコレクタを接続点１に接続する。トランジスタ10
及び11は簡単な電流ミラー回路を構成し、この回路にお
いてはNPNトランジスタの直流利得が一般に極めて高い
ために極めて小さな無視し得る対称誤差が発生するだけ
である。
接続点１に、そのエミッタを抵抗９を経て電圧源Ubに、
そのコレクタをPNPトランジスタ12のエミッタにそれぞ
れ接続する。トランジスタ12のコレクタは大地に、その
ベースはNPNトランシスタ10のベースとコレクタにそれ
ぞれ接続する。トランジスタ10のエミッタとNPNトラン
ジスタ11のエミッタを大地に接続し、後者のトランジス
タ11のベースをトランジスタ10のベースに接続すると共
にそのコレクタを接続点１に接続する。トランジスタ10
及び11は簡単な電流ミラー回路を構成し、この回路にお
いてはNPNトランジスタの直流利得が一般に極めて高い
ために極めて小さな無視し得る対称誤差が発生するだけ
である。
トランジスタ８のエミッタ面積とトランジスタ12のエ
ミッタ面積はそれぞれトランジスア３のエミッタ面積及
びトランジスタ４のエミッタ面積の半分に等しくする。
トランジスタ11のエミッタ面積はトランジスタ10のエミ
ッタ面積の３倍に等しくする。例えば、NPNトランジス
タ10のエミッタ面積をトランジスタ３のエミッタ面積の
1/6に等しくすることができると共に、NPNトランジスタ
11のエミッタ面積をトランジスタ４のエミッタ面積の半
分に等しくすることができる。NPNトランジスタ10及び1
1を具える反転増幅器は３の直流利得係数を有する。抵
抗９の値は抵抗６又は抵抗７の値の２倍に等しくする。
ミッタ面積はそれぞれトランジスア３のエミッタ面積及
びトランジスタ４のエミッタ面積の半分に等しくする。
トランジスタ11のエミッタ面積はトランジスタ10のエミ
ッタ面積の３倍に等しくする。例えば、NPNトランジス
タ10のエミッタ面積をトランジスタ３のエミッタ面積の
1/6に等しくすることができると共に、NPNトランジスタ
11のエミッタ面積をトランジスタ４のエミッタ面積の半
分に等しくすることができる。NPNトランジスタ10及び1
1を具える反転増幅器は３の直流利得係数を有する。抵
抗９の値は抵抗６又は抵抗７の値の２倍に等しくする。
電流ミラー回路配置は入力電流に対し一定の比、例え
ば１に等しい比の出力電流を発生する必要がある。既知
の電流ミラー回路配置、即ち抵抗５と補償回路２を具え
ない回路配置はトランジスタ３及び４のベース電流によ
り生ずる対称誤差を示す。補償回路２はトランジスタ３
及び４のベース電流の和を相殺する補償電流を発生す
る。この補償電流はトランジスタ８のベース電流の２倍
に略々等しい。
ば１に等しい比の出力電流を発生する必要がある。既知
の電流ミラー回路配置、即ち抵抗５と補償回路２を具え
ない回路配置はトランジスタ３及び４のベース電流によ
り生ずる対称誤差を示す。補償回路２はトランジスタ３
及び４のベース電流の和を相殺する補償電流を発生す
る。この補償電流はトランジスタ８のベース電流の２倍
に略々等しい。
一般に、斬る電流ミラー回路配置は集積回路に組込ま
れる。トランジスタのエミッタ面積ば集積回路の種々の
製造品において相違し得る。これらエミッタ面積の相対
的大きさは変化せず、トランジスタのエミッタ面積の絶
対値のみが変化し得る。トランジスタの直流利得はエミ
ッタ面積に依存するので、電流ミラー回路の種々の製造
品も互に異なる直流利得係数を示す。直流利得が変化す
ると、トランジスタ３及び４のベース電流も変化する。
トランジスタ8,12,10及び11のエミッタ面積も変化する
ため、それらの直流利得及び従って補償電流も変化す
る。本発明の電流ミラー回路配置は、既知の電流ミラー
回路配置に発生する対称誤差を補償するため、直流利得
が極めて小さいときでも使用することができる。
れる。トランジスタのエミッタ面積ば集積回路の種々の
製造品において相違し得る。これらエミッタ面積の相対
的大きさは変化せず、トランジスタのエミッタ面積の絶
対値のみが変化し得る。トランジスタの直流利得はエミ
ッタ面積に依存するので、電流ミラー回路の種々の製造
品も互に異なる直流利得係数を示す。直流利得が変化す
ると、トランジスタ３及び４のベース電流も変化する。
トランジスタ8,12,10及び11のエミッタ面積も変化する
ため、それらの直流利得及び従って補償電流も変化す
る。本発明の電流ミラー回路配置は、既知の電流ミラー
回路配置に発生する対称誤差を補償するため、直流利得
が極めて小さいときでも使用することができる。
抵抗６又は抵抗７と同一の値を有する抵抗５は電流ミ
ラー回路配置の伝達特性を改善する。この抵抗５がない
場合、入力電流パルスは極めて遅い立上り時間を有する
パルスを発生する。抵抗５は速い立上り時間を与える。
実際の例では、抵抗5,6及び７は５キロオームとし、抵
抗９は10キロオームとする。実際の試験の結果、本発明
の電流ミラー回路配置は温度変動にも殆んど無関係であ
ることが確かめられた。
ラー回路配置の伝達特性を改善する。この抵抗５がない
場合、入力電流パルスは極めて遅い立上り時間を有する
パルスを発生する。抵抗５は速い立上り時間を与える。
実際の例では、抵抗5,6及び７は５キロオームとし、抵
抗９は10キロオームとする。実際の試験の結果、本発明
の電流ミラー回路配置は温度変動にも殆んど無関係であ
ることが確かめられた。
第１図は本発明電流ミラー回路配置の一実施例を示す回
路図である。 Ye……入力電流、Ya……出力電流 １……入力電流供給用接続点 ２……補償回路 ３……第1PNPトランジスタ ４……第2PNPトランジスタ 5,6,7,9……抵抗 ８……第3PNPトランジスタ 12……第4PNPトランジスタ 10,11……反転増幅器 10……第1NPNトランジスタ 11……第2NPNトランジスタ
路図である。 Ye……入力電流、Ya……出力電流 １……入力電流供給用接続点 ２……補償回路 ３……第1PNPトランジスタ ４……第2PNPトランジスタ 5,6,7,9……抵抗 ８……第3PNPトランジスタ 12……第4PNPトランジスタ 10,11……反転増幅器 10……第1NPNトランジスタ 11……第2NPNトランジスタ
Claims (8)
- 【請求項１】エミッタを電圧源（Ub）に、コレクタとベ
ースを入力電流（Ye）供給用接続点（１）にそれぞれ結
合した第1PNPトランジスタ（３）と、エミッタを前記電
圧源（Ub）に、ベースを前記第１トランジスタ（３）の
ベースにそれぞれ結合し、コレクタが出力電流（Ya）を
出力する出力端子を構成する第2PNPトランジスタ（４）
とを具える電流ミラー回路配置において、前記第１及び
第２トランジスタ（3,4）のベース電流の和に本質的に
対応する補償電流を前記接続点（１）に供給する補償回
路（２）を設け、該補償回路（２）が、ベースを前記接
続点（１）に、エミッタを前記電圧源にそれぞれ結合し
た第3PNPトランジスタ（８）によりそのコレクタ電流
を、コレクタを基準電位点に接続した第4PNPトランジス
タ（12）のエミッタ−ベース接合を介して、反転増幅器
（10,11）に供給し、前記第１、第２及び第3PNPトラン
ジスタ（3,4,8）のベース電流の和に略々等しい電流を
前記反転増幅器の出力端子から前記接続点（１）に供給
するよう構成されていることを特徴とする電流ミラー回
路配置。 - 【請求項２】前記第１トランジスタ（３）のエミッタを
第１抵抗（６）を経て前記電圧源（Ub）に、前記第２ト
ランジスタ（４）のエミッタを前記第１抵抗（６）と同
一の値の第２抵抗（７）を経て前記電圧源にそれぞれ結
合してあることを特徴とする特許請求の範囲第１項記載
の電流ミラー回路配置。 - 【請求項３】前記第１トランジスタ（３）のベースと前
記接続点（１）との間に第３抵抗（５）を配置してある
ことを特徴とする特許請求の範囲第１項又は第２項記載
の電流ミラー回路配置。 - 【請求項４】前記第３抵抗（５）は前記第１抵抗（６）
と略々同一の値を有していることを特徴とする特許請求
の範囲第３項記載の電流ミラー回路配置。 - 【請求項５】前記補償回路（２）により発生される補償
電流がこの補償回路（２）内のPNPトランジスタのエミ
ッタ面積に、前記第１及び第２トランジスタ（3,4）の
ベース電流の和がそれらのエミッタ面積に依存するのと
同様に依存することを特徴とする特許請求の範囲第１〜
４項の何れかに記載の電流ミラー回路配置。 - 【請求項６】前記第３トランジスタ（８）のエミッタを
第４抵抗（９）を経て前記電圧源（Ub）に結合してある
ことを特徴とする特許請求の範囲第１〜５項の何れかに
記載の電流ミラー回路配置。 - 【請求項７】前記第３及び第4PNPトランジスタ（8,12）
のそれぞれのエミッタ面積は前記第1PNPトランジスタ
（３）のエミッタ面積の半分に略々等しく、前記第４抵
抗（９）の値は前記第１抵抗の値の２倍に略々等しく、
且つ前記反転増幅器（10,11）は３の直流利得係数を有
していることを特徴とする特許請求の範囲第６項記載の
電流ミラー回路配置。 - 【請求項８】前記反転増幅器はコレクタとベースと前記
第4PNPトランジスタ（12）のベースに結合すると共にエ
ミッタを基準電位点に結合した第1NPNトランジスタ（1
0）と、該第1NPNトランジスタ（10）のエミッタ面積の
３倍に略々等しいエミッタ面積を有すると共にベースを
第1NPNトランジスタのベースに、エミッタを基準電位点
に、コレクタを前記接続点（１）にそれぞれ結合した第
2NPNトランジスタ（11）とで構成してあることを特徴と
する特許請求の範囲第７項記載の電流ミラー回路配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19863603799 DE3603799A1 (de) | 1986-02-07 | 1986-02-07 | Stromspiegelschaltung |
| DE3603799.0 | 1986-02-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62230106A JPS62230106A (ja) | 1987-10-08 |
| JP2542605B2 true JP2542605B2 (ja) | 1996-10-09 |
Family
ID=6293591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62023731A Expired - Lifetime JP2542605B2 (ja) | 1986-02-07 | 1987-02-05 | 電流ミラ−回路配置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4779061A (ja) |
| EP (1) | EP0237086B1 (ja) |
| JP (1) | JP2542605B2 (ja) |
| DE (2) | DE3603799A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4853610A (en) * | 1988-12-05 | 1989-08-01 | Harris Semiconductor Patents, Inc. | Precision temperature-stable current sources/sinks |
| US4975632A (en) * | 1989-03-29 | 1990-12-04 | Texas Instruments Incorporated | Stable bias current source |
| US5089769A (en) * | 1990-11-01 | 1992-02-18 | Motorola Inc. | Precision current mirror |
| US5287231A (en) * | 1992-10-06 | 1994-02-15 | Vtc Inc. | Write circuit having current mirrors between predriver and write driver circuits for maximum head voltage swing |
| DE4443469C2 (de) * | 1994-12-07 | 1997-10-23 | Telefunken Microelectron | Schaltungsanordnung mit einem Bipolartransistor |
| US5864231A (en) * | 1995-06-02 | 1999-01-26 | Intel Corporation | Self-compensating geometry-adjusted current mirroring circuitry |
| EP1255333B1 (en) | 2001-04-30 | 2009-11-11 | Avago Technologies Fiber IP (Singapore) Pte. Ltd. | Current generator circuit and method of providing drive current to a laser diode driver |
| PT2755473T (pt) | 2011-09-12 | 2019-03-25 | Boehringer Ingelheim Animal Health Usa Inc | Composições parasiticidas compreendendo um agente ativo de isoxazolina, métodos e suas utilizações |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1042763B (it) * | 1975-09-23 | 1980-01-30 | Ates Componenti Elettron | Circuita specchio di correnti compensato in temperatura |
| US4103249A (en) * | 1977-10-31 | 1978-07-25 | Gte Sylvania Incorporated | Pnp current mirror |
| JPS5922112A (ja) * | 1982-07-28 | 1984-02-04 | Toshiba Corp | 電流源回路 |
| JPS5955610A (ja) * | 1982-08-24 | 1984-03-30 | シ−メンス・アクチエンゲゼルシヤフト | 電流ミラ−回路 |
| JPS59108411A (ja) * | 1982-12-13 | 1984-06-22 | Mitsubishi Electric Corp | 電流源回路 |
| US4525683A (en) * | 1983-12-05 | 1985-06-25 | Motorola, Inc. | Current mirror having base current error cancellation circuit |
| US4525682A (en) * | 1984-02-07 | 1985-06-25 | Zenith Electronics Corporation | Biased current mirror having minimum switching delay |
-
1986
- 1986-02-07 DE DE19863603799 patent/DE3603799A1/de not_active Withdrawn
-
1987
- 1987-02-03 EP EP87200162A patent/EP0237086B1/de not_active Expired - Lifetime
- 1987-02-03 US US07/010,219 patent/US4779061A/en not_active Expired - Lifetime
- 1987-02-03 DE DE8787200162T patent/DE3771237D1/de not_active Expired - Lifetime
- 1987-02-05 JP JP62023731A patent/JP2542605B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3771237D1 (de) | 1991-08-14 |
| EP0237086B1 (de) | 1991-07-10 |
| EP0237086A1 (de) | 1987-09-16 |
| DE3603799A1 (de) | 1987-08-13 |
| JPS62230106A (ja) | 1987-10-08 |
| US4779061A (en) | 1988-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350904A (en) | Current source with modified temperature coefficient | |
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JPH01230110A (ja) | 電流発生器 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| US5144169A (en) | Operational amplifier circuit | |
| US4573019A (en) | Current mirror circuit | |
| US4345216A (en) | Compensation of base-current-related error in current mirror amplifier circuitry | |
| JP2613944B2 (ja) | 電流ミラー回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0326670Y2 (ja) | ||
| JP2716219B2 (ja) | 電流ミラー回路 | |
| JP3627368B2 (ja) | アンプ | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JPS634962B2 (ja) | ||
| JP2994312B2 (ja) | Ｅｃｌ論理回路 | |
| JP3294355B2 (ja) | 電流源回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 |