JPH0656570B2 - カスコード接続電流源回路配置 - Google Patents
カスコード接続電流源回路配置Info
- Publication number
- JPH0656570B2 JPH0656570B2 JP60035416A JP3541685A JPH0656570B2 JP H0656570 B2 JPH0656570 B2 JP H0656570B2 JP 60035416 A JP60035416 A JP 60035416A JP 3541685 A JP3541685 A JP 3541685A JP H0656570 B2 JPH0656570 B2 JP H0656570B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- collector
- voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 101150111188 BET4 gene Proteins 0.000 description 3
- 101000648075 Homo sapiens Trafficking protein particle complex subunit 1 Proteins 0.000 description 3
- 102100025256 Trafficking protein particle complex subunit 1 Human genes 0.000 description 3
- 101100327480 Nicotiana tabacum CET2 gene Proteins 0.000 description 2
- 102100028168 BET1 homolog Human genes 0.000 description 1
- 101000697381 Homo sapiens BET1 homolog Proteins 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003503 early effect Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 本発明は、１番目のトランジスタのコレクタ・エミッタ
経路と２番目のトランジスタのコレクタ・エミッタ経路
とが出力端子〈output terminal〉と共通端子〈common
terminal〉との間に直列に接続されている１番目のトラ
ンジスタと２番目のトランジスタ、及びダイオードとし
て接続されている３番目のトランジスタを有して成るカ
スコード接続電流源回路配置〈cascode current-source
arrangement〉であって、３番目のトランジスタのベー
スは２番目のトランジスタのベースに接続されており、
２番目のトランジスタのエミッタ及び３番目のトランジ
スタのエミッタは共通端子に接続されているカスコード
接続電流源回路配置に関する。
経路と２番目のトランジスタのコレクタ・エミッタ経路
とが出力端子〈output terminal〉と共通端子〈common
terminal〉との間に直列に接続されている１番目のトラ
ンジスタと２番目のトランジスタ、及びダイオードとし
て接続されている３番目のトランジスタを有して成るカ
スコード接続電流源回路配置〈cascode current-source
arrangement〉であって、３番目のトランジスタのベー
スは２番目のトランジスタのベースに接続されており、
２番目のトランジスタのエミッタ及び３番目のトランジ
スタのエミッタは共通端子に接続されているカスコード
接続電流源回路配置に関する。
斯るカスコード接続電流源回路配置は、一般に集積回路
に適用でき、特にオランダ国特許出願第8400633号明細
書に記載された増幅回路に使用するのに好適である。
に適用でき、特にオランダ国特許出願第8400633号明細
書に記載された増幅回路に使用するのに好適である。
斯る電流源回路配置は、米国特許第4,345,217号明細書
の第２図から既知である。この図において、第２トラン
ジスタのベース−エミッタ接合と並列にダイオード接続
トランジスタを接続することにより第２トランジスタの
コレクタ電流を規定している。したがって、第２トラン
ジスタのコレクタ電流は、ベースが基準電位にある第１
トランジスタのコレクタ−エミッタ通路にも流れる。第
１トランジスタのベースを基準電圧とすることにより、
第２トランジスタのコレクタ−エミッタ電圧も一定とな
る。実際には、第１ダイオード接続トランジスタと直列
に第２ダイオード接続トランジスタを配設することによ
り前記基準電圧を発生し、この第２ダイオード接続トラ
ンジスタのベースは第１トランジスタのベースに接続す
るようにしている。したがって第２トランジスタのコレ
クタ−エミッタ電圧は単位ベース−エミッタ電圧に等し
くなる。この回路配置の欠点は、第２トランジスタのコ
レクタを信号入力端子として使用する場合に、第１トラ
ンジスタのコレクタに得られる最低電圧が第２トランジ
スタのコレクタ−エミッタ通路の両端間に生じるベース
−エミッタ電圧と第１トランジスタの飽和電圧との和に
等しい点にある。しかし、最大電圧振動を得るために
は、第２トランジスタのコレクタ電圧をできる限り低く
する必要がある。このことは、電流源回路配置を低い供
給電圧で使用する場合に特に重要である。この回路配置
の他の欠点として、ダイオード接続トランジスタ及び第
２トランジスタのコレクタ−エミッタ電圧に差があるた
め、第２トランジスタを流れる電流はダイオードを流れ
る電流に等しくならなくなる点にある。
の第２図から既知である。この図において、第２トラン
ジスタのベース−エミッタ接合と並列にダイオード接続
トランジスタを接続することにより第２トランジスタの
コレクタ電流を規定している。したがって、第２トラン
ジスタのコレクタ電流は、ベースが基準電位にある第１
トランジスタのコレクタ−エミッタ通路にも流れる。第
１トランジスタのベースを基準電圧とすることにより、
第２トランジスタのコレクタ−エミッタ電圧も一定とな
る。実際には、第１ダイオード接続トランジスタと直列
に第２ダイオード接続トランジスタを配設することによ
り前記基準電圧を発生し、この第２ダイオード接続トラ
ンジスタのベースは第１トランジスタのベースに接続す
るようにしている。したがって第２トランジスタのコレ
クタ−エミッタ電圧は単位ベース−エミッタ電圧に等し
くなる。この回路配置の欠点は、第２トランジスタのコ
レクタを信号入力端子として使用する場合に、第１トラ
ンジスタのコレクタに得られる最低電圧が第２トランジ
スタのコレクタ−エミッタ通路の両端間に生じるベース
−エミッタ電圧と第１トランジスタの飽和電圧との和に
等しい点にある。しかし、最大電圧振動を得るために
は、第２トランジスタのコレクタ電圧をできる限り低く
する必要がある。このことは、電流源回路配置を低い供
給電圧で使用する場合に特に重要である。この回路配置
の他の欠点として、ダイオード接続トランジスタ及び第
２トランジスタのコレクタ−エミッタ電圧に差があるた
め、第２トランジスタを流れる電流はダイオードを流れ
る電流に等しくならなくなる点にある。
これがため、本発明の目的は、前記欠点を除去し得るよ
うに適切に接続したカスコード接続電流源回路配置を提
供せんとするにある。
うに適切に接続したカスコード接続電流源回路配置を提
供せんとするにある。
本発明によれば、冒頭に記載のタイプのカスコード接続
電流源回路配置が、入力端子〈input terminal〉と共通
端子との間に接続される入力電流経路〈input current
path〉及び供給端子〈supply terminal〉と共通端子と
の間に接続される出力電流経路〈output current pat
h〉を持つ電流ミラー〈current mirror〉を、更に有し
て成るカスコード接続電流源回路配置であって、上記入
力電流経路はダイオードとして接続されている４番目の
トランジスタのコレクタ・エミッタ経路とダイオードと
して接続されている５番目のトランジスタのコレクタ・
エミッタ経路と６番目のトランジスタのコレクタ・エミ
ッタ経路との直列配置を有する入力電流経路であり、４
番目のトランジスタのコレクタは入力端子に接続されて
おり、５番目のトランジスタのコレクタは４番目のトラ
ンジスタのエミッタに接続されており、５番目のトラン
ジスタのエミッタは６番目のトランジスタのコレクタに
接続されており、６番目のトランジスタのエミッタは共
通端子に接続されており、また、上記出力電流経路は７
番目のトランジスタのコレクタ・エミッタ経路と抵抗と
３番目のトランジスタのコレクタ・エミッタ経路との直
列配置を有する出力電流経路であり、７番目のトランジ
スタのコレクタは供給端子に接続されており、７番目の
トランジスタのベースは４番目のトランジスタのベース
に接続されており、７番目のトランジスタのエミッタは
抵抗の一方の端子及び１番目のトランジスタのベースに
接続されており、抵抗のもう一方の端子は３番目のトラ
ンジスタのコレクタに接続されていることを特徴とす
る。この本発明の回路配置において、第２トランジスタ
のコレクタ−エミッタ電圧は出力電流経路の抵抗の両端
間の電圧にほぼ等しい。抵抗の両端間の電圧を単位ベー
ス−エミッタ電圧より充分低くし得るため、第１トラン
ジスタのコレクタを極めて低い電圧で駆動することがで
きる。さらにこの抵抗の両端間の電圧は第５トランジス
タのコレクタ・エミッタ電圧に等しくなるため、第２ト
ランジスタのコレクタ−エミッタ電圧は入力電流経路の
第５トランジスタのコレクタ−エミッタ電圧に等しくな
り、この際両トランジスタのベース−エミッタ電圧も等
しくなる。これがため、第２及び第５トランジスタを流
れる電流の比は、両トランジスタのエミッタ面積間の比
により正しく規定される。
電流源回路配置が、入力端子〈input terminal〉と共通
端子との間に接続される入力電流経路〈input current
path〉及び供給端子〈supply terminal〉と共通端子と
の間に接続される出力電流経路〈output current pat
h〉を持つ電流ミラー〈current mirror〉を、更に有し
て成るカスコード接続電流源回路配置であって、上記入
力電流経路はダイオードとして接続されている４番目の
トランジスタのコレクタ・エミッタ経路とダイオードと
して接続されている５番目のトランジスタのコレクタ・
エミッタ経路と６番目のトランジスタのコレクタ・エミ
ッタ経路との直列配置を有する入力電流経路であり、４
番目のトランジスタのコレクタは入力端子に接続されて
おり、５番目のトランジスタのコレクタは４番目のトラ
ンジスタのエミッタに接続されており、５番目のトラン
ジスタのエミッタは６番目のトランジスタのコレクタに
接続されており、６番目のトランジスタのエミッタは共
通端子に接続されており、また、上記出力電流経路は７
番目のトランジスタのコレクタ・エミッタ経路と抵抗と
３番目のトランジスタのコレクタ・エミッタ経路との直
列配置を有する出力電流経路であり、７番目のトランジ
スタのコレクタは供給端子に接続されており、７番目の
トランジスタのベースは４番目のトランジスタのベース
に接続されており、７番目のトランジスタのエミッタは
抵抗の一方の端子及び１番目のトランジスタのベースに
接続されており、抵抗のもう一方の端子は３番目のトラ
ンジスタのコレクタに接続されていることを特徴とす
る。この本発明の回路配置において、第２トランジスタ
のコレクタ−エミッタ電圧は出力電流経路の抵抗の両端
間の電圧にほぼ等しい。抵抗の両端間の電圧を単位ベー
ス−エミッタ電圧より充分低くし得るため、第１トラン
ジスタのコレクタを極めて低い電圧で駆動することがで
きる。さらにこの抵抗の両端間の電圧は第５トランジス
タのコレクタ・エミッタ電圧に等しくなるため、第２ト
ランジスタのコレクタ−エミッタ電圧は入力電流経路の
第５トランジスタのコレクタ−エミッタ電圧に等しくな
り、この際両トランジスタのベース−エミッタ電圧も等
しくなる。これがため、第２及び第５トランジスタを流
れる電流の比は、両トランジスタのエミッタ面積間の比
により正しく規定される。
本発明のカスコード接続電流源回路配置を図面つき詳細
に説明する。
に説明する。
本発明回路配置は、カスコード接続されたトランジスタ
T1及びT2を具え、両トランジスタのコレクタ−エミッタ
通路を出力端子２及び共通端子３（本例ではアースとす
る）の間に直列接続する。この出力端子２には負荷を接
続することができる。この回路配置は、さらに電流ミラ
ー回路を具え、その入力電流経路は、入力端子４及び共
通端子３の間にダイオード接続トランジスタT4及びT5並
びにトランジスタT6のコレクタ−エミッタ通路の直列接
続配置を具える。電流Ｉを発生する電流源I1を入力端子
４及び供給端子５に接続する。電流ミラー回路はさらに
出力電流経路を具え、この出力電流経路は、供給端子５
及び共通端子３の間に、ベースがトランジスタT4のベー
スに接続されたトランジスタT7のコレクタ−エミッタ通
路と、抵抗値Ｒの抵抗R1と、ベースがトランジスタT6の
ベースに接続され且つトランジスタT2のベースに接続さ
れたダイオード接続トランジスタT8との直列接続配置を
具える。
T1及びT2を具え、両トランジスタのコレクタ−エミッタ
通路を出力端子２及び共通端子３（本例ではアースとす
る）の間に直列接続する。この出力端子２には負荷を接
続することができる。この回路配置は、さらに電流ミラ
ー回路を具え、その入力電流経路は、入力端子４及び共
通端子３の間にダイオード接続トランジスタT4及びT5並
びにトランジスタT6のコレクタ−エミッタ通路の直列接
続配置を具える。電流Ｉを発生する電流源I1を入力端子
４及び供給端子５に接続する。電流ミラー回路はさらに
出力電流経路を具え、この出力電流経路は、供給端子５
及び共通端子３の間に、ベースがトランジスタT4のベー
スに接続されたトランジスタT7のコレクタ−エミッタ通
路と、抵抗値Ｒの抵抗R1と、ベースがトランジスタT6の
ベースに接続され且つトランジスタT2のベースに接続さ
れたダイオード接続トランジスタT8との直列接続配置を
具える。
トランジスタT4，T5及びT6のエミッタ面積が例えばトラ
ンジスタT7及びT8のエミッタ面積の２倍である場合に
は、トランジスタT4及びT7を共通ベースとし、並びにト
ランジスタT6及びT8を共通ベースとすることにより、出
力電流経路にI/2にほぼ等しい電流が流れる。トランジ
スタT4及びT7は同一のベース電圧を有するため、入力電
流経路及び出力電流経路における前記両共通ベース及び
共通端子３間の電圧は等しくなる。これがため、この回
路配置に対して次の式が成立する。
ンジスタT7及びT8のエミッタ面積の２倍である場合に
は、トランジスタT4及びT7を共通ベースとし、並びにト
ランジスタT6及びT8を共通ベースとすることにより、出
力電流経路にI/2にほぼ等しい電流が流れる。トランジ
スタT4及びT7は同一のベース電圧を有するため、入力電
流経路及び出力電流経路における前記両共通ベース及び
共通端子３間の電圧は等しくなる。これがため、この回
路配置に対して次の式が成立する。
ＶＢＥＴ４＋ＶＢＥＴ５＋ＶＣＥＴ６＝ＶＢＥＴ７＋Ｖ
Ｒ＋ＶＢＥＴ８ (1) ただし、ＶＢＥ（ＶＢＥＴ４，ＶＢＥＴ５，
ＶＢＥＴ７，ＶＢＥＴ８）は該当するトランジスタのベ
ース−エミッタ電圧であり、ＶＣＥＴ６はトランジスタ
T6のコレクタ−エミッタ電圧であり、及びＶＲは抵抗R1
の両端間の電圧である。両電流の比及びトランジスタ
T4，T5及びT6のエミッタ面積及びトランジスタT7及びT8
のエミッタ面積の比のため、トランジスタT4，T5，T7及
びT8のベース−エミッタ電圧は等しくなり、(1)式から ＶＣＥＴ６＝ＶＲ (2) となる。トランジスタT1及びT2のエミッタ面積が例えば
トランジスタT4，T5及びT6のエミッタ面積の２倍である
場合には、トランジスタT1及びT2の流れる電流は入力電
流経路の電流の２倍となる。さらに、トランジスタT4の
ベース及び共通端子３間の電圧は、 ＶＣＥＴ６＋ＶＢＥＴ５＋ＶＢＥＴ４＝ＶＢＥＴ７＋Ｖ
ＢＥＴ１＋ＶＣＥＴ２ (3)となる。各電流の比及びト
ランジスタT4，T5，T7及びT1のエミッタ面積の比のた
め、式(2)から ＶＣＥＴ６＝ＶＣＥＴ２ (4) が導かれる。両コレクタ−エミッタ電圧は等しいため、
トランジスタT2及びT6の電流の比は両トランジスタのエ
ミッタ面積の比に依存し、従って、本例においてトラン
ジスタT2の電流はトランジスタT6の電流の２倍となる。
さらに、トランジスタT1のベースの電圧は一定である。
その理由は、約I/2の定電流が抵抗R1トランジスタT8の
直列接続配置を流れるからである。
Ｒ＋ＶＢＥＴ８ (1) ただし、ＶＢＥ（ＶＢＥＴ４，ＶＢＥＴ５，
ＶＢＥＴ７，ＶＢＥＴ８）は該当するトランジスタのベ
ース−エミッタ電圧であり、ＶＣＥＴ６はトランジスタ
T6のコレクタ−エミッタ電圧であり、及びＶＲは抵抗R1
の両端間の電圧である。両電流の比及びトランジスタ
T4，T5及びT6のエミッタ面積及びトランジスタT7及びT8
のエミッタ面積の比のため、トランジスタT4，T5，T7及
びT8のベース−エミッタ電圧は等しくなり、(1)式から ＶＣＥＴ６＝ＶＲ (2) となる。トランジスタT1及びT2のエミッタ面積が例えば
トランジスタT4，T5及びT6のエミッタ面積の２倍である
場合には、トランジスタT1及びT2の流れる電流は入力電
流経路の電流の２倍となる。さらに、トランジスタT4の
ベース及び共通端子３間の電圧は、 ＶＣＥＴ６＋ＶＢＥＴ５＋ＶＢＥＴ４＝ＶＢＥＴ７＋Ｖ
ＢＥＴ１＋ＶＣＥＴ２ (3)となる。各電流の比及びト
ランジスタT4，T5，T7及びT1のエミッタ面積の比のた
め、式(2)から ＶＣＥＴ６＝ＶＣＥＴ２ (4) が導かれる。両コレクタ−エミッタ電圧は等しいため、
トランジスタT2及びT6の電流の比は両トランジスタのエ
ミッタ面積の比に依存し、従って、本例においてトラン
ジスタT2の電流はトランジスタT6の電流の２倍となる。
さらに、トランジスタT1のベースの電圧は一定である。
その理由は、約I/2の定電流が抵抗R1トランジスタT8の
直列接続配置を流れるからである。
式(2)及び(4)が一致することによりトランジスタT2のコ
レクタ−エミッタ電圧の値は抵抗R1の抵抗値に依存す
る。所定の電流値に対してこの抵抗値を、この抵抗両端
間の電圧がトランジスタT2のベース−エミッタ電圧より
低くなるように選定する。供給電圧が3V，電流Ｉが100
μＡ、抵抗R1が4KΩの回路配置の実例においては、エミ
ッタ面積間の所定比に対するトランジスタT2の電圧即ち
コレクタ−エミッタ電圧が200mＶとなる。この電圧では
トランジスタT2は飽和していない。電流が供給電圧の直
線関数として増大する電流源I1を使用する場合、回路配
置が作動し得る最低供給電圧1.6Vに対し電流Ｉ＝53μＡ
となる。従って抵抗R1＝4KΩの両端間の電圧即ちトラン
ジスタT2のコレクタ−エミッタ電圧が106mＶに等しくな
り、この電圧はトランジスタT2が飽和しないようにする
には十分な値である。このトランジスタT2の低コレクタ
−エミッタ電圧の主な利点は、トランジスタT1のコレク
タ電圧が比較的低いことである。信号電流をトランジス
タT2のコレクタに供給する場合、トランジスタT2のコレ
クタ−エミッタ電圧に単位飽和電圧を加えた値に等しい
最低電圧でトランジスタT1のコレクタを駆動することが
できる。
レクタ−エミッタ電圧の値は抵抗R1の抵抗値に依存す
る。所定の電流値に対してこの抵抗値を、この抵抗両端
間の電圧がトランジスタT2のベース−エミッタ電圧より
低くなるように選定する。供給電圧が3V，電流Ｉが100
μＡ、抵抗R1が4KΩの回路配置の実例においては、エミ
ッタ面積間の所定比に対するトランジスタT2の電圧即ち
コレクタ−エミッタ電圧が200mＶとなる。この電圧では
トランジスタT2は飽和していない。電流が供給電圧の直
線関数として増大する電流源I1を使用する場合、回路配
置が作動し得る最低供給電圧1.6Vに対し電流Ｉ＝53μＡ
となる。従って抵抗R1＝4KΩの両端間の電圧即ちトラン
ジスタT2のコレクタ−エミッタ電圧が106mＶに等しくな
り、この電圧はトランジスタT2が飽和しないようにする
には十分な値である。このトランジスタT2の低コレクタ
−エミッタ電圧の主な利点は、トランジスタT1のコレク
タ電圧が比較的低いことである。信号電流をトランジス
タT2のコレクタに供給する場合、トランジスタT2のコレ
クタ−エミッタ電圧に単位飽和電圧を加えた値に等しい
最低電圧でトランジスタT1のコレクタを駆動することが
できる。
この回路配置の他の利点は、トランジスタT2のコレクタ
−エミッタ電圧即ちコレクタ電流なしに信号電流をトラ
ンジスタT2のコレクタに供給することができる。その理
由はトランジスタT2のコレクタ−エミッタ電圧がトラン
ジスタT6のコレクタ−エミッタ電圧に等しいからであ
る。トランジスタT2のコレクタ電流を生じるコレクタ−
エミッタ電圧がなくとも全信号電流がトランジスタT1の
コレクタに現れ、アーリー効果により変動する。
−エミッタ電圧即ちコレクタ電流なしに信号電流をトラ
ンジスタT2のコレクタに供給することができる。その理
由はトランジスタT2のコレクタ−エミッタ電圧がトラン
ジスタT6のコレクタ−エミッタ電圧に等しいからであ
る。トランジスタT2のコレクタ電流を生じるコレクタ−
エミッタ電圧がなくとも全信号電流がトランジスタT1の
コレクタに現れ、アーリー効果により変動する。
本発明は図に示した実施例に限定されない。例えば、与
えたエミッタ面積比とは異なるエミッタ面積比を使用す
ることができる。さらに、１個以上のトランジスタをト
ランジスタT1と並列に配置することもできる。またPNP
型トランジスタをNPN型トランジスタの代わりに使用す
ることもできる。
えたエミッタ面積比とは異なるエミッタ面積比を使用す
ることができる。さらに、１個以上のトランジスタをト
ランジスタT1と並列に配置することもできる。またPNP
型トランジスタをNPN型トランジスタの代わりに使用す
ることもできる。
図は本発明のカスコード接続電流源回路配置の回路図で
ある。 T1 T2,T4〜T8…NPN型トランジスタ ２…出力端子、３…共通端子 ４…入力端子、５…供給端子 R1…抵抗、I1…電流源
ある。 T1 T2,T4〜T8…NPN型トランジスタ ２…出力端子、３…共通端子 ４…入力端子、５…供給端子 R1…抵抗、I1…電流源
Claims (2)
- 【請求項１】１番目のトランジスタ(T1)と２番目のトラ
ンジスタ(T2)、及び３番目のトランジスタ(T8)を有して
成り、 １番目のトランジスタのコレクタ・エミッタ経路と２番
目のトランジスタのコレクタ・エミッタ経路とは、出力
端子(2)と共通端子(3)と間に直列に接続され、 ３番目のトランジスタはダイオードとして接続されてお
り、 ３番目のトランジスタ(T8)のベースは２番目のトランジ
スタ(T2)のベースに接続されており、 ２番目のトランジスタ(T2)のエミッタ及び３番目のトラ
ンジスタ(T8)のエミッタは共通端子(3)に接続されてい
るカスコード接続電流源回路配置において、 該カスコード接続電流源回路配置は、入力端子(4)と共
通端子(3)との間に接続される入力電流経路、及び供給
端子(5)と共通端子(3)との間に接続される出力電流経
路、を持つ電流ミラーを、更に有して成り、 上記入力電流経路は、ダイオードとして接続されている
４番目のトランジスタ(T4)のコレクタ・エミッタ経路
と、ダイオードとして接続されている５番目のトランジ
スタ(T5)のコレクタ・エミッタ経路と、６番目のトラン
ジスタ(T6)のコレクタ・エミッタ経路との直列配置を有
し、 ４番目のトランジスタ(T4)のコレクタは入力端子(4)に
接続されており、５番目のトランジスタ(T5)のコレクタ
は４番目のトランジスタ(T4)のエミッタに接続されてお
り、５番目のトランジスタ(T5)のエミッタは６番目のト
ランジスタ(T6)のコレクタに接続されており、６番目の
トランジスタ(T6)のエミッタは共通端子(3)に接続され
ており、 上記出力電流経路は、７番目のトランジスタ(T7)のコレ
クタ・エミッタ経路と、抵抗(R1)と、３番目のトランジ
スタ(T8)のコレクタ・エミッタ経路との直列配置を有
し、 ７番目のトランジスタ(T7)のコレクタは供給端子(5)に
接続されており、７番目のトランジスタ(T7)のベースは
４番目のトランジスタ(T4)のベースに接続されており、
７番目のトランジスタ(T7)のエミッタは抵抗(R1)の一方
の端子及び１番目のトランジスタ(T1)のベースに接続さ
れており、抵抗(R1)のもう一方の端子は３番目のトラン
ジスタ(T8)のコレクタに接続されている ことを特徴とするカスコード接続電流源回路配置。 - 【請求項２】抵抗(R1)の抵抗値は、この抵抗の両端の電
圧が１つのトランジスタのベース・エミッタ電圧よりも
小さくなるように選定されていることを特徴とする特許
請求の範囲第１項に記載のカスコード接続電流源回路配
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8400637 | 1984-02-29 | ||
| NL8400637A NL8400637A (nl) | 1984-02-29 | 1984-02-29 | Kaskode-stroombronschakeling. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60205618A JPS60205618A (ja) | 1985-10-17 |
| JPH0656570B2 true JPH0656570B2 (ja) | 1994-07-27 |
Family
ID=19843566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60035416A Expired - Lifetime JPH0656570B2 (ja) | 1984-02-29 | 1985-02-26 | カスコード接続電流源回路配置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4591804A (ja) |
| EP (1) | EP0155720B1 (ja) |
| JP (1) | JPH0656570B2 (ja) |
| KR (1) | KR930001291B1 (ja) |
| CA (1) | CA1210090A (ja) |
| DE (1) | DE3575213D1 (ja) |
| HK (1) | HK86791A (ja) |
| NL (1) | NL8400637A (ja) |
| SG (1) | SG87090G (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8500059A (nl) * | 1985-01-11 | 1986-08-01 | Philips Nv | Inrichting voor het weergeven van informatie van een optisch uitleesbare registratiedrager. |
| ATE53153T1 (de) * | 1985-09-30 | 1990-06-15 | Siemens Ag | Digital-analog-umsetzer mit temperaturkompensation. |
| FR2615637B1 (fr) * | 1987-05-22 | 1989-07-28 | Radiotechnique Compelec | Miroir de courant a tension de sortie elevee |
| US4961046A (en) * | 1988-08-19 | 1990-10-02 | U.S. Philips Corp. | Voltage-to-current converter |
| US4879524A (en) * | 1988-08-22 | 1989-11-07 | Texas Instruments Incorporated | Constant current drive circuit with reduced transient recovery time |
| DE69011366T2 (de) * | 1989-03-15 | 1995-02-23 | Philips Nv | Stromverstärker. |
| US5248932A (en) * | 1990-01-13 | 1993-09-28 | Harris Corporation | Current mirror circuit with cascoded bipolar transistors |
| US5134310A (en) * | 1991-01-23 | 1992-07-28 | Ramtron Corporation | Current supply circuit for driving high capacitance load in an integrated circuit |
| DE69216824T2 (de) * | 1992-08-26 | 1997-09-11 | Sgs Thomson Microelectronics | Stromspiegel mit hoher Impedanz und Präzision |
| US5365198A (en) * | 1993-09-23 | 1994-11-15 | Philips Electronics North America Corporation | Wideband amplifier circuit using npn transistors |
| US5742154A (en) * | 1995-06-30 | 1998-04-21 | Maxim Integrated Products | Multi-stage current feedback amplifier |
| US5617056A (en) * | 1995-07-05 | 1997-04-01 | Motorola, Inc. | Base current compensation circuit |
| US5680038A (en) * | 1996-06-20 | 1997-10-21 | Lsi Logic Corporation | High-swing cascode current mirror |
| US5923217A (en) * | 1997-06-27 | 1999-07-13 | Motorola, Inc. | Amplifier circuit and method for generating a bias voltage |
| JP2000124744A (ja) * | 1998-10-12 | 2000-04-28 | Texas Instr Japan Ltd | 定電圧発生回路 |
| DE19930381A1 (de) * | 1999-07-01 | 2001-01-04 | Philips Corp Intellectual Pty | Stromspiegelanordnung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936725A (en) * | 1974-08-15 | 1976-02-03 | Bell Telephone Laboratories, Incorporated | Current mirrors |
| US4345217A (en) * | 1980-08-05 | 1982-08-17 | Motorola, Inc. | Cascode current source |
-
1984
- 1984-02-29 NL NL8400637A patent/NL8400637A/nl not_active Application Discontinuation
-
1985
- 1985-02-19 US US06/703,147 patent/US4591804A/en not_active Expired - Fee Related
- 1985-02-25 EP EP85200255A patent/EP0155720B1/en not_active Expired - Lifetime
- 1985-02-25 CA CA000475077A patent/CA1210090A/en not_active Expired
- 1985-02-25 DE DE8585200255T patent/DE3575213D1/de not_active Expired - Lifetime
- 1985-02-26 JP JP60035416A patent/JPH0656570B2/ja not_active Expired - Lifetime
- 1985-02-27 KR KR1019850001246A patent/KR930001291B1/ko not_active Expired - Fee Related
-
1990
- 1990-10-25 SG SG870/90A patent/SG87090G/en unknown
-
1991
- 1991-10-31 HK HK867/91A patent/HK86791A/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| NL8400637A (nl) | 1985-09-16 |
| DE3575213D1 (de) | 1990-02-08 |
| JPS60205618A (ja) | 1985-10-17 |
| EP0155720A1 (en) | 1985-09-25 |
| KR930001291B1 (ko) | 1993-02-25 |
| KR850006987A (ko) | 1985-10-25 |
| EP0155720B1 (en) | 1990-01-03 |
| SG87090G (en) | 1990-12-21 |
| CA1210090A (en) | 1986-08-19 |
| US4591804A (en) | 1986-05-27 |
| HK86791A (en) | 1991-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3194604B2 (ja) | バンドギャップ基準回路 | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| US4961046A (en) | Voltage-to-current converter | |
| JP3110502B2 (ja) | カレント・ミラー回路 | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US4573019A (en) | Current mirror circuit | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JP3338219B2 (ja) | 定電流発生回路 | |
| JPH0615299Y2 (ja) | 定電流源回路 | |
| JPH0434567Y2 (ja) | ||
| JPH0332096Y2 (ja) | ||
| JPH0828627B2 (ja) | 増幅回路 | |
| EP0332714A1 (en) | Temperature compensated current source | |
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JPH0477329B2 (ja) | ||
| JPH0347010B2 (ja) | ||
| JPH0646370B2 (ja) | 定電流回路 | |
| JPH0519844B2 (ja) | ||
| JPH07106865A (ja) | 定電流回路 | |
| JPH08172324A (ja) | ゲイン可変差動増幅器 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH0342725B2 (ja) | ||
| JPS5927487B2 (ja) | バイアス電圧発生回路 |