JP3294355B2 - 電流源回路 - Google Patents
電流源回路Info
- Publication number
- JP3294355B2 JP3294355B2 JP35792992A JP35792992A JP3294355B2 JP 3294355 B2 JP3294355 B2 JP 3294355B2 JP 35792992 A JP35792992 A JP 35792992A JP 35792992 A JP35792992 A JP 35792992A JP 3294355 B2 JP3294355 B2 JP 3294355B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- transistors
- base
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、電流源回路に関し、
特に電源電圧に依存しない安定した出力電流の得られる
電流源回路に関する。
特に電源電圧に依存しない安定した出力電流の得られる
電流源回路に関する。
【０００２】
【従来の技術】従来、電源電圧に依存しない電流源回路
として、熱電圧ＶT （ＶT ＝ｋＴ／ｑ）を基準とする電
流源回路が知られている（例えば、Ｐ．Ｒ．グレイ，
Ｒ．Ｇ．メイヤー共著“アナログ集積回路設計技術”上
巻，1990年11月30日，培風館発行，第263 〜265 頁参
照）。この電流源回路は、図３に示すように、エミッタ
面積の比が１：ｎのトランジスタ101 ，102 と、該トラ
ンジスタ101 ，102 に負荷として接続されたトランジス
タ103 ，104 からなるカレントミラー回路とで構成され
ている。なお図３において、105 ，106 は電流源トラン
ジスタであり、また前記トランジスタ102 のエミッタに
は抵抗Ｒが接続されている。
として、熱電圧ＶT （ＶT ＝ｋＴ／ｑ）を基準とする電
流源回路が知られている（例えば、Ｐ．Ｒ．グレイ，
Ｒ．Ｇ．メイヤー共著“アナログ集積回路設計技術”上
巻，1990年11月30日，培風館発行，第263 〜265 頁参
照）。この電流源回路は、図３に示すように、エミッタ
面積の比が１：ｎのトランジスタ101 ，102 と、該トラ
ンジスタ101 ，102 に負荷として接続されたトランジス
タ103 ，104 からなるカレントミラー回路とで構成され
ている。なお図３において、105 ，106 は電流源トラン
ジスタであり、また前記トランジスタ102 のエミッタに
は抵抗Ｒが接続されている。
【０００３】このように構成された電流源回路において
は、トランジスタ103 ，104 によるカレントミラー回路
により、トランジスタ103 のコレクタ電流Ｉref と、ト
ランジスタ102 のコレクタ電流ＩC2とは等しくなるた
め、抵抗Ｒの両端には、ＶT ｌn ｎの電圧が現れ、次式
（１）で表される電流ＩC2が流れる。 ＩC2＝ＩOUT ＝ＶT ／Ｒ・ｌn ｎ ・・・・・（１） 上記（１）式から明らかなように、出力電流ＩOUT は電
源電圧ＶCCに依存しない。
は、トランジスタ103 ，104 によるカレントミラー回路
により、トランジスタ103 のコレクタ電流Ｉref と、ト
ランジスタ102 のコレクタ電流ＩC2とは等しくなるた
め、抵抗Ｒの両端には、ＶT ｌn ｎの電圧が現れ、次式
（１）で表される電流ＩC2が流れる。 ＩC2＝ＩOUT ＝ＶT ／Ｒ・ｌn ｎ ・・・・・（１） 上記（１）式から明らかなように、出力電流ＩOUT は電
源電圧ＶCCに依存しない。
【０００４】しかしながら、上記図３に示された従来の
電流源回路においては、実際には電源電圧ＶCCが変動し
た場合、アーリー効果によってＩref 及びＩC2に誤差が
生じるため、出力電流ＩOUT は電源電圧ＶCCに依存する
ことになる。特に高精度が要求される電流源回路では、
出力電流ＩOUT の変動が問題になる。
電流源回路においては、実際には電源電圧ＶCCが変動し
た場合、アーリー効果によってＩref 及びＩC2に誤差が
生じるため、出力電流ＩOUT は電源電圧ＶCCに依存する
ことになる。特に高精度が要求される電流源回路では、
出力電流ＩOUT の変動が問題になる。
【０００５】この問題を解決する手段として、米国特許
第４４３５６７８号明細書には、図４に示すような電流
源回路が開示されている。この電流源回路は、ＰＮＰト
ランジスタ114 ，115 のコレクタ電流の差をＮＰＮトラ
ンジスタ112 で増幅して、ＰＮＰトランジスタ111 ，11
4 ，115 で構成されているカレントミラー回路によっ
て、ＰＮＰトランジスタ114 ，115 に帰還をかけ、電源
電圧ＶCCの変動によって生じる誤差が零になるように構
成している。
第４４３５６７８号明細書には、図４に示すような電流
源回路が開示されている。この電流源回路は、ＰＮＰト
ランジスタ114 ，115 のコレクタ電流の差をＮＰＮトラ
ンジスタ112 で増幅して、ＰＮＰトランジスタ111 ，11
4 ，115 で構成されているカレントミラー回路によっ
て、ＰＮＰトランジスタ114 ，115 に帰還をかけ、電源
電圧ＶCCの変動によって生じる誤差が零になるように構
成している。
【０００６】
【発明が解決しようとする課題】しかしながら、図４に
示した帰還形電流源回路においても、図３に示した従来
の電流源回路よりは改善されるが、増幅段の利得が小さ
い等の理由により、出力電流ＩOUT は電源電圧ＶCCの変
動の影響を受ける。
示した帰還形電流源回路においても、図３に示した従来
の電流源回路よりは改善されるが、増幅段の利得が小さ
い等の理由により、出力電流ＩOUT は電源電圧ＶCCの変
動の影響を受ける。
【０００７】本発明は、従来の電流源回路の上記問題点
を解消するためになされたもので、電源電圧の変動の影
響を受けず安定した出力電流が得られるようにした電流
源回路を提供することを目的とする。
を解消するためになされたもので、電源電圧の変動の影
響を受けず安定した出力電流が得られるようにした電流
源回路を提供することを目的とする。
【０００８】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明に係る電流源回路は、エミッタを抵
抗の一端に接続した第１のトランジスタと、エミッタを
前記抵抗の他端に接続した第２のトランジスタと、エミ
ッタを前記抵抗の他端に接続すると共にベースを前記第
１及び第２のトランジスタの各ベースに接続した第３の
トランジスタと、エミッタ接地・ベース接地形増幅回路
とを備え、前記第１及び第２のトランジスタのコレクタ
を前記エミッタ接地・ベース接地形増幅回路の入力部に
接続し、前記エミッタ接地・ベース接地形増幅回路の出
力部を前記第１，第２及び第３のトランジスタのベース
に接続し、前記第３のトランジスタのコレクタから出力
電流を得るように構成するものである。
決するため、本発明に係る電流源回路は、エミッタを抵
抗の一端に接続した第１のトランジスタと、エミッタを
前記抵抗の他端に接続した第２のトランジスタと、エミ
ッタを前記抵抗の他端に接続すると共にベースを前記第
１及び第２のトランジスタの各ベースに接続した第３の
トランジスタと、エミッタ接地・ベース接地形増幅回路
とを備え、前記第１及び第２のトランジスタのコレクタ
を前記エミッタ接地・ベース接地形増幅回路の入力部に
接続し、前記エミッタ接地・ベース接地形増幅回路の出
力部を前記第１，第２及び第３のトランジスタのベース
に接続し、前記第３のトランジスタのコレクタから出力
電流を得るように構成するものである。
【０００９】このように第１及び第２のトランジスタの
コレクタ電流が利得の高いエミッタ接地・ベース接地形
増幅回路に入力され、該増幅回路の出力が第１，第２及
び第３のトランジスタのベースに入力されて、第１及び
第２のトランジスタのコレクタ電流が等しくなるように
帰還がかかるようになっているため、第３のトランジス
タのコレクタから得られる出力電流は電源電圧が変動し
ても影響を受けない。
コレクタ電流が利得の高いエミッタ接地・ベース接地形
増幅回路に入力され、該増幅回路の出力が第１，第２及
び第３のトランジスタのベースに入力されて、第１及び
第２のトランジスタのコレクタ電流が等しくなるように
帰還がかかるようになっているため、第３のトランジス
タのコレクタから得られる出力電流は電源電圧が変動し
ても影響を受けない。
【００１０】
【実施例】次に実施例について説明する。図１は、本発
明に係る電流源回路の第１実施例を示す回路構成図であ
る。第１のトランジスタＱ１のエミッタは抵抗Ｒ１の一
端に接続され、第２のトランジスタＱ２のエミッタを前
記抵抗Ｒ１の他端に接続し、更に第３のトランジスタＱ
３のエミッタを前記抵抗Ｒ１の他端に接続し、それらの
第１，第２，第３のトランジスタＱ１，Ｑ２，Ｑ３の各
ベースは共通に接続されている。なお第１のトランジス
タＱ１と第２のトランジスタＱ２のエミッタ比はｎ：１
に構成されている。１はトランジスタＱ４〜Ｑ11及び電
流源Ｉ0 で構成されるエミッタ接地・ベース接地形増幅
回路で、該増幅回路１の入力部には、第１及び第２のト
ランジスタＱ１，Ｑ２のコレクタが接続され、コレクタ
電流Ｉ1 ，Ｉ2 が入力されるようになっており、また前
記エミッタ接地・ベース接地形増幅回路１の出力部は第
１，第２及び第３のトランジスタＱ１，Ｑ２，Ｑ３のベ
ースに接続されている。したがって、利得の高いエミッ
タ接地・ベース接地形増幅回路１により、第１及び第２
のトランジスタＱ１，Ｑ２のコレクタ電流Ｉ1 ，Ｉ2 が
等しくなるように帰還がかかる構成となっている。
明に係る電流源回路の第１実施例を示す回路構成図であ
る。第１のトランジスタＱ１のエミッタは抵抗Ｒ１の一
端に接続され、第２のトランジスタＱ２のエミッタを前
記抵抗Ｒ１の他端に接続し、更に第３のトランジスタＱ
３のエミッタを前記抵抗Ｒ１の他端に接続し、それらの
第１，第２，第３のトランジスタＱ１，Ｑ２，Ｑ３の各
ベースは共通に接続されている。なお第１のトランジス
タＱ１と第２のトランジスタＱ２のエミッタ比はｎ：１
に構成されている。１はトランジスタＱ４〜Ｑ11及び電
流源Ｉ0 で構成されるエミッタ接地・ベース接地形増幅
回路で、該増幅回路１の入力部には、第１及び第２のト
ランジスタＱ１，Ｑ２のコレクタが接続され、コレクタ
電流Ｉ1 ，Ｉ2 が入力されるようになっており、また前
記エミッタ接地・ベース接地形増幅回路１の出力部は第
１，第２及び第３のトランジスタＱ１，Ｑ２，Ｑ３のベ
ースに接続されている。したがって、利得の高いエミッ
タ接地・ベース接地形増幅回路１により、第１及び第２
のトランジスタＱ１，Ｑ２のコレクタ電流Ｉ1 ，Ｉ2 が
等しくなるように帰還がかかる構成となっている。
【００１１】このように構成された電流源回路におい
て、第３のトランジスタＱ３のコレクタから取り出され
る出力電流ＩOUT は、次式（２）で表される。 ＩOUT ＝Ｉ1 （＝Ｉ2 ） ＝（ＶT ／Ｒ1 ）ｌn ｎ ・・・・・（２） Ｒ1 ：抵抗Ｒ１の抵抗値
て、第３のトランジスタＱ３のコレクタから取り出され
る出力電流ＩOUT は、次式（２）で表される。 ＩOUT ＝Ｉ1 （＝Ｉ2 ） ＝（ＶT ／Ｒ1 ）ｌn ｎ ・・・・・（２） Ｒ1 ：抵抗Ｒ１の抵抗値
【００１２】そして、上記のように第１及び第２のトラ
ンジスタＱ１，Ｑ２のコレクタ電流Ｉ1 ，Ｉ2 は常に等
しくなるように、エミッタ接地・ベース接地形増幅回路
１によって帰還がかかっているため、出力電流Ｉ
OUT は、電源電圧ＶCCが変動しても影響を受けない。
ンジスタＱ１，Ｑ２のコレクタ電流Ｉ1 ，Ｉ2 は常に等
しくなるように、エミッタ接地・ベース接地形増幅回路
１によって帰還がかかっているため、出力電流Ｉ
OUT は、電源電圧ＶCCが変動しても影響を受けない。
【００１３】次に第２実施例について説明する。図２
は、第２実施例を示す回路構成図である。この実施例
は、基本的な構成は図１に示した第１実施例と同じであ
るが、エミッタ接地・ベース接地形増幅回路１におい
て、トランジスタＱ12，Ｑ13及び抵抗Ｒ２，Ｒ３を追加
した点で構成を異にするもので、またベースを第１，第
２，第３のトランジスタＱ１，Ｑ２，Ｑ３と共通に接続
し、エミッタに抵抗Ｒ４を接続した出力トランジスタＱ
３′を付加した点で異なっている。すなわち、エミッタ
接地・ベース接地形増幅回路１においては、トランジス
タＱ12のコレクタは電源に、エミッタはトランジスタＱ
10，Ｑ11のベースに、ベースはトランジスタＱ７，Ｑ10
のコレクタに接続されており、またトランジスタＱ13の
コレクタは電源ＶCCに、エミッタは第１，第２，第３の
トランジスタＱ１，Ｑ２，Ｑ３のベースに、ベースはト
ランジスタＱ８，Ｑ11のコレクタに、それぞれ接続され
ている。また抵抗Ｒ２はトランジスタＱ12のエミッタと
接地間に、抵抗Ｒ３はトランジスタＱ13のエミッタと接
地間に、それぞれ接続されている。
は、第２実施例を示す回路構成図である。この実施例
は、基本的な構成は図１に示した第１実施例と同じであ
るが、エミッタ接地・ベース接地形増幅回路１におい
て、トランジスタＱ12，Ｑ13及び抵抗Ｒ２，Ｒ３を追加
した点で構成を異にするもので、またベースを第１，第
２，第３のトランジスタＱ１，Ｑ２，Ｑ３と共通に接続
し、エミッタに抵抗Ｒ４を接続した出力トランジスタＱ
３′を付加した点で異なっている。すなわち、エミッタ
接地・ベース接地形増幅回路１においては、トランジス
タＱ12のコレクタは電源に、エミッタはトランジスタＱ
10，Ｑ11のベースに、ベースはトランジスタＱ７，Ｑ10
のコレクタに接続されており、またトランジスタＱ13の
コレクタは電源ＶCCに、エミッタは第１，第２，第３の
トランジスタＱ１，Ｑ２，Ｑ３のベースに、ベースはト
ランジスタＱ８，Ｑ11のコレクタに、それぞれ接続され
ている。また抵抗Ｒ２はトランジスタＱ12のエミッタと
接地間に、抵抗Ｒ３はトランジスタＱ13のエミッタと接
地間に、それぞれ接続されている。
【００１４】このように構成した電流源回路において
は、エミッタ接地・ベース接地形増幅回路１に付加した
トランジスタＱ12，Ｑ13によってカレントミラー回路の
比が改善されるため、図１に示した第１実施例よりも良
好な出力電流が得られる。第３のトランジスタＱ３のコ
レクタから得られる出力電流ＩOUT1は、次式（３）で表
され、第１実施例と同じになる。 ＩOUT1＝（ＶT ／Ｒ1 ）ｌn ｎ ・・・・・（３）
は、エミッタ接地・ベース接地形増幅回路１に付加した
トランジスタＱ12，Ｑ13によってカレントミラー回路の
比が改善されるため、図１に示した第１実施例よりも良
好な出力電流が得られる。第３のトランジスタＱ３のコ
レクタから得られる出力電流ＩOUT1は、次式（３）で表
され、第１実施例と同じになる。 ＩOUT1＝（ＶT ／Ｒ1 ）ｌn ｎ ・・・・・（３）
【００１５】また付加した出力トランジスタＱ３′のコ
レクタから得られる出力電流ＩOUT2と、抵抗Ｒ４の抵抗
値Ｒ4 には、次式（４）で示す関係がある。 ＩOUT2・Ｒ4 ＝ＶT ｌn （ＩOUT1／ＩOUT2） ・・・・・（４）
レクタから得られる出力電流ＩOUT2と、抵抗Ｒ４の抵抗
値Ｒ4 には、次式（４）で示す関係がある。 ＩOUT2・Ｒ4 ＝ＶT ｌn （ＩOUT1／ＩOUT2） ・・・・・（４）
【００１６】上記式（４）からわわかるように、抵抗Ｒ
４の抵抗値Ｒ4 を適当な値に設定することにより、所望
の出力電流ＩOUT2を得ることができる。
４の抵抗値Ｒ4 を適当な値に設定することにより、所望
の出力電流ＩOUT2を得ることができる。
【００１７】なお、本発明は、上記各実施例に示した回
路構成に限られるものではなく、例えば、ＮＰＮトラン
ジスタとＰＮＰトランジスタの極性を逆にして構成して
もよく、その場合も全く同様な作用効果が得られる。
路構成に限られるものではなく、例えば、ＮＰＮトラン
ジスタとＰＮＰトランジスタの極性を逆にして構成して
もよく、その場合も全く同様な作用効果が得られる。
【００１８】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、利得の高いエミッタ接地・ベース接地
形増幅回路によって、第１及び第２のトランジスタの電
流が等しくなるように帰還がかけられているため、電源
電圧が変動しても出力電流の変動を抑制し、高精度の出
力電流が得られる。
本発明によれば、利得の高いエミッタ接地・ベース接地
形増幅回路によって、第１及び第２のトランジスタの電
流が等しくなるように帰還がかけられているため、電源
電圧が変動しても出力電流の変動を抑制し、高精度の出
力電流が得られる。
【図１】本発明に係る電流源回路の第１実施例を示す回
路構成図である。
路構成図である。
【図２】本発明の第２実施例を示す回路構成図である。
【図３】従来の電流源回路の構成例を示す回路構成図で
ある。
ある。
【図４】従来の電流源回路の他の構成例を示す回路構成
図である。
図である。
Ｑ１ 第１のトランジスタ Ｑ２ 第２のトランジスタ Ｑ３ 第３のトランジスタ Ｒ１ 抵抗 １ エミッタ接地・ベース接地形増幅回路
フロントページの続き (56)参考文献 特開 平５−206752（ＪＰ，Ａ) 特開 平５−243866（ＪＰ，Ａ) 特開 平１−320804（ＪＰ，Ａ) 特開 昭62−260212（ＪＰ，Ａ) 特開 平６−62531（ＪＰ，Ａ) 特開 平４−158417（ＪＰ，Ａ) 特開 昭61−118821（ＪＰ，Ａ) 特開 平４−326408（ＪＰ，Ａ) 特開 平３−16406（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/343 G05F 3/26
Claims (1)
- 【請求項１】 エミッタを抵抗の一端に接続した第１の
トランジスタと、エミッタを前記抵抗の他端に接続した
第２のトランジスタと、エミッタを前記抵抗の他端に接
続すると共にベースを前記第１及び第２のトランジスタ
の各ベースに接続した第３のトランジスタと、エミッタ
接地・ベース接地形増幅回路とを備え、前記第１及び第
２のトランジスタのコレクタを前記エミッタ接地・ベー
ス接地形増幅回路の入力部に接続し、前記エミッタ接地
・ベース接地形増幅回路の出力部を前記第１，第２及び
第３のトランジスタのベースに接続し、前記第３のトラ
ンジスタのコレクタから出力電流を得るように構成した
ことを特徴とする電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35792992A JP3294355B2 (ja) | 1992-12-25 | 1992-12-25 | 電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35792992A JP3294355B2 (ja) | 1992-12-25 | 1992-12-25 | 電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196943A JPH06196943A (ja) | 1994-07-15 |
| JP3294355B2 true JP3294355B2 (ja) | 2002-06-24 |
Family
ID=18456664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35792992A Expired - Fee Related JP3294355B2 (ja) | 1992-12-25 | 1992-12-25 | 電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3294355B2 (ja) |
-
1992
- 1992-12-25 JP JP35792992A patent/JP3294355B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06196943A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| JPH027522B2 (ja) | ||
| JPH0322723B2 (ja) | ||
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH0115168B2 (ja) | ||
| JPH06196945A (ja) | 差動増幅回路 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| US4420725A (en) | Wide-bandwidth low-distortion amplifier | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP2614272B2 (ja) | フィルター回路 | |
| JPH0643951A (ja) | 電流制限回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JPH06196943A (ja) | 電流源回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH06110569A (ja) | 電流源回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP3272063B2 (ja) | 定電流回路 | |
| JPH0326670Y2 (ja) | ||
| JPS6221059Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS6224973Y2 (ja) | ||
| JPH0115224Y2 (ja) | ||
| JP2716560B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020312 |
|
| LAPS | Cancellation because of no payment of annual fees |