JP3627368B2 - アンプ - Google Patents
アンプ Download PDFInfo
- Publication number
- JP3627368B2 JP3627368B2 JP11163696A JP11163696A JP3627368B2 JP 3627368 B2 JP3627368 B2 JP 3627368B2 JP 11163696 A JP11163696 A JP 11163696A JP 11163696 A JP11163696 A JP 11163696A JP 3627368 B2 JP3627368 B2 JP 3627368B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- emitter
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、2つの入力電圧差に応じた出力電流を得るアンプ(Gmアンプという)に関するものである。
【0002】
【従来の技術】
図3は、一般的なGmアンプの基本構成を示す回路図である。
このGmアンプ1は、平衡型のもので、pnp型トランジスタP1,P2、抵抗素子R1、定電流源I1,I2により構成されている。
トランジスタP1およびP2のエミッタ間に抵抗素子R1が接続され、トランジスタP1のベースが入力端子TIN1 に接続され、トランジスタP2のベースが入力端子TIN2 に接続されている。そして、各トランジスタP1,P2のエミッタと抵抗素子R1との接続点が電源電圧VCCの供給ラインに接続された定電流源I1,I2にそれぞれ接続されている。
【0003】
このGmアンプ1では、入力端子TIN1 ,TIN2 に入力される入力電圧VIN1 、VIN2 の電圧差に応じた電流IOUT がトランジスタP1,P2のコレクタから出力される。
【0004】
ところで、図3に示すGmアンプ1では、入力電圧によりトランジスタP1,P2のベース・エミッタ間電圧VBEが変化するため、エミッタ間抵抗素子R1にかかる電圧が入力電圧と異なる。
よって、入力電圧と出力電流の関係がリニアでなく、入力電圧の振幅が大きくなるにつれて、ひずみが増加するという問題がある。
【0005】
そこで、従来、入力電圧と出力電流との関係を直線的(リニア)にするために、VBEの変化を補償した低ひずみGmアンプが提案されている。
【0006】
図4は、この低ひずみGmアンプの構成例を示す回路図である。
このGmアンプ1aでは、入力端子TIN1 とトランジスタP1のベースとの間、並びに入力端子TIN2 とトランジスタP2のベースとの間にそれぞれ補償回路CP1,CP2がそれぞれ設けられている。
【0007】
補償回路CP1は、npn型トランジスタQ1,Q3,Q4、定電流源I3、および抵抗素子R2,R3により構成されている。また、補償回路CP2は、npn型トランジスタQ2,Q5,Q6、定電流源I4、および抵抗素子R4,R5により構成されている。
【0008】
補償回路CP1においては、トランジスタQ1のベースが入力端子TIN1 に接続され、コレクタが電源電圧VCCの供給ラインに接続され、エミッタがトランジスタP1のベース、トランジスタQ3のコレクタおよび定電流源I3に接続されている。トランジスタQ3のエミッタは抵抗素子R3を介して接地ラインGNDに接続され、ベースはトランジスタQ4のベースおよびコレクタに接続され、トランジスタQ4のコレクタとベースとの接続点がトランジスタP1のコレクタに接続され、トランジスタQ4のエミッタが抵抗素子R2を介して接地ラインGNDに接続されている。
【0009】
同様に、補償回路CP2においては、トランジスタQ2のベースが入力端子TIN2 に接続され、コレクタが電源電圧VCCの供給ラインに接続され、エミッタがトランジスタP2のベース、トランジスタQ6のコレクタおよび定電流源I4に接続されている。トランジスタQ6のエミッタは抵抗素子R5を介して接地ラインGNDに接続され、ベースはトランジスタQ5のベースおよびコレクタに接続され、トランジスタQ5のコレクタとベースとの接続点がトランジスタP2のコレクタに接続され、トランジスタQ5のエミッタが抵抗素子R4を介して接地ラインGNDに接続されている。
【0010】
これら補償回路CP1,CP2は抵抗素子R1を挟んでいわゆる線対称構造をなし、同様の機能を有している。
ここで、エミッタ抵抗素子R1にかかる電圧VR1について考察する。
【0011】
補償回路CP1側では、トランジスタP1のコレクタに流れる電流IC(P1) はトランジスタQ4,Q3からなるカレントミラー回路により折り返されて、入力段のトランジスタQ1のエミッタ側に流れることから、トランジスタの電流増幅率hfeが十分に大きいとしてベース電流を無視すると、トランジスタP1とQ1のコレクタ電流IC(P1) ,IC(Q1) は等しくなる。
コレクタ電流が等しいということは、すなわちベース・エミッタ間電圧VBEが等しいので、次の関係が成り立つ。
【0012】
【数1】
ここで、VBE(P1)はトランジスタP1のベース・エミッタ間電圧、VBE(Q1)はトランジスタQ1のベース・エミッタ間電圧である。
【0013】
同様にして、補償回路CP2におけるトランジスタP2のベース・エミッタ間電圧VBE(P2)とトランジスタQ2のベース・エミッタ間電圧VBE(Q2)との間にも次の関係が成り立つ。
【0014】
【数2】
【0015】
ここで、入力端子TIN1 への入力電圧をVIN1 、入力端子TIN2 への入力電圧をVIN2 とし、上記(1),(2)式をふまえてエミッタ抵抗素子R1にかかる電圧VR1を求めると、次のようになる。
【0016】
【数3】
【0017】
すなわち、図4の回路では、入力端子TIN1 と入力端子TIN2 への入力電圧の差ΔVINがそのまま抵抗素子R1の両端にかかることになる。このため、入力電圧と出力電流の関係がリニアになる。
【0018】
【発明が解決しようとする課題】
ところで、図4の回路においては、補償回路CP1,CP2の入力段のトランジスタQ1,Q2のベース電位が電源電圧VCCレベルに固定した場合、いずれのトランジスタもオンにならない状態で安定してしまうことから、各補償回路CP1,CP2にはそれぞれ、初期状態時にトランジスタQ1,Q2のエミッタ側に電流を流すスタータとしての定電流源I3,I4が設けられている。
【0019】
ところが、このスタータとしての定電流源I3,I4による電流の影響で、上述したように、等しくなければならないトランジスタQ1,P1のコレクタ電流IC(Q1) ,IC(P1) 、並びにトランジスタQ2,P2のコレクタ電流IC(Q2) ,IC(P2) 間に誤差が生じ、また、カレントミラー回路を構成するトランジスタQ3,Q4のベース電流IB(Q3) ,IB(Q4) 、およびトランジスタQ5,Q6のベース電流IB(Q3) ,IB(Q4) もトランジスタQ1,P1のコレクタ電流IC(Q1) ,IC(P1) 、並びにトランジスタQ2,P2のコレクタ電流IC(Q2) ,IC(P2) に誤差を生じさせる。
その結果、出力電流の十分なリニアリティが得られないという問題がある。
【0020】
以下、この電流誤差について、さらに詳細に考察する。なお、ここでは、補償回路CP1側を例に説明する。
カレントミラー回路を構成するトランジスタQ3,Q4のベース電位は等しいことから、トランジスタQ3,Q4のベース電流IB(Q3) ,IB(Q4) 、並びにコレクタ電流IC(Q3) ,IC(Q4) は、次の関係を満足する。
【0021】
【数4】
【0022】
そして、トランジスタP1のコレクタ電流IC(P1) は、キルヒホッフの法則により次式で与えられる。
【0023】
【数5】
【0024】
また、トランジスタQ1のコレクタ電流IC(Q1) は、定電流源I3による電流をIe3とすると、次式で与えられる。
【0025】
【数6】
【0026】
上記(5)式および(6)式に基づき、トランジスタP1とQ1とのコレクタ電流の差ΔIC1を求めると次のようになる。
【0027】
【数7】
【0028】
(7)式に示すように、スタータとしての定電流源I3による電流Ie3は、トランジスタQ1,P1のコレクタ電流IC(Q1) ,IC(P1) の電流誤差として現れる。
同様に、補償回路CP2側においても同じ原理により、スタータとしての定電流源I4による電流Ie4は、トランジスタQ2,P2のコレクタ電流IC(Q2) ,IC(P2) の電流誤差として現れる。
【0029】
その結果、図4の回路では、図5に示すように、出力電流のリニアリティの十分な確保が困難である。
【0030】
なお、ベース電流を補償するためにいわゆるウィルソンのカレントミラー回路を適用することも考えられるが、入力ダイナミックレンジが狭くなるため、効果的な解決策とはいえない。
【0031】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、入力ダイナミックレンジを維持しつつ、電流誤差を削減でき、出力電流のリニアリティを改善できるアンプを提供することにある。
【0032】
【課題を解決するための手段】
上記目的を達成するため、本発明では、エミッタ同士が第1の抵抗素子を介して接続され、それらの接続点が第1の電流源に接続された第1導電型の第1および第2のトランジスタを有し、第1および第2のトランジスタのコレクタ側から第1および第2の入力端子への入力電圧差に応じた電流出力を得るアンプであって、ベースが上記第1の入力端子に接続され、コレクタが第1の電源に接続され、エミッタが上記第1のトランジスタのベースに接続された第2導電型の第3のトランジスタと、コレクタが上記第3のトランジスタのエミッタに接続され、エミッタが第2の抵抗素子を介して第2の電源に接続された第2導電型の第4のトランジスタと、コレクタが上記第1のトランジスタのコレクタに接続され、エミッタが第3の抵抗素子を介して第2の電源に接続された第2導電型の第5のトランジスタと、ベースが第2の電流源に接続され、コレクタが第1の電源に接続され、エミッタが上記第4および第5のトランジスタのベースに共通に接続された第2導電型の第6のトランジスタと、ベースが上記第1のトランジスタのコレクタと上記第5のトランジスタのコレクタとの接続点に接続され、エミッタが上記第2の電流源に接続され、コレクタが第2の電源に接続された第1導電型の第7のトランジスタとを有する第1の補償回路と、ベースが上記第2の入力端子に接続され、コレクタが第1の電源に接続され、エミッタが上記第2のトランジスタのベースに接続された第2導電型の第8のトランジスタと、コレクタが上記第8のトランジスタのエミッタに接続され、エミッタが第4の抵抗素子を介して第2の電源に接続された第2導電型の第9のトランジスタと、コレクタが上記第2のトランジスタのコレクタに接続され、エミッタが第5の抵抗素子を介して第2の電源に接続された第2導電型の第10のトランジスタと、ベースが第3の電流源に接続され、コレクタが第1の電源に接続され、エミッタが上記第9および第10のトランジスタのベースに共通に接続された第2導電型の第11のトランジスタと、ベースが上記第2のトランジスタのコレクタと上記第10のトランジスタのコレクタとの接続点に接続され、エミッタが上記第2の電流源に接続され、コレクタが第2の電源に接続された第1導電型の第12のトランジスタとを有する第2の補償回路とを備えた。
【0033】
また、上記アンプにおいて、上記第3のトランジスタのサイズが上記第1のトランジスタのサイズより大きく設定され、上記第8のトランジスタのサイズが上記第2のトランジスタのサイズより大きく設定されている。
【0034】
本発明のアンプによれば、第1および第2の補償回路でカレントミラー回路を構成する第4およ第5のトランジスタ、並びに第9および第10のトランジスタのベース電流誤差が低減される。
また、第6および第7のトランジスタと第2の電流源、並びに第11および12のトランジスタと第3の電流源がスタータの役目を果たし、ラッチアップを起こすことがない。
たとえば、第3および第8のトランジスタのベース電位が第1の電源電圧(VCC)に固定した場合でも、第6のトランジスタおよび第11のトランジスタのエミッタ電流が第4および第5のトランジスタ、並びに第9および第10のトランジスタのベースに流れ、第4および第5のトランジスタ、並びに第9および第10のトランジスタがオン状態となる。そして、第4および第5のトランジスタが第1および第3のトランジスタから、第9および第10のトランジスタが第2および第8のトランジスタから電流を引っ張り、その結果、第1および第3のトランジスタ、並びに第2および第8のトランジスタもオン状態に遷移する。
このように、スタータが要らなくなったため、スタータの電流誤差もないことから、入力ダイナミックレンジは従来回路と同じで、出力電流のリニアリティを十分に確保できる。
【0035】
また、本発明によれば、入力段の第3および第8のトランジスタサイズを、出力段を構成する第1および第2のトランジスタのトランジスタサイズより小さく設定することにより、消費電力の低減を図れる。
【0036】
【発明の実施の形態】
図1は、本発明に係るGmアンプの一実施形態を示す回路図であって、従来例を示す図4と同一構成部分は同一符号をもって表している。
すなわち、本Gmアンプ10は、入力端子TIN1 ,TIN2 、出力段を構成する第1および第2のトランジスタとしてのpnp型トランジスタP1,P2、第1の抵抗素子R1、定電流源I1,I2、および第1および第2の補償回路CP10,CP11により構成されている。
【0037】
トランジスタP1およびP2のエミッタ間に抵抗素子R1が接続され、トランジスタP1のベースが入力端子TIN1 に接続され、トランジスタP2のベースが入力端子TIN2 に接続されている。そして、各トランジスタP1,P2のエミッタと抵抗素子R1との接続点が電源電圧VCCの供給ラインに接続された定電流源I1,I2にそれぞれ接続されている。
【0038】
補償回路CP10は、npn型トランジスタQ1(第3のトランジスタ),Q3(第4のトランジスタ),Q4(第5のトランジスタ),Q10(第6のトランジスタ)、pnp型トランジスタP10(第7のトランジスタ)、定電流源I5、第2の抵抗素子R3、および第3の抵抗素子R2により構成されている。
【0039】
補償回路CP10においては、トランジスタQ1のベースが入力端子TIN1 に接続され、コレクタが電源電圧VCCの供給ラインに接続され、エミッタがトランジスタP1のベースおよびトランジスタQ3のコレクタに接続されている。トランジスタQ3のエミッタは抵抗素子R3を介して接地ラインGNDに接続され、ベースはトランジスタQ4のベースおよびトランジスタQ10のエミッタに接続されている。トランジスタQ4のコレクタがトランジスタP1のコレクタおよびトランジスタP10のベースに接続され、トランジスタQ4のエミッタが抵抗素子R2を介して接地ラインGNDに接続されている。そして、トランジスタQ10のコレクタが電源電圧VCCの供給ラインに接続され、ベースがトランジスタP10のエミッタおよび定電流源I5に接続されている。トランジスタP10のコレクタは接地されている。
【0040】
補償回路CP11は、npn型トランジスタQ2(第8のトランジスタ),Q5(第10のトランジスタ),Q6(第9のトランジスタ),Q11(第11のトランジスタ)、pnp型トランジスタP11(第12のトランジスタ)、定電流源I6、第4の抵抗素子R4、および第5の抵抗素子R5により構成されている。
【0041】
補償回路CP11においては、トランジスタQ2のベースが入力端子TIN2 に接続され、コレクタが電源電圧VCCの供給ラインに接続され、エミッタがトランジスタP2のベースおよびトランジスタQ6のコレクタに接続されている。トランジスタQ6のエミッタは抵抗素子R5を介して接地ラインGNDに接続され、ベースはトランジスタQ5のベースおよびトランジスタQ11のエミッタに接続されている。トランジスタQ5のコレクタがトランジスタP2のコレクタおよびトランジスタP11のベースに接続され、トランジスタQ5のエミッタが抵抗素子R4を介して接地ラインGNDに接続されている。そして、トランジスタQ11のコレクタが電源電圧VCCの供給ラインに接続され、ベースがトランジスタP11のエミッタおよび定電流源I6に接続されている。トランジスタP11のコレクタは接地されている。
【0042】
これら補償回路CP10,CP11は抵抗素子R1を挟んでいわゆる線対称構造をなし、同様の機能を有している。
【0043】
次に、本Gmアンプ10におけるエミッタ間抵抗素子R1にかかる電圧VR1およびトランジスタQ1とP1(Q2とP2)のコレクタ電流誤差について考察する。
【0044】
まず、エミッタ抵抗素子R1にかかる電圧VR1について考察する。
補償回路CP10においては、トランジスタP1のコレクタに流れる電流IC(P1) はトランジスタQ4のコレクタ電流IC(Q3) として流れるとともに、トランジスタQ1のエミッタに接続されたトランジスタQ3のコレクタにも同様の電流IC(Q4) (=IC(Q3) )が流れることから、トランジスタの電流増幅率hfeが十分に大きいとしてベース電流を無視すると、トランジスタP1とQ1のコレクタ電流IC(P1) ,IC(Q1) は等しくなる。
コレクタ電流が等しいということは、すなわちベースエミッタ間電圧VBEが等しいので、前述した(1)式と同様に次の関係式が成り立つ。
【0045】
【数8】
ここで、VBE(P1)はトランジスタP1のベース・エミッタ間電圧、VBE(Q1)はトランジスタQ1のベース・エミッタ間電圧である。
【0046】
同様にして、補償回路CP11におけるトランジスタP2のベース・エミッタ間電圧VBE(P2)とトランジスタQ2のベース・エミッタ間電圧VBE(Q2)との間にも前述した(2)式と同様に次の関係式が成り立つ。
【0047】
【数9】
【0048】
ここで、入力端子TIN1 への入力電圧をVIN1 、入力端子TIN2 への入力電圧をVIN2 とし、上記(8),(9)式をふまえてエミッタ抵抗素子R1にかかる電圧VR1を求めると、前述した(3)式と同様に、次の関係式が成り立つ。
【0049】
【数10】
【0050】
すなわち、図1の回路では、入力端子TIN1 と入力端子TIN2 への入力電圧の差ΔVINがそのまま抵抗素子R1の両端にかかることになる。このため、入力電圧と出力電流の関係がリニアになる。
【0051】
次に、補償回路CP10側を例にトランジスタP1とトランジスタQ1のコレクタ電流IC(P1) ,IC(Q1) 間の電流誤差について説明する。
【0052】
ベースがトランジスタQ10のエミッタに共通に接続されたトランジスタQ3,Q4のベース電位は等しいことから、トランジスタQ3,Q4のベース電流IB(Q3) ,IB(Q4) 、並びにコレクタ電流IC(Q3) ,IC(Q4) は、次の関係を満足する。
【0053】
【数11】
【0054】
そして、トランジスタP1のコレクタ電流IC(P1) は、キルヒホッフの法則により次式で与えられる。
【0055】
【数12】
ここで、Ie5は定電流源I5による電流を示す。
【0056】
また、トランジスタQ1のコレクタ電流IC(Q1) は、次式で与えられる。
【0057】
【数13】
【0058】
上記(12)式および(13)式に基づき、トランジスタP1とQ1のコレクタ電流の差ΔIC2を求めると次のようになる。
【0059】
【数14】
【0060】
(14)式からわかるように、本Gmアンプ10においては、カレントミラー回路を構成するトランジスタQ3,Q4のベース電流の誤差がない。
その代わり、トランジスタP10のベース電流が誤差として見えているが、トランジスタP10のベース電流は電流Ie5の1/hfeである。したがって、Gmアンプ10におけるベース電流誤差は、図4に示す従来回路より(2IB −Ie5/hfe)だけ小さくなっている。
また、電流Ie5はトランジスタP10に電流を流すだけであることから、トランジスタQ3,Q4に流す電流より、十分少なく設定できる。
【0061】
補償回路CP11においても、上述したと同様の理論が成り立ち、補償回路CP10と同様の作用効果を得ることができる。
【0062】
また、従来回路の補償回路にはスタータI3,I4が必要であったが、本回路ではベース電流補償のために追加した、トランジスタQ10,P10,Q11,P11、並びに定電流源I5,I6がスタータの役目を果たす。
もし、トランジスタQ1,Q2のベース電位がVCCに固定した場合でも、トランジスタQ10,Q11のエミッタ電流がトランジスタQ3,Q4,並びにQ5,Q6のベースに流れ、トランジスタQ3,Q4並びにQ5,Q6がオン状態となる。そして、トランジスタQ3,Q4がトランジスタP1、Q1から電流を引っ張り、その結果トランジスタP1,Q1もオン状態に遷移する。同様に、トランジスタQ5,Q6がトランジスタP2、Q2から電流を引っ張り、その結果トランジスタP2,Q2もオン状態に遷移する。
上記のように、本Gmアンプ10にはスタータが要らなくなったため、スタータの電流誤差もないことから、入力ダイナミックレンジは従来回路と同じで、出力電流のリニアリティを十分に確保できる。
【0063】
図2に、図1の回路の伝達特性についてのシミュレーション結果を示す。
図2からわかるように、本発明に係るGmアンプでは、図5に示す従来のGmアンプの伝達特性に比べて出力電流のリニアリティが改善されている。
【0064】
なお、本Gmアンプにおいては、カレントミラーの電流比を変える等、種々の態様が可能である。たとえば、トランジスタQ1とP1、Q2とP2のトランジスタサイズ比を1:mにする等の回路構成が可能である。
この場合、入力段のトランジスタQ1,Q2のサイズを、出力段を構成するトランジスタP1,P2のトランジスタサイズより小さく設定することにより、消費電力の低減を図れる。
【0065】
【発明の効果】
以上説明したように、本発明のアンプによれば、入力ダイナミックレンジは従来回路と同じで、出力電流のリニアリティーを改善できる利点がある。
また、入力段のトランジスタサイズを出力段のトランジスタサイズより小さく設定することにより、低消費電力化を図ることができる。
【図面の簡単な説明】
【図1】本発明に係るアンプの一実施形態を示す回路図である。
【図2】図1の回路の伝達特性を示す図である。
【図3】一般的なアンプの基本構成を示す回路図である。
【図4】補償回路を有する従来のアンプの構成を示す回路図である。
【図5】図4の回路の伝達特性を示す図である。
【符号の説明】
10…Gmアンプ、TIN1 …第1の入力端子、TIN2 …第2の入力端子、P1…pnp型の第1のトランジスタ、,P2…pnp型の第2のトランジスタ、R1…第1の抵抗素子、I1,I2…定電流源、CP10…第1の補償回路、CP11…第2の補償回路、Q1…npn型の第3のトランジスタ、Q2…npn型第8のトランジスタ、Q3…npn型の第4のトランジスタ、Q4…npn型の第5のトランジスタ、Q5…npn型の第10のトランジスタ、Q6…npn型の第9のトランジスタ、Q10…npn型の第6のトランジスタ、Q11…npn型の第11のトランジスタ、P10…pnp型の第7のトランジスタ、P11…pnp型の第12のトランジスタ、R2…第3の抵抗素子、R3…第2の抵抗素子、R4…第4の抵抗素子、R5…第5の抵抗素子、I5,I6…定電流源。
【発明の属する技術分野】
本発明は、2つの入力電圧差に応じた出力電流を得るアンプ(Gmアンプという)に関するものである。
【0002】
【従来の技術】
図3は、一般的なGmアンプの基本構成を示す回路図である。
このGmアンプ1は、平衡型のもので、pnp型トランジスタP1,P2、抵抗素子R1、定電流源I1,I2により構成されている。
トランジスタP1およびP2のエミッタ間に抵抗素子R1が接続され、トランジスタP1のベースが入力端子TIN1 に接続され、トランジスタP2のベースが入力端子TIN2 に接続されている。そして、各トランジスタP1,P2のエミッタと抵抗素子R1との接続点が電源電圧VCCの供給ラインに接続された定電流源I1,I2にそれぞれ接続されている。
【0003】
このGmアンプ1では、入力端子TIN1 ,TIN2 に入力される入力電圧VIN1 、VIN2 の電圧差に応じた電流IOUT がトランジスタP1,P2のコレクタから出力される。
【0004】
ところで、図3に示すGmアンプ1では、入力電圧によりトランジスタP1,P2のベース・エミッタ間電圧VBEが変化するため、エミッタ間抵抗素子R1にかかる電圧が入力電圧と異なる。
よって、入力電圧と出力電流の関係がリニアでなく、入力電圧の振幅が大きくなるにつれて、ひずみが増加するという問題がある。
【0005】
そこで、従来、入力電圧と出力電流との関係を直線的(リニア)にするために、VBEの変化を補償した低ひずみGmアンプが提案されている。
【0006】
図4は、この低ひずみGmアンプの構成例を示す回路図である。
このGmアンプ1aでは、入力端子TIN1 とトランジスタP1のベースとの間、並びに入力端子TIN2 とトランジスタP2のベースとの間にそれぞれ補償回路CP1,CP2がそれぞれ設けられている。
【0007】
補償回路CP1は、npn型トランジスタQ1,Q3,Q4、定電流源I3、および抵抗素子R2,R3により構成されている。また、補償回路CP2は、npn型トランジスタQ2,Q5,Q6、定電流源I4、および抵抗素子R4,R5により構成されている。
【0008】
補償回路CP1においては、トランジスタQ1のベースが入力端子TIN1 に接続され、コレクタが電源電圧VCCの供給ラインに接続され、エミッタがトランジスタP1のベース、トランジスタQ3のコレクタおよび定電流源I3に接続されている。トランジスタQ3のエミッタは抵抗素子R3を介して接地ラインGNDに接続され、ベースはトランジスタQ4のベースおよびコレクタに接続され、トランジスタQ4のコレクタとベースとの接続点がトランジスタP1のコレクタに接続され、トランジスタQ4のエミッタが抵抗素子R2を介して接地ラインGNDに接続されている。
【0009】
同様に、補償回路CP2においては、トランジスタQ2のベースが入力端子TIN2 に接続され、コレクタが電源電圧VCCの供給ラインに接続され、エミッタがトランジスタP2のベース、トランジスタQ6のコレクタおよび定電流源I4に接続されている。トランジスタQ6のエミッタは抵抗素子R5を介して接地ラインGNDに接続され、ベースはトランジスタQ5のベースおよびコレクタに接続され、トランジスタQ5のコレクタとベースとの接続点がトランジスタP2のコレクタに接続され、トランジスタQ5のエミッタが抵抗素子R4を介して接地ラインGNDに接続されている。
【0010】
これら補償回路CP1,CP2は抵抗素子R1を挟んでいわゆる線対称構造をなし、同様の機能を有している。
ここで、エミッタ抵抗素子R1にかかる電圧VR1について考察する。
【0011】
補償回路CP1側では、トランジスタP1のコレクタに流れる電流IC(P1) はトランジスタQ4,Q3からなるカレントミラー回路により折り返されて、入力段のトランジスタQ1のエミッタ側に流れることから、トランジスタの電流増幅率hfeが十分に大きいとしてベース電流を無視すると、トランジスタP1とQ1のコレクタ電流IC(P1) ,IC(Q1) は等しくなる。
コレクタ電流が等しいということは、すなわちベース・エミッタ間電圧VBEが等しいので、次の関係が成り立つ。
【0012】
【数1】
ここで、VBE(P1)はトランジスタP1のベース・エミッタ間電圧、VBE(Q1)はトランジスタQ1のベース・エミッタ間電圧である。
【0013】
同様にして、補償回路CP2におけるトランジスタP2のベース・エミッタ間電圧VBE(P2)とトランジスタQ2のベース・エミッタ間電圧VBE(Q2)との間にも次の関係が成り立つ。
【0014】
【数2】
【0015】
ここで、入力端子TIN1 への入力電圧をVIN1 、入力端子TIN2 への入力電圧をVIN2 とし、上記(1),(2)式をふまえてエミッタ抵抗素子R1にかかる電圧VR1を求めると、次のようになる。
【0016】
【数3】
【0017】
すなわち、図4の回路では、入力端子TIN1 と入力端子TIN2 への入力電圧の差ΔVINがそのまま抵抗素子R1の両端にかかることになる。このため、入力電圧と出力電流の関係がリニアになる。
【0018】
【発明が解決しようとする課題】
ところで、図4の回路においては、補償回路CP1,CP2の入力段のトランジスタQ1,Q2のベース電位が電源電圧VCCレベルに固定した場合、いずれのトランジスタもオンにならない状態で安定してしまうことから、各補償回路CP1,CP2にはそれぞれ、初期状態時にトランジスタQ1,Q2のエミッタ側に電流を流すスタータとしての定電流源I3,I4が設けられている。
【0019】
ところが、このスタータとしての定電流源I3,I4による電流の影響で、上述したように、等しくなければならないトランジスタQ1,P1のコレクタ電流IC(Q1) ,IC(P1) 、並びにトランジスタQ2,P2のコレクタ電流IC(Q2) ,IC(P2) 間に誤差が生じ、また、カレントミラー回路を構成するトランジスタQ3,Q4のベース電流IB(Q3) ,IB(Q4) 、およびトランジスタQ5,Q6のベース電流IB(Q3) ,IB(Q4) もトランジスタQ1,P1のコレクタ電流IC(Q1) ,IC(P1) 、並びにトランジスタQ2,P2のコレクタ電流IC(Q2) ,IC(P2) に誤差を生じさせる。
その結果、出力電流の十分なリニアリティが得られないという問題がある。
【0020】
以下、この電流誤差について、さらに詳細に考察する。なお、ここでは、補償回路CP1側を例に説明する。
カレントミラー回路を構成するトランジスタQ3,Q4のベース電位は等しいことから、トランジスタQ3,Q4のベース電流IB(Q3) ,IB(Q4) 、並びにコレクタ電流IC(Q3) ,IC(Q4) は、次の関係を満足する。
【0021】
【数4】
【0022】
そして、トランジスタP1のコレクタ電流IC(P1) は、キルヒホッフの法則により次式で与えられる。
【0023】
【数5】
【0024】
また、トランジスタQ1のコレクタ電流IC(Q1) は、定電流源I3による電流をIe3とすると、次式で与えられる。
【0025】
【数6】
【0026】
上記(5)式および(6)式に基づき、トランジスタP1とQ1とのコレクタ電流の差ΔIC1を求めると次のようになる。
【0027】
【数7】
【0028】
(7)式に示すように、スタータとしての定電流源I3による電流Ie3は、トランジスタQ1,P1のコレクタ電流IC(Q1) ,IC(P1) の電流誤差として現れる。
同様に、補償回路CP2側においても同じ原理により、スタータとしての定電流源I4による電流Ie4は、トランジスタQ2,P2のコレクタ電流IC(Q2) ,IC(P2) の電流誤差として現れる。
【0029】
その結果、図4の回路では、図5に示すように、出力電流のリニアリティの十分な確保が困難である。
【0030】
なお、ベース電流を補償するためにいわゆるウィルソンのカレントミラー回路を適用することも考えられるが、入力ダイナミックレンジが狭くなるため、効果的な解決策とはいえない。
【0031】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、入力ダイナミックレンジを維持しつつ、電流誤差を削減でき、出力電流のリニアリティを改善できるアンプを提供することにある。
【0032】
【課題を解決するための手段】
上記目的を達成するため、本発明では、エミッタ同士が第1の抵抗素子を介して接続され、それらの接続点が第1の電流源に接続された第1導電型の第1および第2のトランジスタを有し、第1および第2のトランジスタのコレクタ側から第1および第2の入力端子への入力電圧差に応じた電流出力を得るアンプであって、ベースが上記第1の入力端子に接続され、コレクタが第1の電源に接続され、エミッタが上記第1のトランジスタのベースに接続された第2導電型の第3のトランジスタと、コレクタが上記第3のトランジスタのエミッタに接続され、エミッタが第2の抵抗素子を介して第2の電源に接続された第2導電型の第4のトランジスタと、コレクタが上記第1のトランジスタのコレクタに接続され、エミッタが第3の抵抗素子を介して第2の電源に接続された第2導電型の第5のトランジスタと、ベースが第2の電流源に接続され、コレクタが第1の電源に接続され、エミッタが上記第4および第5のトランジスタのベースに共通に接続された第2導電型の第6のトランジスタと、ベースが上記第1のトランジスタのコレクタと上記第5のトランジスタのコレクタとの接続点に接続され、エミッタが上記第2の電流源に接続され、コレクタが第2の電源に接続された第1導電型の第7のトランジスタとを有する第1の補償回路と、ベースが上記第2の入力端子に接続され、コレクタが第1の電源に接続され、エミッタが上記第2のトランジスタのベースに接続された第2導電型の第8のトランジスタと、コレクタが上記第8のトランジスタのエミッタに接続され、エミッタが第4の抵抗素子を介して第2の電源に接続された第2導電型の第9のトランジスタと、コレクタが上記第2のトランジスタのコレクタに接続され、エミッタが第5の抵抗素子を介して第2の電源に接続された第2導電型の第10のトランジスタと、ベースが第3の電流源に接続され、コレクタが第1の電源に接続され、エミッタが上記第9および第10のトランジスタのベースに共通に接続された第2導電型の第11のトランジスタと、ベースが上記第2のトランジスタのコレクタと上記第10のトランジスタのコレクタとの接続点に接続され、エミッタが上記第2の電流源に接続され、コレクタが第2の電源に接続された第1導電型の第12のトランジスタとを有する第2の補償回路とを備えた。
【0033】
また、上記アンプにおいて、上記第3のトランジスタのサイズが上記第1のトランジスタのサイズより大きく設定され、上記第8のトランジスタのサイズが上記第2のトランジスタのサイズより大きく設定されている。
【0034】
本発明のアンプによれば、第1および第2の補償回路でカレントミラー回路を構成する第4およ第5のトランジスタ、並びに第9および第10のトランジスタのベース電流誤差が低減される。
また、第6および第7のトランジスタと第2の電流源、並びに第11および12のトランジスタと第3の電流源がスタータの役目を果たし、ラッチアップを起こすことがない。
たとえば、第3および第8のトランジスタのベース電位が第1の電源電圧(VCC)に固定した場合でも、第6のトランジスタおよび第11のトランジスタのエミッタ電流が第4および第5のトランジスタ、並びに第9および第10のトランジスタのベースに流れ、第4および第5のトランジスタ、並びに第9および第10のトランジスタがオン状態となる。そして、第4および第5のトランジスタが第1および第3のトランジスタから、第9および第10のトランジスタが第2および第8のトランジスタから電流を引っ張り、その結果、第1および第3のトランジスタ、並びに第2および第8のトランジスタもオン状態に遷移する。
このように、スタータが要らなくなったため、スタータの電流誤差もないことから、入力ダイナミックレンジは従来回路と同じで、出力電流のリニアリティを十分に確保できる。
【0035】
また、本発明によれば、入力段の第3および第8のトランジスタサイズを、出力段を構成する第1および第2のトランジスタのトランジスタサイズより小さく設定することにより、消費電力の低減を図れる。
【0036】
【発明の実施の形態】
図1は、本発明に係るGmアンプの一実施形態を示す回路図であって、従来例を示す図4と同一構成部分は同一符号をもって表している。
すなわち、本Gmアンプ10は、入力端子TIN1 ,TIN2 、出力段を構成する第1および第2のトランジスタとしてのpnp型トランジスタP1,P2、第1の抵抗素子R1、定電流源I1,I2、および第1および第2の補償回路CP10,CP11により構成されている。
【0037】
トランジスタP1およびP2のエミッタ間に抵抗素子R1が接続され、トランジスタP1のベースが入力端子TIN1 に接続され、トランジスタP2のベースが入力端子TIN2 に接続されている。そして、各トランジスタP1,P2のエミッタと抵抗素子R1との接続点が電源電圧VCCの供給ラインに接続された定電流源I1,I2にそれぞれ接続されている。
【0038】
補償回路CP10は、npn型トランジスタQ1(第3のトランジスタ),Q3(第4のトランジスタ),Q4(第5のトランジスタ),Q10(第6のトランジスタ)、pnp型トランジスタP10(第7のトランジスタ)、定電流源I5、第2の抵抗素子R3、および第3の抵抗素子R2により構成されている。
【0039】
補償回路CP10においては、トランジスタQ1のベースが入力端子TIN1 に接続され、コレクタが電源電圧VCCの供給ラインに接続され、エミッタがトランジスタP1のベースおよびトランジスタQ3のコレクタに接続されている。トランジスタQ3のエミッタは抵抗素子R3を介して接地ラインGNDに接続され、ベースはトランジスタQ4のベースおよびトランジスタQ10のエミッタに接続されている。トランジスタQ4のコレクタがトランジスタP1のコレクタおよびトランジスタP10のベースに接続され、トランジスタQ4のエミッタが抵抗素子R2を介して接地ラインGNDに接続されている。そして、トランジスタQ10のコレクタが電源電圧VCCの供給ラインに接続され、ベースがトランジスタP10のエミッタおよび定電流源I5に接続されている。トランジスタP10のコレクタは接地されている。
【0040】
補償回路CP11は、npn型トランジスタQ2(第8のトランジスタ),Q5(第10のトランジスタ),Q6(第9のトランジスタ),Q11(第11のトランジスタ)、pnp型トランジスタP11(第12のトランジスタ)、定電流源I6、第4の抵抗素子R4、および第5の抵抗素子R5により構成されている。
【0041】
補償回路CP11においては、トランジスタQ2のベースが入力端子TIN2 に接続され、コレクタが電源電圧VCCの供給ラインに接続され、エミッタがトランジスタP2のベースおよびトランジスタQ6のコレクタに接続されている。トランジスタQ6のエミッタは抵抗素子R5を介して接地ラインGNDに接続され、ベースはトランジスタQ5のベースおよびトランジスタQ11のエミッタに接続されている。トランジスタQ5のコレクタがトランジスタP2のコレクタおよびトランジスタP11のベースに接続され、トランジスタQ5のエミッタが抵抗素子R4を介して接地ラインGNDに接続されている。そして、トランジスタQ11のコレクタが電源電圧VCCの供給ラインに接続され、ベースがトランジスタP11のエミッタおよび定電流源I6に接続されている。トランジスタP11のコレクタは接地されている。
【0042】
これら補償回路CP10,CP11は抵抗素子R1を挟んでいわゆる線対称構造をなし、同様の機能を有している。
【0043】
次に、本Gmアンプ10におけるエミッタ間抵抗素子R1にかかる電圧VR1およびトランジスタQ1とP1(Q2とP2)のコレクタ電流誤差について考察する。
【0044】
まず、エミッタ抵抗素子R1にかかる電圧VR1について考察する。
補償回路CP10においては、トランジスタP1のコレクタに流れる電流IC(P1) はトランジスタQ4のコレクタ電流IC(Q3) として流れるとともに、トランジスタQ1のエミッタに接続されたトランジスタQ3のコレクタにも同様の電流IC(Q4) (=IC(Q3) )が流れることから、トランジスタの電流増幅率hfeが十分に大きいとしてベース電流を無視すると、トランジスタP1とQ1のコレクタ電流IC(P1) ,IC(Q1) は等しくなる。
コレクタ電流が等しいということは、すなわちベースエミッタ間電圧VBEが等しいので、前述した(1)式と同様に次の関係式が成り立つ。
【0045】
【数8】
ここで、VBE(P1)はトランジスタP1のベース・エミッタ間電圧、VBE(Q1)はトランジスタQ1のベース・エミッタ間電圧である。
【0046】
同様にして、補償回路CP11におけるトランジスタP2のベース・エミッタ間電圧VBE(P2)とトランジスタQ2のベース・エミッタ間電圧VBE(Q2)との間にも前述した(2)式と同様に次の関係式が成り立つ。
【0047】
【数9】
【0048】
ここで、入力端子TIN1 への入力電圧をVIN1 、入力端子TIN2 への入力電圧をVIN2 とし、上記(8),(9)式をふまえてエミッタ抵抗素子R1にかかる電圧VR1を求めると、前述した(3)式と同様に、次の関係式が成り立つ。
【0049】
【数10】
【0050】
すなわち、図1の回路では、入力端子TIN1 と入力端子TIN2 への入力電圧の差ΔVINがそのまま抵抗素子R1の両端にかかることになる。このため、入力電圧と出力電流の関係がリニアになる。
【0051】
次に、補償回路CP10側を例にトランジスタP1とトランジスタQ1のコレクタ電流IC(P1) ,IC(Q1) 間の電流誤差について説明する。
【0052】
ベースがトランジスタQ10のエミッタに共通に接続されたトランジスタQ3,Q4のベース電位は等しいことから、トランジスタQ3,Q4のベース電流IB(Q3) ,IB(Q4) 、並びにコレクタ電流IC(Q3) ,IC(Q4) は、次の関係を満足する。
【0053】
【数11】
【0054】
そして、トランジスタP1のコレクタ電流IC(P1) は、キルヒホッフの法則により次式で与えられる。
【0055】
【数12】
ここで、Ie5は定電流源I5による電流を示す。
【0056】
また、トランジスタQ1のコレクタ電流IC(Q1) は、次式で与えられる。
【0057】
【数13】
【0058】
上記(12)式および(13)式に基づき、トランジスタP1とQ1のコレクタ電流の差ΔIC2を求めると次のようになる。
【0059】
【数14】
【0060】
(14)式からわかるように、本Gmアンプ10においては、カレントミラー回路を構成するトランジスタQ3,Q4のベース電流の誤差がない。
その代わり、トランジスタP10のベース電流が誤差として見えているが、トランジスタP10のベース電流は電流Ie5の1/hfeである。したがって、Gmアンプ10におけるベース電流誤差は、図4に示す従来回路より(2IB −Ie5/hfe)だけ小さくなっている。
また、電流Ie5はトランジスタP10に電流を流すだけであることから、トランジスタQ3,Q4に流す電流より、十分少なく設定できる。
【0061】
補償回路CP11においても、上述したと同様の理論が成り立ち、補償回路CP10と同様の作用効果を得ることができる。
【0062】
また、従来回路の補償回路にはスタータI3,I4が必要であったが、本回路ではベース電流補償のために追加した、トランジスタQ10,P10,Q11,P11、並びに定電流源I5,I6がスタータの役目を果たす。
もし、トランジスタQ1,Q2のベース電位がVCCに固定した場合でも、トランジスタQ10,Q11のエミッタ電流がトランジスタQ3,Q4,並びにQ5,Q6のベースに流れ、トランジスタQ3,Q4並びにQ5,Q6がオン状態となる。そして、トランジスタQ3,Q4がトランジスタP1、Q1から電流を引っ張り、その結果トランジスタP1,Q1もオン状態に遷移する。同様に、トランジスタQ5,Q6がトランジスタP2、Q2から電流を引っ張り、その結果トランジスタP2,Q2もオン状態に遷移する。
上記のように、本Gmアンプ10にはスタータが要らなくなったため、スタータの電流誤差もないことから、入力ダイナミックレンジは従来回路と同じで、出力電流のリニアリティを十分に確保できる。
【0063】
図2に、図1の回路の伝達特性についてのシミュレーション結果を示す。
図2からわかるように、本発明に係るGmアンプでは、図5に示す従来のGmアンプの伝達特性に比べて出力電流のリニアリティが改善されている。
【0064】
なお、本Gmアンプにおいては、カレントミラーの電流比を変える等、種々の態様が可能である。たとえば、トランジスタQ1とP1、Q2とP2のトランジスタサイズ比を1:mにする等の回路構成が可能である。
この場合、入力段のトランジスタQ1,Q2のサイズを、出力段を構成するトランジスタP1,P2のトランジスタサイズより小さく設定することにより、消費電力の低減を図れる。
【0065】
【発明の効果】
以上説明したように、本発明のアンプによれば、入力ダイナミックレンジは従来回路と同じで、出力電流のリニアリティーを改善できる利点がある。
また、入力段のトランジスタサイズを出力段のトランジスタサイズより小さく設定することにより、低消費電力化を図ることができる。
【図面の簡単な説明】
【図1】本発明に係るアンプの一実施形態を示す回路図である。
【図2】図1の回路の伝達特性を示す図である。
【図3】一般的なアンプの基本構成を示す回路図である。
【図4】補償回路を有する従来のアンプの構成を示す回路図である。
【図5】図4の回路の伝達特性を示す図である。
【符号の説明】
10…Gmアンプ、TIN1 …第1の入力端子、TIN2 …第2の入力端子、P1…pnp型の第1のトランジスタ、,P2…pnp型の第2のトランジスタ、R1…第1の抵抗素子、I1,I2…定電流源、CP10…第1の補償回路、CP11…第2の補償回路、Q1…npn型の第3のトランジスタ、Q2…npn型第8のトランジスタ、Q3…npn型の第4のトランジスタ、Q4…npn型の第5のトランジスタ、Q5…npn型の第10のトランジスタ、Q6…npn型の第9のトランジスタ、Q10…npn型の第6のトランジスタ、Q11…npn型の第11のトランジスタ、P10…pnp型の第7のトランジスタ、P11…pnp型の第12のトランジスタ、R2…第3の抵抗素子、R3…第2の抵抗素子、R4…第4の抵抗素子、R5…第5の抵抗素子、I5,I6…定電流源。
Claims (2)
- エミッタ同士が第1の抵抗素子を介して接続され、それらの接続点が第1の電流源に接続された第1導電型の第1および第2のトランジスタを有し、第1および第2のトランジスタのコレクタ側から第1および第2の入力端子への入力電圧差に応じた電流出力を得るアンプであって、
ベースが上記第1の入力端子に接続され、コレクタが第1の電源に接続され、エミッタが上記第1のトランジスタのベースに接続された第2導電型の第3のトランジスタと、コレクタが上記第3のトランジスタのエミッタに接続され、エミッタが第2の抵抗素子を介して第2の電源に接続された第2導電型の第4のトランジスタと、コレクタが上記第1のトランジスタのコレクタに接続され、エミッタが第3の抵抗素子を介して第2の電源に接続された第2導電型の第5のトランジスタと、ベースが第2の電流源に接続され、コレクタが第1の電源に接続され、エミッタが上記第4および第5のトランジスタのベースに共通に接続された第2導電型の第6のトランジスタと、ベースが上記第1のトランジスタのコレクタと上記第5のトランジスタのコレクタとの接続点に接続され、エミッタが上記第2の電流源に接続され、コレクタが第2の電源に接続された第1導電型の第7のトランジスタとを有する第1の補償回路と、
ベースが上記第2の入力端子に接続され、コレクタが第1の電源に接続され、エミッタが上記第2のトランジスタのベースに接続された第2導電型の第8のトランジスタと、コレクタが上記第8のトランジスタのエミッタに接続され、エミッタが第4の抵抗素子を介して第2の電源に接続された第2導電型の第9のトランジスタと、コレクタが上記第2のトランジスタのコレクタに接続され、エミッタが第5の抵抗素子を介して第2の電源に接続された第2導電型の第10のトランジスタと、ベースが第3の電流源に接続され、コレクタが第1の電源に接続され、エミッタが上記第9および第10のトランジスタのベースに共通に接続された第2導電型の第11のトランジスタと、ベースが上記第2のトランジスタのコレクタと上記第10のトランジスタのコレクタとの接続点に接続され、エミッタが上記第3の電流源に接続され、コレクタが第2の電源に接続された第1導電型の第12のトランジスタとを有する第2の補償回路と
を備えたアンプ。 - 上記第3のトランジスタのサイズが上記第1のトランジスタのサイズより小さく設定され、上記第8のトランジスタのサイズが上記第2のトランジスタのサイズより小さく設定されている
請求項1記載のアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11163696A JP3627368B2 (ja) | 1996-05-02 | 1996-05-02 | アンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11163696A JP3627368B2 (ja) | 1996-05-02 | 1996-05-02 | アンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09298429A JPH09298429A (ja) | 1997-11-18 |
JP3627368B2 true JP3627368B2 (ja) | 2005-03-09 |
Family
ID=14566339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11163696A Expired - Fee Related JP3627368B2 (ja) | 1996-05-02 | 1996-05-02 | アンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3627368B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3232560B2 (ja) | 1999-01-21 | 2001-11-26 | 日本電気株式会社 | 位相比較回路 |
-
1996
- 1996-05-02 JP JP11163696A patent/JP3627368B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09298429A (ja) | 1997-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH098569A (ja) | 差動増幅回路 | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JP2542623B2 (ja) | カレントミラ−回路 | |
JP2542605B2 (ja) | 電流ミラ−回路配置 | |
JP3627368B2 (ja) | アンプ | |
JPS6154286B2 (ja) | ||
JP2644191B2 (ja) | バッファアンプ | |
JPH04127703A (ja) | 演算増幅回路 | |
JPH05102755A (ja) | 差動増幅器 | |
JPH06326527A (ja) | 増幅回路 | |
JP3107590B2 (ja) | 電流極性変換回路 | |
JP3547895B2 (ja) | 定電流発生回路 | |
JPH0546792A (ja) | 掛算回路 | |
JPS6259926B2 (ja) | ||
JPH07336161A (ja) | 差動増幅器 | |
JPH0363847B2 (ja) | ||
JPH0487407A (ja) | バッファ回路 | |
JPH0646370B2 (ja) | 定電流回路 | |
JPH06236219A (ja) | 定電流回路 | |
JPS63296404A (ja) | 差動増幅回路 | |
JPH0622300B2 (ja) | 電流―電圧変換回路および電流―電流変換回路 | |
JPH05121971A (ja) | 差動増幅器 | |
JPS60119110A (ja) | オペアンプ回路 | |
JPH05327361A (ja) | 演算増幅器 | |
JPH11168331A (ja) | 交流結合バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
LAPS | Cancellation because of no payment of annual fees |