JPH07336161A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH07336161A JPH07336161A JP6123590A JP12359094A JPH07336161A JP H07336161 A JPH07336161 A JP H07336161A JP 6123590 A JP6123590 A JP 6123590A JP 12359094 A JP12359094 A JP 12359094A JP H07336161 A JPH07336161 A JP H07336161A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- current
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】高利得を得ようとした場合にも負荷として働く
カレントミラー回路の無信号出力バイアス電流がβに依
存せず、且つ低電源電圧でも良好な特性が得られる差動
増幅器を提供することを目的としている。 【構成】差動入力トランジスタ対Ｑ１，Ｑ２のコレクタ
に、定電流源Ｉ３，Ｉ４から定電流を供給する。これら
トランジスタ対Ｑ１，Ｑ２の各コレクタには、電流出力
に対して電流利得増倍作用を有する第１，第２のカレン
トミラー回路１７，１８が接続される。カレントミラー
回路１７，１８の電流入力トランジスタＱ８，Ｑ１０に
は、バイアス回路１９からβに応じたベース電流が供給
される。差動入力トランジスタ対Ｑ１，Ｑ２のコレクタ
電位を、接地電位よりもカレントミラー回路１７，１８
の電流入力トランジスタＱ８，Ｑ１０のＶBE分高い電位
で固定することにより、低い電源電圧でも高精度で動作
可能にしたことを特徴としている。
カレントミラー回路の無信号出力バイアス電流がβに依
存せず、且つ低電源電圧でも良好な特性が得られる差動
増幅器を提供することを目的としている。 【構成】差動入力トランジスタ対Ｑ１，Ｑ２のコレクタ
に、定電流源Ｉ３，Ｉ４から定電流を供給する。これら
トランジスタ対Ｑ１，Ｑ２の各コレクタには、電流出力
に対して電流利得増倍作用を有する第１，第２のカレン
トミラー回路１７，１８が接続される。カレントミラー
回路１７，１８の電流入力トランジスタＱ８，Ｑ１０に
は、バイアス回路１９からβに応じたベース電流が供給
される。差動入力トランジスタ対Ｑ１，Ｑ２のコレクタ
電位を、接地電位よりもカレントミラー回路１７，１８
の電流入力トランジスタＱ８，Ｑ１０のＶBE分高い電位
で固定することにより、低い電源電圧でも高精度で動作
可能にしたことを特徴としている。
Description
【０００１】
【産業上の利用分野】この発明は、高利得を得ようとす
る場合においても負荷となるカレントミラー回路の無信
号時出力バイアス電流がβ（エミッタ接地の電流増幅
率）に依存せずに設定できる差動増幅器に関し、特に低
電圧動作を目的とした差動増幅器に関するものである。
る場合においても負荷となるカレントミラー回路の無信
号時出力バイアス電流がβ（エミッタ接地の電流増幅
率）に依存せずに設定できる差動増幅器に関し、特に低
電圧動作を目的とした差動増幅器に関するものである。
【０００２】
【従来の技術】負荷となるカレントミラー回路の無信号
時の出力バイアス電流がβに依存せずに設定できる差動
増幅器として、図４に示すような回路が本出願人による
特願平５−３２５３０３号に提案されている。この差動
増幅器は、差動入力トランジスタ対Ｑ１，Ｑ２、定電流
源Ｉ１、電流利得増倍作用を持たせたカレントミラー回
路１１，１２、及びこれらカレントミラー回路１１，１
２の電流入力トランジスタＱ３，Ｑ５の共通ベース接続
点にバイアス電流を供給するバイアス回路１３等から構
成されている。
時の出力バイアス電流がβに依存せずに設定できる差動
増幅器として、図４に示すような回路が本出願人による
特願平５−３２５３０３号に提案されている。この差動
増幅器は、差動入力トランジスタ対Ｑ１，Ｑ２、定電流
源Ｉ１、電流利得増倍作用を持たせたカレントミラー回
路１１，１２、及びこれらカレントミラー回路１１，１
２の電流入力トランジスタＱ３，Ｑ５の共通ベース接続
点にバイアス電流を供給するバイアス回路１３等から構
成されている。
【０００３】すなわち、差動入力トランジスタ対Ｑ１，
Ｑ２のベースには、バイアス電源ＶREF 及び交流信号源
１４から差動入力信号が供給され、これらトランジスタ
対Ｑ１，Ｑ２のエミッタ共通接続点と接地点間に定電流
源Ｉ１が設けられている。上記カレントミラー回路１１
は、ＰＮＰ型バイポーラトランジスタＱ３，Ｑ４と抵抗
Ｒ１とから形成されており、トランジスタＱ３のエミッ
タは電源Ｖccに、コレクタはトランジスタＱ１のコレク
タに、ベースは抵抗Ｒ１の一端にそれぞれ接続される。
上記トランジスタＱ４のエミッタは電源Ｖccに、コレク
タは電流Ｉout1を出力する第１の出力端子１５に、ベー
スは上記抵抗Ｒ１の他端及びトランジスタＱ３のコレク
タにそれぞれ接続される。同様に、上記カレントミラー
回路１２は、ＰＮＰ型バイポーラトランジスタＱ５，Ｑ
６と抵抗Ｒ２とから形成されており、トランジスタＱ５
のエミッタは電源Ｖccに、コレクタはトランジスタＱ２
のコレクタに、ベースは抵抗Ｒ２の一端にそれぞれ接続
される。上記トランジスタＱ６のエミッタは電源Ｖcc
に、コレクタは電流Ｉout2を出力する第２の出力端子１
６に、ベースは上記抵抗Ｒ２の他端及びトランジスタＱ
５のコレクタにそれぞれ接続される。
Ｑ２のベースには、バイアス電源ＶREF 及び交流信号源
１４から差動入力信号が供給され、これらトランジスタ
対Ｑ１，Ｑ２のエミッタ共通接続点と接地点間に定電流
源Ｉ１が設けられている。上記カレントミラー回路１１
は、ＰＮＰ型バイポーラトランジスタＱ３，Ｑ４と抵抗
Ｒ１とから形成されており、トランジスタＱ３のエミッ
タは電源Ｖccに、コレクタはトランジスタＱ１のコレク
タに、ベースは抵抗Ｒ１の一端にそれぞれ接続される。
上記トランジスタＱ４のエミッタは電源Ｖccに、コレク
タは電流Ｉout1を出力する第１の出力端子１５に、ベー
スは上記抵抗Ｒ１の他端及びトランジスタＱ３のコレク
タにそれぞれ接続される。同様に、上記カレントミラー
回路１２は、ＰＮＰ型バイポーラトランジスタＱ５，Ｑ
６と抵抗Ｒ２とから形成されており、トランジスタＱ５
のエミッタは電源Ｖccに、コレクタはトランジスタＱ２
のコレクタに、ベースは抵抗Ｒ２の一端にそれぞれ接続
される。上記トランジスタＱ６のエミッタは電源Ｖcc
に、コレクタは電流Ｉout2を出力する第２の出力端子１
６に、ベースは上記抵抗Ｒ２の他端及びトランジスタＱ
５のコレクタにそれぞれ接続される。
【０００４】バイアス回路１３は、ＰＮＰ型バイポーラ
トランジスタＱ７、定電流源Ｉ２及び抵抗Ｒ３，Ｒ４か
ら形成される。抵抗Ｒ３，Ｒ４は、トランジスタＱ３，
Ｑ５の共通ベース接続点とトランジスタＱ７のベースと
の間に直列接続される。上記トランジスタＱ７のエミッ
タは電源Ｖccに、コレクタは抵抗Ｒ３とＲ４との接続点
に接続される。そして、上記トランジスタＱ７のコレク
タと接地点間に定電流源Ｉ２が接続されている。
トランジスタＱ７、定電流源Ｉ２及び抵抗Ｒ３，Ｒ４か
ら形成される。抵抗Ｒ３，Ｒ４は、トランジスタＱ３，
Ｑ５の共通ベース接続点とトランジスタＱ７のベースと
の間に直列接続される。上記トランジスタＱ７のエミッ
タは電源Ｖccに、コレクタは抵抗Ｒ３とＲ４との接続点
に接続される。そして、上記トランジスタＱ７のコレク
タと接地点間に定電流源Ｉ２が接続されている。
【０００５】上記構成にあっては、抵抗Ｒ３を介して上
記カレントミラー回路１１，１２の電流入力トランジス
タＱ３，Ｑ５の共通ベース接続点にβに応じたベース電
流を供給できるので、差動入力信号の無信号時には交流
的な負荷抵抗Ｒ１，Ｒ２には電流が流れない。よって、
抵抗Ｒ１，Ｒ２に高抵抗値のものを設けても出力バイア
ス電流がβに依存せずに設定できる。
記カレントミラー回路１１，１２の電流入力トランジス
タＱ３，Ｑ５の共通ベース接続点にβに応じたベース電
流を供給できるので、差動入力信号の無信号時には交流
的な負荷抵抗Ｒ１，Ｒ２には電流が流れない。よって、
抵抗Ｒ１，Ｒ２に高抵抗値のものを設けても出力バイア
ス電流がβに依存せずに設定できる。
【０００６】ところで、上記図４に示した差動増幅器を
電源電圧Ｖccが０．９Ｖ程度で使用する場合（例えば電
源Ｖccとして１．５Ｖの電池を用いている時に、この電
池が消耗して電圧が低下した場合）について考えてみ
る。差動入力トランジスタＱ１，Ｑ２の各コレクタ電位
は、電源電圧Ｖccから負荷として働くカレントミラー回
路１１，１２の電流入力トランジスタＱ３，Ｑ５のベー
ス，エミッタ間電圧ＶBEによって０．７Ｖ程度低下した
電位となる。差動入力トランジスタＱ１，Ｑ２の各コレ
クタ，エミッタ間電圧をトランジスタの飽和電圧Ｖsat
＝０．１５Ｖで保証しようとすると、上記差動入力トラ
ンジスタ対Ｑ１，Ｑ２の共通エミッタと接地点（共通最
低電位）間の電圧を５０ｍＶとする必要がある。このた
め、０．９Ｖ程度の電源電圧で動作させるためには、電
流源Ｉ１に飽和電圧が０．１５Ｖのトランジスタを用い
ることができないため、定電流源Ｉ１としては図５に示
すように抵抗Ｒ５を用いる電流バイアス方式に限定され
る。しかしながら、定電流源として抵抗を用いると、入
力バイアス電位による差動入力トランジスタ対Ｑ１，Ｑ
２のバイアス電流の変化や入力信号電圧に対する電流変
換利得の低下を招き、差動増幅器としての特性が劣化す
るという問題が発生する。
電源電圧Ｖccが０．９Ｖ程度で使用する場合（例えば電
源Ｖccとして１．５Ｖの電池を用いている時に、この電
池が消耗して電圧が低下した場合）について考えてみ
る。差動入力トランジスタＱ１，Ｑ２の各コレクタ電位
は、電源電圧Ｖccから負荷として働くカレントミラー回
路１１，１２の電流入力トランジスタＱ３，Ｑ５のベー
ス，エミッタ間電圧ＶBEによって０．７Ｖ程度低下した
電位となる。差動入力トランジスタＱ１，Ｑ２の各コレ
クタ，エミッタ間電圧をトランジスタの飽和電圧Ｖsat
＝０．１５Ｖで保証しようとすると、上記差動入力トラ
ンジスタ対Ｑ１，Ｑ２の共通エミッタと接地点（共通最
低電位）間の電圧を５０ｍＶとする必要がある。このた
め、０．９Ｖ程度の電源電圧で動作させるためには、電
流源Ｉ１に飽和電圧が０．１５Ｖのトランジスタを用い
ることができないため、定電流源Ｉ１としては図５に示
すように抵抗Ｒ５を用いる電流バイアス方式に限定され
る。しかしながら、定電流源として抵抗を用いると、入
力バイアス電位による差動入力トランジスタ対Ｑ１，Ｑ
２のバイアス電流の変化や入力信号電圧に対する電流変
換利得の低下を招き、差動増幅器としての特性が劣化す
るという問題が発生する。
【０００７】
【発明が解決しようとする課題】上記のように先に出願
した差動増幅器は、負荷となるカレントミラー回路の無
信号時の出力バイアス電流がβに依存せずに設定できる
という利点があるが、負荷として働くカレントミラー回
路の電流入力トランジスタのベース，エミッタ間電圧に
よって差動入力トランジスタのコレクタ電位が低下する
ため、減電圧動作余裕が少なかった。
した差動増幅器は、負荷となるカレントミラー回路の無
信号時の出力バイアス電流がβに依存せずに設定できる
という利点があるが、負荷として働くカレントミラー回
路の電流入力トランジスタのベース，エミッタ間電圧に
よって差動入力トランジスタのコレクタ電位が低下する
ため、減電圧動作余裕が少なかった。
【０００８】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、負荷となるカレ
ントミラー回路の無信号時の出力バイアス電流がβに依
存せずに設定でき、且つ低電源電圧でも良好な特性が得
られる差動増幅器を提供することにある。
れたもので、その目的とするところは、負荷となるカレ
ントミラー回路の無信号時の出力バイアス電流がβに依
存せずに設定でき、且つ低電源電圧でも良好な特性が得
られる差動増幅器を提供することにある。
【０００９】
【課題を解決するための手段】この発明の差動増幅器
は、負側電源から定電流バイアスが供給される差動入力
トランジスタ対と、上記差動入力トランジスタ対のコレ
クタに正側電源から定電流を与える一対の定電流源と、
上記差動入力トランジスタ対のコレクタにそれぞれ接続
され、電流出力に対して電流利得増倍作用を有する第
１，第２のカレントミラー回路と、これら第１，第２の
カレントミラー回路にバイアス電流を供給するバイアス
回路とを具備することを特徴としている。
は、負側電源から定電流バイアスが供給される差動入力
トランジスタ対と、上記差動入力トランジスタ対のコレ
クタに正側電源から定電流を与える一対の定電流源と、
上記差動入力トランジスタ対のコレクタにそれぞれ接続
され、電流出力に対して電流利得増倍作用を有する第
１，第２のカレントミラー回路と、これら第１，第２の
カレントミラー回路にバイアス電流を供給するバイアス
回路とを具備することを特徴としている。
【００１０】
【作用】上記のような構成によれば、差動入力トランジ
スタ対のコレクタにそれぞれ正側電源から定電流を与え
る一対の定電流源を設けるとともに、差動入力トランジ
スタ対のコレクタ電位を第１，第２のカレントミラー回
路の電流入力トランジスタのベース，エミッタ間電圧分
高い電位に固定できるので、低い電源電圧でも安定した
動作が可能となる。
スタ対のコレクタにそれぞれ正側電源から定電流を与え
る一対の定電流源を設けるとともに、差動入力トランジ
スタ対のコレクタ電位を第１，第２のカレントミラー回
路の電流入力トランジスタのベース，エミッタ間電圧分
高い電位に固定できるので、低い電源電圧でも安定した
動作が可能となる。
【００１１】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、この発明の第１実施例に係る
差動増幅器を示すもので、図１において、Ｑ１，Ｑ２は
ＮＰＮ型の差動入力トランジスタ、ＶREF はバイアス電
源、１４は交流信号源である。差動入力トランジスタ対
Ｑ１，Ｑ２のベースには、バイアス電源ＶREF 及び交流
信号源１４から差動入力信号が供給され、これらトラン
ジスタ対Ｑ１，Ｑ２のエミッタ共通接続点と接地点間に
定電流源Ｉ１が設けられる。この定電流源Ｉ１として
は、例えばベースが所定の電位でバイアスされたＮＰＮ
型のバイポーラトランジスタが用いられる。上記トラン
ジスタ対Ｑ１，Ｑ２のコレクタと電源Ｖcc間にはそれぞ
れ、定電流源Ｉ３，Ｉ４が設けられ定電流が供給され
る。また、トランジスタ対Ｑ１，Ｑ２のコレクタにはそ
れぞれカレントミラー回路１７，１８が接続されてい
る。
照して説明する。図１は、この発明の第１実施例に係る
差動増幅器を示すもので、図１において、Ｑ１，Ｑ２は
ＮＰＮ型の差動入力トランジスタ、ＶREF はバイアス電
源、１４は交流信号源である。差動入力トランジスタ対
Ｑ１，Ｑ２のベースには、バイアス電源ＶREF 及び交流
信号源１４から差動入力信号が供給され、これらトラン
ジスタ対Ｑ１，Ｑ２のエミッタ共通接続点と接地点間に
定電流源Ｉ１が設けられる。この定電流源Ｉ１として
は、例えばベースが所定の電位でバイアスされたＮＰＮ
型のバイポーラトランジスタが用いられる。上記トラン
ジスタ対Ｑ１，Ｑ２のコレクタと電源Ｖcc間にはそれぞ
れ、定電流源Ｉ３，Ｉ４が設けられ定電流が供給され
る。また、トランジスタ対Ｑ１，Ｑ２のコレクタにはそ
れぞれカレントミラー回路１７，１８が接続されてい
る。
【００１２】上記カレントミラー回路１７は、ＮＰＮ型
バイポーラトランジスタＱ８，Ｑ９と抵抗Ｒ５とから形
成されており、トランジスタＱ８のエミッタは接地点
に、コレクタはトランジスタＱ１のコレクタに、ベース
は抵抗Ｒ５の一端にそれぞれ接続される。上記トランジ
スタＱ９のエミッタは接地点に、コレクタは電流Ｉout1
を出力する第１の出力端子１５に、ベースは上記抵抗Ｒ
５の他端及びトランジスタＱ８のコレクタにそれぞれ接
続される。このカレントミラー回路１７は、電流入力ト
ランジスタＱ８のコレクタ，ベース間に抵抗Ｒ５が接続
されることにより、電流利得増倍作用を有している。同
様に、上記カレントミラー回路１８は、ＮＰＮ型バイポ
ーラトランジスタＱ１０，Ｑ１１と抵抗Ｒ６とから形成
されており、トランジスタＱ１０のエミッタは接地点
に、コレクタはトランジスタＱ２のコレクタに、ベース
は抵抗Ｒ６の一端にそれぞれ接続される。上記トランジ
スタＱ１１のエミッタは接地点に、コレクタは電流Ｉou
t2を出力する第２の出力端子１６に、ベースは上記抵抗
Ｒ６の他端及びトランジスタＱ１０のコレクタにそれぞ
れ接続される。このカレントミラー回路１８もカレント
ミラー回路１７と同じく、電流入力トランジスタＱ１０
のコレクタ，ベース間に抵抗Ｒ６が接続されることによ
り電流利得増倍作用を有している。
バイポーラトランジスタＱ８，Ｑ９と抵抗Ｒ５とから形
成されており、トランジスタＱ８のエミッタは接地点
に、コレクタはトランジスタＱ１のコレクタに、ベース
は抵抗Ｒ５の一端にそれぞれ接続される。上記トランジ
スタＱ９のエミッタは接地点に、コレクタは電流Ｉout1
を出力する第１の出力端子１５に、ベースは上記抵抗Ｒ
５の他端及びトランジスタＱ８のコレクタにそれぞれ接
続される。このカレントミラー回路１７は、電流入力ト
ランジスタＱ８のコレクタ，ベース間に抵抗Ｒ５が接続
されることにより、電流利得増倍作用を有している。同
様に、上記カレントミラー回路１８は、ＮＰＮ型バイポ
ーラトランジスタＱ１０，Ｑ１１と抵抗Ｒ６とから形成
されており、トランジスタＱ１０のエミッタは接地点
に、コレクタはトランジスタＱ２のコレクタに、ベース
は抵抗Ｒ６の一端にそれぞれ接続される。上記トランジ
スタＱ１１のエミッタは接地点に、コレクタは電流Ｉou
t2を出力する第２の出力端子１６に、ベースは上記抵抗
Ｒ６の他端及びトランジスタＱ１０のコレクタにそれぞ
れ接続される。このカレントミラー回路１８もカレント
ミラー回路１７と同じく、電流入力トランジスタＱ１０
のコレクタ，ベース間に抵抗Ｒ６が接続されることによ
り電流利得増倍作用を有している。
【００１３】上記カレントミラー回路１７，１８の電流
入力トランジスタＱ８，Ｑ１０の共通ベース接続点に
は、バイアス回路１９からバイアス電流が供給される。
このバイアス回路１９は、ＮＰＮ型バイポーラトランジ
スタＱ１２、定電流源Ｉ５及び抵抗Ｒ７，Ｒ８から構成
される。抵抗Ｒ７，Ｒ８は、トランジスタＱ８，Ｑ１０
の共通ベース接続点とトランジスタＱ１２のベースとの
間に直列接続される。上記トランジスタＱ１２のエミッ
タは接地点に、コレクタは抵抗Ｒ７とＲ８との接続点に
接続される。そして、電源Ｖccと上記トランジスタＱ１
２のコレクタとの間に定電流源Ｉ５が設けられる。上記
トランジスタＱ１２は、定電流源Ｉ５によって定電流バ
イアスされることにより、トランジスタＱ８，Ｑ１０の
共通ベース接続点にβに応じたベース電流を供給する。
入力トランジスタＱ８，Ｑ１０の共通ベース接続点に
は、バイアス回路１９からバイアス電流が供給される。
このバイアス回路１９は、ＮＰＮ型バイポーラトランジ
スタＱ１２、定電流源Ｉ５及び抵抗Ｒ７，Ｒ８から構成
される。抵抗Ｒ７，Ｒ８は、トランジスタＱ８，Ｑ１０
の共通ベース接続点とトランジスタＱ１２のベースとの
間に直列接続される。上記トランジスタＱ１２のエミッ
タは接地点に、コレクタは抵抗Ｒ７とＲ８との接続点に
接続される。そして、電源Ｖccと上記トランジスタＱ１
２のコレクタとの間に定電流源Ｉ５が設けられる。上記
トランジスタＱ１２は、定電流源Ｉ５によって定電流バ
イアスされることにより、トランジスタＱ８，Ｑ１０の
共通ベース接続点にβに応じたベース電流を供給する。
【００１４】上記のような構成においては、差動入力ト
ランジスタＱ１，Ｑ２のコレクタ電位はそれぞれ、接地
電位よりもトランジスタＱ８，Ｑ１０のベース，エミッ
タ間電圧ＶBE（＝０．７Ｖ）分上昇した電位に固定され
る。よって、差動入力トランジスタＱ１，Ｑ２をバイア
スするバイアス電源ＶREF の出力電圧を、トランジスタ
Ｑ１，Ｑ２のベース，エミッタ間電圧ＶBE（＝０．７
Ｖ）にトランジスタの飽和電圧Ｖsat （定電流源Ｉ１を
構成するトランジスタの飽和電圧、例えば０．１５Ｖ）
を加えた電圧に固定すると、電源電圧Ｖccが０．９Ｖ程
度の低電圧でも動作可能である。しかも、定電流源Ｉ１
として抵抗を用いる必要がないので、入力バイアス電位
による差動入力トランジスタ対Ｑ１，Ｑ２のバイアス電
流の変化や入力信号電圧に対する電流変換利得の低下の
恐れがなく、良好な特性の差動増幅器が得られる。
ランジスタＱ１，Ｑ２のコレクタ電位はそれぞれ、接地
電位よりもトランジスタＱ８，Ｑ１０のベース，エミッ
タ間電圧ＶBE（＝０．７Ｖ）分上昇した電位に固定され
る。よって、差動入力トランジスタＱ１，Ｑ２をバイア
スするバイアス電源ＶREF の出力電圧を、トランジスタ
Ｑ１，Ｑ２のベース，エミッタ間電圧ＶBE（＝０．７
Ｖ）にトランジスタの飽和電圧Ｖsat （定電流源Ｉ１を
構成するトランジスタの飽和電圧、例えば０．１５Ｖ）
を加えた電圧に固定すると、電源電圧Ｖccが０．９Ｖ程
度の低電圧でも動作可能である。しかも、定電流源Ｉ１
として抵抗を用いる必要がないので、入力バイアス電位
による差動入力トランジスタ対Ｑ１，Ｑ２のバイアス電
流の変化や入力信号電圧に対する電流変換利得の低下の
恐れがなく、良好な特性の差動増幅器が得られる。
【００１５】図２は、この発明の第２実施例に係る差動
増幅器を示している。図２に示す回路は、図１に示した
回路におけるトランジスタＱ８〜Ｑ１２のエミッタと接
地点間に抵抗Ｒ９〜Ｒ１３をそれぞれ設けたものであ
る。図２において、図１と同一構成部分には同じ符号を
付してその詳細な説明は省略する。
増幅器を示している。図２に示す回路は、図１に示した
回路におけるトランジスタＱ８〜Ｑ１２のエミッタと接
地点間に抵抗Ｒ９〜Ｒ１３をそれぞれ設けたものであ
る。図２において、図１と同一構成部分には同じ符号を
付してその詳細な説明は省略する。
【００１６】このような構成によれば、トランジスタの
アーリ対策が行えるとともに、負荷となるカレントミラ
ー回路の入力トランジスタ及び出力トランジスタのばら
つきによる出力バイアス電流の精度の低下を抑制でき
る。
アーリ対策が行えるとともに、負荷となるカレントミラ
ー回路の入力トランジスタ及び出力トランジスタのばら
つきによる出力バイアス電流の精度の低下を抑制でき
る。
【００１７】図３は、この発明の第３実施例に係る差動
増幅器を示している。図３に示す回路は、図１に示した
回路における差動入力トランジスタとしてＰＮＰ型を用
いる場合の回路構成を示している。図３に示す回路は、
ＮＰＮ型バイポーラトランジスタＱ１，Ｑ２，Ｑ８〜Ｑ
１２をそれぞれＰＮＰ型バイポーラトランジスタＱ１
´，Ｑ２´，Ｑ８´〜Ｑ１２´に置き換えるとともに、
電源の極性を入れ替えたものである。
増幅器を示している。図３に示す回路は、図１に示した
回路における差動入力トランジスタとしてＰＮＰ型を用
いる場合の回路構成を示している。図３に示す回路は、
ＮＰＮ型バイポーラトランジスタＱ１，Ｑ２，Ｑ８〜Ｑ
１２をそれぞれＰＮＰ型バイポーラトランジスタＱ１
´，Ｑ２´，Ｑ８´〜Ｑ１２´に置き換えるとともに、
電源の極性を入れ替えたものである。
【００１８】このような構成であっても基本的には上記
図１に示した回路と同様な動作を行い、同じ作用効果が
得られる。また、図３に示す回路においても図２に示し
たように、トランジスタＱ８´〜Ｑ１２´の各エミッタ
と電源Ｖcc間に抵抗を設けてアーリ対策やベース，エミ
ッタ間電圧のばらつきによる精度の低下を抑制するよう
にしても良いのは勿論である。
図１に示した回路と同様な動作を行い、同じ作用効果が
得られる。また、図３に示す回路においても図２に示し
たように、トランジスタＱ８´〜Ｑ１２´の各エミッタ
と電源Ｖcc間に抵抗を設けてアーリ対策やベース，エミ
ッタ間電圧のばらつきによる精度の低下を抑制するよう
にしても良いのは勿論である。
【００１９】
【発明の効果】以上説明したように、この発明によれ
ば、負荷となるカレントミラー回路の無信号時の出力バ
イアス電流がβに依存せずに設定でき、且つ低電源電圧
でも良好な特性が得られる差動増幅器が得られる。
ば、負荷となるカレントミラー回路の無信号時の出力バ
イアス電流がβに依存せずに設定でき、且つ低電源電圧
でも良好な特性が得られる差動増幅器が得られる。
【図１】この発明の第１の実施例に係る差動増幅器を示
す回路図。
す回路図。
【図２】この発明の第２の実施例に係る差動増幅器を示
す回路図。
す回路図。
【図３】この発明の第３の実施例に係る差動増幅器を示
す回路図。
す回路図。
【図４】従来の差動増幅器について説明するための回路
図。
図。
【図５】従来の他の差動増幅器について説明するための
回路図。
回路図。
１４…交流信号源、１５，１６…出力端子、１７，１８
…カレントミラー回路、１９…バイアス回路、Ｑ１，Ｑ
２…差動入力トランジスタ対、Ｑ８〜Ｑ１２…トランジ
スタ、Ｒ５〜Ｒ１３…抵抗、Ｉ１，Ｉ３，Ｉ４，Ｉ５…
定電流源、Ｖcc…電源、ＶREF …バイアス電源、Ｉout
1，Ｉout2…出力電流。
…カレントミラー回路、１９…バイアス回路、Ｑ１，Ｑ
２…差動入力トランジスタ対、Ｑ８〜Ｑ１２…トランジ
スタ、Ｒ５〜Ｒ１３…抵抗、Ｉ１，Ｉ３，Ｉ４，Ｉ５…
定電流源、Ｖcc…電源、ＶREF …バイアス電源、Ｉout
1，Ｉout2…出力電流。
Claims (5)
- 【請求項１】 負側電源から定電流バイアスが供給され
る差動入力トランジスタ対と、上記差動入力トランジス
タ対のコレクタに正側電源から定電流を与える一対の定
電流源と、上記差動入力トランジスタ対のコレクタにそ
れぞれ接続され、電流出力に対して電流利得増倍作用を
有する第１，第２のカレントミラー回路と、これら第
１，第２のカレントミラー回路にバイアス電流を供給す
るバイアス回路とを具備することを特徴とする差動増幅
器。 - 【請求項２】 前記第１のカレントミラー回路は、コレ
クタが上記差動入力トランジスタ対の一方のコレクタに
接続され、エミッタが上記第１の電位供給源に接続され
る第１トランジスタと、一端が上記第１トランジスタの
ベースに接続される第１抵抗と、コレクタが第１の出力
端子に接続され、ベースが上記第１抵抗の他端及び上記
第１トランジスタのコレクタに接続され、エミッタが上
記第１の電位供給源に接続される第２トランジスタとを
備え、前記第２のカレントミラー回路は、コレクタが上
記差動入力トランジスタ対の他方のコレクタに接続さ
れ、エミッタが上記第１の電位供給源に接続される第３
トランジスタと、一端が上記第３トランジスタのベース
に接続される第２抵抗と、コレクタが第２の出力端子に
接続され、ベースが上記第２抵抗の他端及び上記第３ト
ランジスタのコレクタに接続され、エミッタが上記第１
の電位供給源に接続される第４トランジスタとを備える
ことを特徴とする請求項１に記載の差動増幅器。 - 【請求項３】 前記バイアス回路は、一端が上記第１，
第３トランジスタのベースに接続される第３抵抗と、一
端が上記第３抵抗の他端に接続される第４抵抗と、ベー
スが上記第４抵抗の他端に接続され、エミッタが上記第
１の電位供給源に接続され、コレクタが上記第３，第４
抵抗の接続点に接続される第５トランジスタと、上記第
５トランジスタのコレクタと第２の電位供給源との間に
設けられる定電流源とを具備することを特徴とする請求
項２に記載の差動増幅器。 - 【請求項４】 エミッタが共通接続され、ベースに差動
入力信号が供給される一対の第１，第２トランジスタ
と、これら第１，第２のエミッタ共通接続点と第１の電
位供給源との間に設けられる第１の定電流源と、上記第
１，第２トランジスタのコレクタと第２の電位供給源と
の間にそれぞれ設けられる第２，第３の定電流源と、コ
レクタが上記第１トランジスタのコレクタに接続され、
エミッタが上記第１の電位供給源に接続される第３トラ
ンジスタと、一端が上記第３トランジスタのベースに接
続される第１抵抗と、コレクタが第１の出力端子に接続
され、ベースが上記第１抵抗の他端及び上記第３トラン
ジスタのコレクタに接続され、エミッタが上記第１の電
位供給源に接続される第４トランジスタと、コレクタが
上記第２トランジスタのコレクタに接続され、エミッタ
が上記第１の電位供給源に接続される第５トランジスタ
と、一端が上記第５トランジスタのベースに接続される
第２抵抗と、コレクタが第２の出力端子に接続され、ベ
ースが上記第２抵抗の他端及び上記第５トランジスタの
コレクタに接続され、エミッタが上記第１の電位供給源
に接続される第６トランジスタと、一端が上記第３，第
５トランジスタのベースに接続される第３抵抗と、一端
が上記第３抵抗の他端に接続される第４抵抗と、ベース
が上記第４抵抗の他端に接続され、エミッタが上記第１
の電位供給源に接続され、コレクタが上記第３，第４抵
抗の接続点に接続される第７トランジスタと、上記第７
トランジスタのコレクタと上記第２の電位供給源との間
に設けられる第４の定電流源とを具備することを特徴と
する差動増幅器。 - 【請求項５】 前記第３トランジスタのエミッタと前記
第１の電位供給源との間に設けられる第５抵抗と、前記
第４トランジスタのエミッタと前記第１の電位供給源と
の間に設けられる第６抵抗と、前記第５トランジスタの
エミッタと前記第１の電位供給源との間に設けられる第
７抵抗と、前記第６トランジスタのエミッタと前記第１
の電位供給源との間に設けられる第８抵抗と、前記第７
トランジスタのエミッタと前記第１の電位供給源との間
に設けられる第９抵抗とを具備することを特徴とする請
求項４に記載の差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6123590A JPH07336161A (ja) | 1994-06-06 | 1994-06-06 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6123590A JPH07336161A (ja) | 1994-06-06 | 1994-06-06 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07336161A true JPH07336161A (ja) | 1995-12-22 |
Family
ID=14864371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6123590A Withdrawn JPH07336161A (ja) | 1994-06-06 | 1994-06-06 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07336161A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980055019A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 배터리 전원 변동을 보상하는 바이어스 회로 |
| JP2007243510A (ja) * | 2006-03-08 | 2007-09-20 | Hitachi Ltd | 光信号受信回路およびそれを用いた光信号受信装置 |
-
1994
- 1994-06-06 JP JP6123590A patent/JPH07336161A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980055019A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 배터리 전원 변동을 보상하는 바이어스 회로 |
| JP2007243510A (ja) * | 2006-03-08 | 2007-09-20 | Hitachi Ltd | 光信号受信回路およびそれを用いた光信号受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008752B1 (ko) | 전류미러회로 | |
| JPH0452645B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| US4573019A (en) | Current mirror circuit | |
| JPS6357808B2 (ja) | ||
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| US4933578A (en) | Voltage follower circuit | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH0347010B2 (ja) | ||
| JP3627368B2 (ja) | アンプ | |
| JP2547896B2 (ja) | 電流反転回路 | |
| JP3052819B2 (ja) | 電圧電流変換回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JP2653437B2 (ja) | 電圧／電流変換回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JPS6133710Y2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JPS6155805B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |