JP2665833B2 - リミッタ回路 - Google Patents
リミッタ回路Info
- Publication number
- JP2665833B2 JP2665833B2 JP3027352A JP2735291A JP2665833B2 JP 2665833 B2 JP2665833 B2 JP 2665833B2 JP 3027352 A JP3027352 A JP 3027352A JP 2735291 A JP2735291 A JP 2735291A JP 2665833 B2 JP2665833 B2 JP 2665833B2
- Authority
- JP
- Japan
- Prior art keywords
- equation
- current
- pair
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【０００１】
【産業上の利用分野】この発明はＮＰＮトランジスタの
みで構成できるリミッタ回路に関するものである。
みで構成できるリミッタ回路に関するものである。
【０００２】
【従来の技術】図２は従来のリミッタ回路の回路図であ
り、図においては１は差動増幅器の入力端子、Ｑ２は差
動増幅器を構成するＮＰＮトランジスタ、３は前記差動
増幅器の能動負荷及び出力回路、Ｑ４は能動負荷回路３
を構成するＰＮＰトランジスタ、Ｑ５は能動負荷回路３
を構成するＮＰＮトランジスタ、６は差動増幅器の出力
をリミットするダイオード、７はリミット出力レベルを
調節する第１の抵抗（抵抗値Ｒ7 ）、８は同様にリミッ
ト出力レベルを調節する第２の抵抗（抵抗値Ｒ8 ）、９
はリミッタ回路の出力エミッタホロア回路、１０は出力
端子、１１は基準電圧回路、１２は第１の定電流源、１
３は第２の定電流源である。
り、図においては１は差動増幅器の入力端子、Ｑ２は差
動増幅器を構成するＮＰＮトランジスタ、３は前記差動
増幅器の能動負荷及び出力回路、Ｑ４は能動負荷回路３
を構成するＰＮＰトランジスタ、Ｑ５は能動負荷回路３
を構成するＮＰＮトランジスタ、６は差動増幅器の出力
をリミットするダイオード、７はリミット出力レベルを
調節する第１の抵抗（抵抗値Ｒ7 ）、８は同様にリミッ
ト出力レベルを調節する第２の抵抗（抵抗値Ｒ8 ）、９
はリミッタ回路の出力エミッタホロア回路、１０は出力
端子、１１は基準電圧回路、１２は第１の定電流源、１
３は第２の定電流源である。
【０００３】次に動作について説明する。差動増幅器の
入力端子１より入力された電圧Ｖinにより差動のＮＰＮ
トランジスタＱ２のコレクタには、定電流源１２の電流
値を２Ｉとすると、例えば Ｉ1 ＝Ｉ＋ΔＩ ， Ｉ2 ＝Ｉ−ΔＩ の電流が流れる。上記電流Ｉ1 ，及びＩ2 が差動増幅器
の能動負荷回路３においてトランジスタＱ４，Ｑ５で構
成されるカレントミラー回路を介して流れることによ
り、リミット用ダイオード６及び抵抗７，８から流れ出
す電流Ｉ3 は次の数１で示される値となる。
入力端子１より入力された電圧Ｖinにより差動のＮＰＮ
トランジスタＱ２のコレクタには、定電流源１２の電流
値を２Ｉとすると、例えば Ｉ1 ＝Ｉ＋ΔＩ ， Ｉ2 ＝Ｉ−ΔＩ の電流が流れる。上記電流Ｉ1 ，及びＩ2 が差動増幅器
の能動負荷回路３においてトランジスタＱ４，Ｑ５で構
成されるカレントミラー回路を介して流れることによ
り、リミット用ダイオード６及び抵抗７，８から流れ出
す電流Ｉ3 は次の数１で示される値となる。
【０００４】
【数１】
【０００５】入力電圧Ｖinが小さくΔＩが小さい場合
は、リミット用ダイオード６の順方向電圧ＶBEをＶ
BE（Ｑ6 ）として次の数２の関係が成立する間は、ダイ
オード６に電流は流れない。このとき、基準電圧回路１
１の出力電圧をＶREF とすると、Ａ点の電圧ＶA は次の
数３で示される値となる。
は、リミット用ダイオード６の順方向電圧ＶBEをＶ
BE（Ｑ6 ）として次の数２の関係が成立する間は、ダイ
オード６に電流は流れない。このとき、基準電圧回路１
１の出力電圧をＶREF とすると、Ａ点の電圧ＶA は次の
数３で示される値となる。
【０００６】
【数２】
【０００７】
【数３】
【０００８】入力電圧Ｖinが大きくなり、次の数４の関
係が成立すると、ダイオード６が導通を始め、この時点
でリミッティング作用が始まる。このときのＡ点の電圧
ＶA1は、入力電圧Ｖinによらず、次の数５で示される値
をとり、リミッタ回路として動作する。
係が成立すると、ダイオード６が導通を始め、この時点
でリミッティング作用が始まる。このときのＡ点の電圧
ＶA1は、入力電圧Ｖinによらず、次の数５で示される値
をとり、リミッタ回路として動作する。
【０００９】
【数４】
【００１０】
【数５】
【００１１】前記入力信号Ｖinが反転した時、すなわち
差動増幅器に流れる電流Ｉ1 ，Ｉ2 がＩ1 ＝Ｉ−ΔＩ，
Ｉ2 ＝Ｉ＋ΔＩになったときも前述の説明と同様にリミ
ッティング作用が始まると、Ａ点の電圧ＶA2は、次の数
６で示される値をとり、リミットがかかる。
差動増幅器に流れる電流Ｉ1 ，Ｉ2 がＩ1 ＝Ｉ−ΔＩ，
Ｉ2 ＝Ｉ＋ΔＩになったときも前述の説明と同様にリミ
ッティング作用が始まると、Ａ点の電圧ＶA2は、次の数
６で示される値をとり、リミットがかかる。
【００１２】
【数６】
【００１３】したがって出力端子１０から得られるリミ
ッタ電圧Ｖout のピーク・ピーク値は、出力エミッタホ
ロア回路９を介して、次の数７で示された値をとり、リ
ミッタ回路として動作する。
ッタ電圧Ｖout のピーク・ピーク値は、出力エミッタホ
ロア回路９を介して、次の数７で示された値をとり、リ
ミッタ回路として動作する。
【００１４】
【数７】
【００１５】
【発明が解決しようとする課題】従来のリミッタ回路
は、以上のように構成されており、入力の差動増幅器の
能動負荷回路３をＰＮＰトランジスタＱ４を用いて構成
しているため、ＰＮＰトランジスタの寄生容量と出力負
荷抵抗Ｒ7 ，Ｒ8 により周波数特性（カットオフ周波
数）を高周波まで延ばすのが難しく、位相遅れも大きい
といった問題点があった。
は、以上のように構成されており、入力の差動増幅器の
能動負荷回路３をＰＮＰトランジスタＱ４を用いて構成
しているため、ＰＮＰトランジスタの寄生容量と出力負
荷抵抗Ｒ7 ，Ｒ8 により周波数特性（カットオフ周波
数）を高周波まで延ばすのが難しく、位相遅れも大きい
といった問題点があった。
【００１６】この発明は、上記のような問題点を解消す
るためになされたもので周波数特性（カットオフ周波
数）が高くできるとともに、回路による信号の位相遅れ
も低減できるリミッタ回路を得ることを目的としてい
る。
るためになされたもので周波数特性（カットオフ周波
数）が高くできるとともに、回路による信号の位相遅れ
も低減できるリミッタ回路を得ることを目的としてい
る。
【００１７】
【課題を解決するための手段】この発明に係るリミッタ
回路は、エミッタが共通接続されベースに入力信号を受
ける一対のトランジスタで形成した差動増幅器と、前記
一対のトランジスタのコレクタに接続された一対の抵抗
と、該一対の抵抗からの差動出力を電圧・電流変換する
一対の電圧・電流変換回路と、該一対の電圧・電流変換
回路より電流を取り出す一対のカレントミラー回路と、
該一対のカレントミラー回路の出力電流経路上に各々介
挿された抵抗と、前記一対のカレントミラー回路の出力
間に逆極性に並列接続された第１，第２のダイオードと
を備えて構成されている。
回路は、エミッタが共通接続されベースに入力信号を受
ける一対のトランジスタで形成した差動増幅器と、前記
一対のトランジスタのコレクタに接続された一対の抵抗
と、該一対の抵抗からの差動出力を電圧・電流変換する
一対の電圧・電流変換回路と、該一対の電圧・電流変換
回路より電流を取り出す一対のカレントミラー回路と、
該一対のカレントミラー回路の出力電流経路上に各々介
挿された抵抗と、前記一対のカレントミラー回路の出力
間に逆極性に並列接続された第１，第２のダイオードと
を備えて構成されている。
【００１８】
【作用】この発明におけるリミッタ回路は、回路構成素
子としてＮＰＮトランジスタと抵抗を用いて形成できる
ため、寄生容量をＰＮＰトランジスタを使用した回路に
比べて小さくすることができ、周波数特性を高周波まで
延ばすことができ、位相遅れも小さくすることができ
る。
子としてＮＰＮトランジスタと抵抗を用いて形成できる
ため、寄生容量をＰＮＰトランジスタを使用した回路に
比べて小さくすることができ、周波数特性を高周波まで
延ばすことができ、位相遅れも小さくすることができ
る。
【００１９】
【実施例】以下、この発明の一実施例を図について説明
する。図１において１は入力端子、Ｑ２は差動増幅器を
構成するＮＰＮトランジスタ、１２は該差動増幅器に定
電流を供給する第１の定電流源、１４は該差動増幅器の
負荷抵抗（抵抗値Ｒ14）、Ｑ１５，１６，Ｑ１７はＢ点
の出力電圧を電流に変換するトランジスタ及び抵抗（抵
抗値Ｒ16）、同様にＱ１８，１９，Ｑ２０はＣ点の出力
電圧を電流に変換するトランジスタ及び抵抗（抵抗値Ｒ
19）、２１ａ，２１ｂはカレントミラー回路、６はリミ
ット用ダイオード、２２は入力リミットレベル調整用抵
抗（抵抗値Ｒ22）、２３，２４は入力リミットレベル調
整及び出力レベル調整用抵抗（抵抗値Ｒ23，Ｒ24）、９
は出力エミッタホロア回路、１３は第２の定電流源、１
０は出力端子である。なおＲ 16 ＝Ｒ 19 ，Ｒ 22 ＝Ｒ 23 ＋Ｒ
24 と設定しておく。
する。図１において１は入力端子、Ｑ２は差動増幅器を
構成するＮＰＮトランジスタ、１２は該差動増幅器に定
電流を供給する第１の定電流源、１４は該差動増幅器の
負荷抵抗（抵抗値Ｒ14）、Ｑ１５，１６，Ｑ１７はＢ点
の出力電圧を電流に変換するトランジスタ及び抵抗（抵
抗値Ｒ16）、同様にＱ１８，１９，Ｑ２０はＣ点の出力
電圧を電流に変換するトランジスタ及び抵抗（抵抗値Ｒ
19）、２１ａ，２１ｂはカレントミラー回路、６はリミ
ット用ダイオード、２２は入力リミットレベル調整用抵
抗（抵抗値Ｒ22）、２３，２４は入力リミットレベル調
整及び出力レベル調整用抵抗（抵抗値Ｒ23，Ｒ24）、９
は出力エミッタホロア回路、１３は第２の定電流源、１
０は出力端子である。なおＲ 16 ＝Ｒ 19 ，Ｒ 22 ＝Ｒ 23 ＋Ｒ
24 と設定しておく。
【００２０】前記のように構成されたリミッタ回路にお
いては、入力端子１より入力された電圧Ｖinにより、差
動増幅器を構成するＮＰＮトランジスタＱ２のコレクタ
には、定電流源１２の電流値を２Ｉとすると、例えば Ｉ1 ＝Ｉ＋ΔＩ ， Ｉ2 ＝Ｉ−ΔＩ の電流が各々流れる。この時、Ｂ点及びＣ点の電位をそ
れぞれＶB ，ＶC とすると、ＶB は次の数８、ＶC は次
の数９で表される。ただしＶCCは電源電圧である。
いては、入力端子１より入力された電圧Ｖinにより、差
動増幅器を構成するＮＰＮトランジスタＱ２のコレクタ
には、定電流源１２の電流値を２Ｉとすると、例えば Ｉ1 ＝Ｉ＋ΔＩ ， Ｉ2 ＝Ｉ−ΔＩ の電流が各々流れる。この時、Ｂ点及びＣ点の電位をそ
れぞれＶB ，ＶC とすると、ＶB は次の数８、ＶC は次
の数９で表される。ただしＶCCは電源電圧である。
【００２１】
【数８】
【００２２】
【数９】
【００２３】電位ＶB はトランジスタＱ15，抵抗１６，
トランジスタＱ17により電流Ｉ4 に、電位ＶC はトラン
ジスタＱ18，抵抗１９，トランジスタＱ20により電流Ｉ
5 に変換される。トランジスタＱ15，Ｑ17，Ｑ18，Ｑ20
のベース・エミッタ間電圧ＶBE（Ｑ15），Ｖ
BE（Ｑ17），ＶBE（Ｑ18），ＶBE（Ｑ20）は全てほぼ等
しくＶBEであるとすると、Ｒ16＝Ｒ19と設定してあるこ
とより、電流Ｉ4 は次の数１０で、電流Ｉ5 は次の数１
１で与えられる。
トランジスタＱ17により電流Ｉ4 に、電位ＶC はトラン
ジスタＱ18，抵抗１９，トランジスタＱ20により電流Ｉ
5 に変換される。トランジスタＱ15，Ｑ17，Ｑ18，Ｑ20
のベース・エミッタ間電圧ＶBE（Ｑ15），Ｖ
BE（Ｑ17），ＶBE（Ｑ18），ＶBE（Ｑ20）は全てほぼ等
しくＶBEであるとすると、Ｒ16＝Ｒ19と設定してあるこ
とより、電流Ｉ4 は次の数１０で、電流Ｉ5 は次の数１
１で与えられる。
【００２４】
【数１０】
【００２５】
【数１１】
【００２６】カレントミラー回路２１ａ，２１ｂより電
流Ｉ4 ，Ｉ5 はそれぞれＥ点、Ｄ点にも流れる。ここで
抵抗値Ｒ22，Ｒ23，Ｒ24は次の数１２の関係で設定して
おく。
流Ｉ4 ，Ｉ5 はそれぞれＥ点、Ｄ点にも流れる。ここで
抵抗値Ｒ22，Ｒ23，Ｒ24は次の数１２の関係で設定して
おく。
【００２７】
【数１２】
【００２８】このときＤ点，Ｅ点の電圧ＶＤ ，ＶE は
各々、数１３，数１４で与えられる。
各々、数１３，数１４で与えられる。
【００２９】
【数１３】
【００３０】
【数１４】
【００３１】そして、Ｄ点とＥ点間の電圧ＶD-E がリミ
ットダイオード６の順方向電圧ＶBE（Ｑ6 ）になるとリ
ミットがかかかり始める。すなわち、数１０，数１１，
数１２，数１３，数１４の各式より、次の数１５の関係
が成立した時点でリミットがかかり始める。
ットダイオード６の順方向電圧ＶBE（Ｑ6 ）になるとリ
ミットがかかかり始める。すなわち、数１０，数１１，
数１２，数１３，数１４の各式より、次の数１５の関係
が成立した時点でリミットがかかり始める。
【００３２】
【数１５】
【００３３】ここで入力電圧Ｖinがさらに大きくなると
リミット用ダイオード６に電流ｉが流れリミットがかか
った状態となる。この時Ｄ点の電圧ＶD を基準として、
次の数１６が成り立つ。
リミット用ダイオード６に電流ｉが流れリミットがかか
った状態となる。この時Ｄ点の電圧ＶD を基準として、
次の数１６が成り立つ。
【００３４】
【数１６】
【００３５】この数１６をＶBE（Ｑ6 ）について解い
て、次の数１７を得る。
て、次の数１７を得る。
【００３６】
【数１７】
【００３７】ここで、ＶBE（Ｑ6 ）は一般に（ＫＴ／
ｑ）ｌn （ｉ／ＩS ）と表されるので、次の数１８が成
立する。ただしＫはボルツマン定数、Ｔは接合絶対温
度、ｑは電子電荷（１．６×１０-16 ）、ＩS は飽和電
流である。
ｑ）ｌn （ｉ／ＩS ）と表されるので、次の数１８が成
立する。ただしＫはボルツマン定数、Ｔは接合絶対温
度、ｑは電子電荷（１．６×１０-16 ）、ＩS は飽和電
流である。
【００３８】
【数１８】
【００３９】一方、入力の差動増幅器の利得Ｇはおよそ
Ｒ14／ｒe と等しいことが知られている。ただしｒe は
トランジスタＱ２のエミッタ抵抗で、ｒe ＝（ＫＴ）／
（ｑＩE ）と表される。ここでＩE はエミッタ電流であ
る。したがって、次の数１９が成り立つ。
Ｒ14／ｒe と等しいことが知られている。ただしｒe は
トランジスタＱ２のエミッタ抵抗で、ｒe ＝（ＫＴ）／
（ｑＩE ）と表される。ここでＩE はエミッタ電流であ
る。したがって、次の数１９が成り立つ。
【００４０】
【数１９】
【００４１】ここで、上記のｒe ＝（ＫＴ）／（ｑ
ＩE ）の関係を用い、さらにＩE がＩとほぼ等しいこと
を利用して、数１９をΔＩについて解くと、次の数２０
を得る。
ＩE ）の関係を用い、さらにＩE がＩとほぼ等しいこと
を利用して、数１９をΔＩについて解くと、次の数２０
を得る。
【００４２】
【数２０】
【００４３】よって、数１８、数２０より次の数２１が
導かれる。
導かれる。
【００４４】
【数２１】
【００４５】数２１は解析的には解けないため、電流ｉ
は数２１より追い込んで求めることとなる。
は数２１より追い込んで求めることとなる。
【００４６】ここでＦ点（出力エミッタホロア回路９内
のミッタホロアトランジスタのベース）の電圧ＶF は次
の数２２で与えられ、また差動の入力が逆相になった場
合の電圧ＶF ′も、同様に次の数２３で与えられる。
のミッタホロアトランジスタのベース）の電圧ＶF は次
の数２２で与えられ、また差動の入力が逆相になった場
合の電圧ＶF ′も、同様に次の数２３で与えられる。
【００４７】
【数２２】
【００４８】
【数２３】
【００４９】よって出力端子１０よりエミッタホロア回
路９を通って出力されるリミットのかかった振幅値Ｖ
out は次の数２４に示される値をとる。
路９を通って出力されるリミットのかかった振幅値Ｖ
out は次の数２４に示される値をとる。
【００５０】
【数２４】
【００５１】上記数２４に数２８を適用すると次の数２
５を得、これを簡単にすると次の数２６，数２７を得
る。
５を得、これを簡単にすると次の数２６，数２７を得
る。
【００５２】
【数２５】
【００５３】
【数２６】
【００５４】
【数２７】
【００５５】すなわち、出力振幅ＶOUT は入力振幅Ｖin
によらず、抵抗値Ｒ22とＲ23の比とリミット用ダイオー
ド６の順方向電圧ＶBEにより決まり、リミッタ回路とし
て動作する。
によらず、抵抗値Ｒ22とＲ23の比とリミット用ダイオー
ド６の順方向電圧ＶBEにより決まり、リミッタ回路とし
て動作する。
【００５６】上記実施例では、出力段を差動増幅器の負
荷で形成せず、カレントミラー回路とリミット用ダイオ
ードと負荷抵抗で構成したため、低電源電圧、すなわち
約３ＶBE（２．５ｖ）でも動作させることができる。
荷で形成せず、カレントミラー回路とリミット用ダイオ
ードと負荷抵抗で構成したため、低電源電圧、すなわち
約３ＶBE（２．５ｖ）でも動作させることができる。
【００５７】
【発明の効果】以上のように、この発明によれば、リミ
ッタ回路を抵抗とＮＰＮトランジスタのみで構成するこ
とができるので、回路の寄生容量を小さくすることがで
き、周波数特性の高い、また位相遅れの小さいリミッタ
回路を得られる効果がある。
ッタ回路を抵抗とＮＰＮトランジスタのみで構成するこ
とができるので、回路の寄生容量を小さくすることがで
き、周波数特性の高い、また位相遅れの小さいリミッタ
回路を得られる効果がある。
【図１】この発明によるリミッタ回路の一実施例を示す
回路図である。
回路図である。
【図２】従来のリミッタ回路を示す回路図である。
Ｑ２ 差動増幅器用トランジスタ ６ リミット用ダイオード １４，２２，２３，２４ 負荷抵抗 １６，１９ 電圧電流変換用抵抗 ２１ａ，２１ｂ カレントミラー回路
Claims (1)
- 【請求項１】 エミッタが共通接続されベースに入力信
号を受ける一対のトランジスタで形成した差動増幅器
と、前記一対のトランジスタのコレクタに接続された一
対の抵抗と、該一対の抵抗からの差動出力を電圧・電流
変換する一対の電圧・電流変換回路と、該一対の電圧・
電流変換回路より電流を取り出す一対のカレントミラー
回路と、該一対のカレントミラー回路の出力電流経路上
に各々介挿された抵抗と、前記一対のカレントミラー回
路の出力間に逆極性に並列接続された第１，第２のダイ
オードとを備えるリミッタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027352A JP2665833B2 (ja) | 1991-02-21 | 1991-02-21 | リミッタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3027352A JP2665833B2 (ja) | 1991-02-21 | 1991-02-21 | リミッタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04266208A JPH04266208A (ja) | 1992-09-22 |
| JP2665833B2 true JP2665833B2 (ja) | 1997-10-22 |
Family
ID=12218648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3027352A Expired - Lifetime JP2665833B2 (ja) | 1991-02-21 | 1991-02-21 | リミッタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2665833B2 (ja) |
-
1991
- 1991-02-21 JP JP3027352A patent/JP2665833B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04266208A (ja) | 1992-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| US4074205A (en) | Input stage for fast-slewing amplifier | |
| JPH05102758A (ja) | 外部バイアスを利用した光帯域線形利得調節増幅器 | |
| KR870002693B1 (ko) | 증폭기 장치 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JP2644191B2 (ja) | バッファアンプ | |
| NL8005179A (nl) | Signaalomzetschakeling. | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| US6788144B2 (en) | Variable-gain amplifier | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JPH05100757A (ja) | 基準電圧発生回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JP2933443B2 (ja) | 正負波形分離回路 | |
| JP2663449B2 (ja) | 定電流回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2836339B2 (ja) | 定電圧発生回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JP3183410B2 (ja) | 定電流回路 | |
| JP2776019B2 (ja) | 定電圧回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JP3396524B2 (ja) | 電圧電流変換回路 |