JP2836339B2 - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JP2836339B2 JP2836339B2 JP4029841A JP2984192A JP2836339B2 JP 2836339 B2 JP2836339 B2 JP 2836339B2 JP 4029841 A JP4029841 A JP 4029841A JP 2984192 A JP2984192 A JP 2984192A JP 2836339 B2 JP2836339 B2 JP 2836339B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- bipolar transistor
- base
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、定電圧発生回路に関
し、特に、バイポーラトランジスタを用いて構成され、
例えば論理回路の定電圧源などとして用いられる定電圧
発生回路に関する。
し、特に、バイポーラトランジスタを用いて構成され、
例えば論理回路の定電圧源などとして用いられる定電圧
発生回路に関する。
【０００２】
【従来の技術】この種の定電圧発生回路の出力電圧の特
性としては、後述するように、電源電圧依存性が小さく
しかも温度係数が、この定電圧発生回路を構成するバイ
ポーラトランジスタ（以後トランジスタと記す）のベー
ス・エミッタ間順方向電圧の温度係数の整数倍であると
都合がよいことがある。このような特性の出力電圧を得
るための従来の定電圧発生回路の一例の回路図を図５に
示す。図５によれば、この回路では、ベースとコレクタ
とが接続されたＮＰＮトランジスタＱ51，Ｑ52，Ｑ53が
直列に接続され、抵抗Ｒ51，Ｒ52を介して高位電源端子
２に接続されている。更に、ベースが抵抗Ｒ51と抵抗Ｒ
52との接続点に接続されコレクタが高位電源端子２に接
続されエミッタが抵抗Ｒ53を介して低位電源端子１に接
続されたＮＰＮトランジスタＱ54が設けられており、こ
のトランジスタＱ54のエミッタを出力端子３としてここ
から出力電圧ＶO を取り出している。
性としては、後述するように、電源電圧依存性が小さく
しかも温度係数が、この定電圧発生回路を構成するバイ
ポーラトランジスタ（以後トランジスタと記す）のベー
ス・エミッタ間順方向電圧の温度係数の整数倍であると
都合がよいことがある。このような特性の出力電圧を得
るための従来の定電圧発生回路の一例の回路図を図５に
示す。図５によれば、この回路では、ベースとコレクタ
とが接続されたＮＰＮトランジスタＱ51，Ｑ52，Ｑ53が
直列に接続され、抵抗Ｒ51，Ｒ52を介して高位電源端子
２に接続されている。更に、ベースが抵抗Ｒ51と抵抗Ｒ
52との接続点に接続されコレクタが高位電源端子２に接
続されエミッタが抵抗Ｒ53を介して低位電源端子１に接
続されたＮＰＮトランジスタＱ54が設けられており、こ
のトランジスタＱ54のエミッタを出力端子３としてここ
から出力電圧ＶO を取り出している。
【０００３】以下に、この回路の動作について説明す
る。簡単のため、トランジスタＱ54は電流増幅率ｈFEが
大きくそのベース電流を無視できるものとする。そし
て、抵抗Ｒ51，Ｒ52に流れる電流を等しくＩ51とし、更
に、抵抗Ｒ53に流れる電流をＩ53としてＩ51＝Ｉ53とな
るように抵抗Ｒ51，Ｒ52，Ｒ53を設定した場合について
説明する。この時、トランジスタＱ51，Ｑ52，Ｑ53，Ｑ
54ともＩ51の電流が流れた時のベース・エミッタ間順方
向電圧をＶBEとし、高位電源端子２と低位電源端子１と
の間の電圧をＶCCとすると、 Ｉ51＝（ＶCC−３ＶBE）／（Ｒ51＋Ｒ52） が成り立つ。従って、出力電圧ＶO は、 ＶO ＝（ＶCC−３ＶBE）・Ｒ52／（Ｒ51＋Ｒ52）＋３ＶBE−ＶBE ＝ＶCC・Ｒ52／（Ｒ51＋Ｒ52）＋ＶBE・（２Ｒ51−Ｒ52）／（Ｒ51＋Ｒ52） となる。
る。簡単のため、トランジスタＱ54は電流増幅率ｈFEが
大きくそのベース電流を無視できるものとする。そし
て、抵抗Ｒ51，Ｒ52に流れる電流を等しくＩ51とし、更
に、抵抗Ｒ53に流れる電流をＩ53としてＩ51＝Ｉ53とな
るように抵抗Ｒ51，Ｒ52，Ｒ53を設定した場合について
説明する。この時、トランジスタＱ51，Ｑ52，Ｑ53，Ｑ
54ともＩ51の電流が流れた時のベース・エミッタ間順方
向電圧をＶBEとし、高位電源端子２と低位電源端子１と
の間の電圧をＶCCとすると、 Ｉ51＝（ＶCC−３ＶBE）／（Ｒ51＋Ｒ52） が成り立つ。従って、出力電圧ＶO は、 ＶO ＝（ＶCC−３ＶBE）・Ｒ52／（Ｒ51＋Ｒ52）＋３ＶBE−ＶBE ＝ＶCC・Ｒ52／（Ｒ51＋Ｒ52）＋ＶBE・（２Ｒ51−Ｒ52）／（Ｒ51＋Ｒ52） となる。
【０００４】ここで、ＶBEはＶCCに対する変化率が小さ
いのでこれを無視すると、この定電圧発生回路の出力電
圧ＶO の電源電圧依存性は、 ｄＶO ／ｄＶCC＝Ｒ52／（Ｒ51＋Ｒ52） となる。又、温度依存性は、 ｄＶO ／ｄＴ＝（２Ｒ51−Ｒ52）／（Ｒ51＋Ｒ52）・（ｄＶBE／ｄＴ） となる。
いのでこれを無視すると、この定電圧発生回路の出力電
圧ＶO の電源電圧依存性は、 ｄＶO ／ｄＶCC＝Ｒ52／（Ｒ51＋Ｒ52） となる。又、温度依存性は、 ｄＶO ／ｄＴ＝（２Ｒ51−Ｒ52）／（Ｒ51＋Ｒ52）・（ｄＶBE／ｄＴ） となる。
【０００５】ここで抵抗Ｒ52を０（Ω）とすると、電源
電圧依存性がなくしかも温度依存性がＶBEの温度係数
（ｄＶBE／ｄＴ）の２倍の温度係数を持つ出力電圧ＶO
が得られる。
電圧依存性がなくしかも温度依存性がＶBEの温度係数
（ｄＶBE／ｄＴ）の２倍の温度係数を持つ出力電圧ＶO
が得られる。
【０００６】
【発明が解決しようとする課題】上述した従来の定電圧
発生回路では、出力電圧ＶO の電源電圧依存性を小さく
し温度係数をトランジスタのベース・エミッタ間順方向
電圧の温度係数の整数倍に設定しようとすると、抵抗Ｒ
52の値をＲ52＝０（Ω）に設定するしかない。ところが
このようにすると、出力電圧ＶO としては、ＶBEの整数
倍の電圧しか出力できなくなる。
発生回路では、出力電圧ＶO の電源電圧依存性を小さく
し温度係数をトランジスタのベース・エミッタ間順方向
電圧の温度係数の整数倍に設定しようとすると、抵抗Ｒ
52の値をＲ52＝０（Ω）に設定するしかない。ところが
このようにすると、出力電圧ＶO としては、ＶBEの整数
倍の電圧しか出力できなくなる。
【０００７】すなわち、抵抗Ｒ52を挿入して任意の出力
電圧ＶO を発生させようとすると、出力電圧の電源電圧
依存性が式で示す通り大きくなり、更に、温度係数も
式で示す通りＶBEの整数倍でなくなってしまって、目
的とする特性の出力電圧を得ることができなくなってし
まうという欠点がある。
電圧ＶO を発生させようとすると、出力電圧の電源電圧
依存性が式で示す通り大きくなり、更に、温度係数も
式で示す通りＶBEの整数倍でなくなってしまって、目
的とする特性の出力電圧を得ることができなくなってし
まうという欠点がある。
【０００８】
【課題を解決するための手段】本発明の定電圧発生回路
は、基準電圧発生回路と、一対のバイポーラトランジス
タを差動対トランジスタとして構成された差動増幅器の
一方の入力端と出力端との間に、コレクタとベースとが
接続されたバイポーラトランジスタを少なくとも一つ以
上直列形式に含むフィードバックループを設けてなるボ
ルテージホロワ回路と、２つの抵抗回路を直列に接続し
た回路に、コレクタとベースとが接続されたバイポーラ
トランジスタを少なくとも一つ以上直列に接続してなる
電圧分割回路とを含み、前述の基準電圧発生回路の出力
電圧を、ボルテージホロワ回路を構成する差動増幅器の
他方の入力端に入力し、ボルテージホロワ回路からの出
力電圧を前述の電圧分割回路で分割し、この電圧分割回
路の２つの抵抗回路の接続点から出力電圧を取り出すよ
うに構成されている。
は、基準電圧発生回路と、一対のバイポーラトランジス
タを差動対トランジスタとして構成された差動増幅器の
一方の入力端と出力端との間に、コレクタとベースとが
接続されたバイポーラトランジスタを少なくとも一つ以
上直列形式に含むフィードバックループを設けてなるボ
ルテージホロワ回路と、２つの抵抗回路を直列に接続し
た回路に、コレクタとベースとが接続されたバイポーラ
トランジスタを少なくとも一つ以上直列に接続してなる
電圧分割回路とを含み、前述の基準電圧発生回路の出力
電圧を、ボルテージホロワ回路を構成する差動増幅器の
他方の入力端に入力し、ボルテージホロワ回路からの出
力電圧を前述の電圧分割回路で分割し、この電圧分割回
路の２つの抵抗回路の接続点から出力電圧を取り出すよ
うに構成されている。
【０００９】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１は、本発明の第１の実施例の
回路図であって、本発明の定電圧発生回路を電流切換型
論理回路の定電流発生用に用いることによって、電源電
圧依存性および温度依存性が極めて小さい論理振幅を有
する電流切換型論理回路を実現した例を示すものであ
る。
を参照して説明する。図１は、本発明の第１の実施例の
回路図であって、本発明の定電圧発生回路を電流切換型
論理回路の定電流発生用に用いることによって、電源電
圧依存性および温度依存性が極めて小さい論理振幅を有
する電流切換型論理回路を実現した例を示すものであ
る。
【００１０】図１を参照すると、本実施例の定電圧発生
回路は、電源電圧依存性および温度依存性が極めて小さ
い定電圧ＶC を発生する基準電圧発生回路４と、電圧利
得が１のボルテージホロワ回路５と、このボルテージホ
ロワ回路５の出力電圧を分割する電圧分割回路６とから
なっている。本実施例では、基準電圧発生回路４の出力
電圧ＶC をボルテージホロワ回路５に入力し、このボル
テージホロワ回路５の出力電圧を電圧分割回路６で分割
して得た電圧Ｖ34を、電流切換型論理回路７の定電流源
用ＮＰＮトランジスタＱ8 のベースに入力している。
回路は、電源電圧依存性および温度依存性が極めて小さ
い定電圧ＶC を発生する基準電圧発生回路４と、電圧利
得が１のボルテージホロワ回路５と、このボルテージホ
ロワ回路５の出力電圧を分割する電圧分割回路６とから
なっている。本実施例では、基準電圧発生回路４の出力
電圧ＶC をボルテージホロワ回路５に入力し、このボル
テージホロワ回路５の出力電圧を電圧分割回路６で分割
して得た電圧Ｖ34を、電流切換型論理回路７の定電流源
用ＮＰＮトランジスタＱ8 のベースに入力している。
【００１１】基準電圧発生回路４は、例えば図２（ａ）
および（ｂ）に示すような、バンドギャップ・リファレ
ンスとして構成することにより、電源電圧依存性および
温度依存性が極めて小さい基準電圧ＶC を発生すること
が可能である。図２（ａ）および（ｂ）に示すバンドギ
ャップ・リファレンスは、ＮＰＮトランジスタＱ21，Ｑ
22，Ｑ23，Ｑ24，Ｑ25，Ｑ26をシリコントランジスタで
構成した時に、出力電圧ＶC をシリコンのエネルギーギ
ャップ電圧１．２０５（Ｖ）に等しく設定することによ
って、温度係数が０でしかも電源電圧依存性が極めて小
さい出力電圧を得ることのできる基準電圧発生回路とし
て従来よく知られているものである。ボルテージホロワ
回路５は、差動増幅器の一方の側の出力端と入力端との
間にフィードバック回路が設けられた構成となってい
る。差動増幅器は、差動対のＮＰＮトランジスタＱ1 ，
Ｑ2 と、定電流源用の抵抗Ｒ1 と、カレントミラー回路
構成のアクティブ負荷としてのＰＮＰトランジスタ
Ｑ3 ，Ｑ4 とから構成されている。フィードバック回路
は、ＮＰＮトランジスタＱ5 と、コレクタとベースとが
接続されたダイオード接続のＮＰＮトランジスタＱ6 と
抵抗Ｒ2 とが直列に接続された構成であり、トランジス
タＱ5 は、コレクタが高位電源端子２に接続されベース
が差動増幅器の一方の出力端（トランジスタＱ2 のコレ
クタ）に接続されている。ダイオード接続のトランジス
タＱ6 は、エミッタが差動増幅器の一方の入力端（トラ
ンジスタＱ2 のベース）に接続されるとともに抵抗Ｒ2
を介して低位電源端子１に接続されている。このボルテ
ージホロワ回路５は電圧利得が１であり、基準電圧発生
回路４の出力電圧ＶC を差動増幅器のトランジスタＱ1
のベースに受けて、トランジスタＱ2 のベースに出力す
る回路として動作する。
および（ｂ）に示すような、バンドギャップ・リファレ
ンスとして構成することにより、電源電圧依存性および
温度依存性が極めて小さい基準電圧ＶC を発生すること
が可能である。図２（ａ）および（ｂ）に示すバンドギ
ャップ・リファレンスは、ＮＰＮトランジスタＱ21，Ｑ
22，Ｑ23，Ｑ24，Ｑ25，Ｑ26をシリコントランジスタで
構成した時に、出力電圧ＶC をシリコンのエネルギーギ
ャップ電圧１．２０５（Ｖ）に等しく設定することによ
って、温度係数が０でしかも電源電圧依存性が極めて小
さい出力電圧を得ることのできる基準電圧発生回路とし
て従来よく知られているものである。ボルテージホロワ
回路５は、差動増幅器の一方の側の出力端と入力端との
間にフィードバック回路が設けられた構成となってい
る。差動増幅器は、差動対のＮＰＮトランジスタＱ1 ，
Ｑ2 と、定電流源用の抵抗Ｒ1 と、カレントミラー回路
構成のアクティブ負荷としてのＰＮＰトランジスタ
Ｑ3 ，Ｑ4 とから構成されている。フィードバック回路
は、ＮＰＮトランジスタＱ5 と、コレクタとベースとが
接続されたダイオード接続のＮＰＮトランジスタＱ6 と
抵抗Ｒ2 とが直列に接続された構成であり、トランジス
タＱ5 は、コレクタが高位電源端子２に接続されベース
が差動増幅器の一方の出力端（トランジスタＱ2 のコレ
クタ）に接続されている。ダイオード接続のトランジス
タＱ6 は、エミッタが差動増幅器の一方の入力端（トラ
ンジスタＱ2 のベース）に接続されるとともに抵抗Ｒ2
を介して低位電源端子１に接続されている。このボルテ
ージホロワ回路５は電圧利得が１であり、基準電圧発生
回路４の出力電圧ＶC を差動増幅器のトランジスタＱ1
のベースに受けて、トランジスタＱ2 のベースに出力す
る回路として動作する。
【００１２】電圧分割回路６は、直列に接続された抵抗
Ｒ3 ，Ｒ4 と、ベースとエミッタとが接続されたＮＰＮ
トランジスタＱ7 とが直列に接続された構成になってい
る。そして、抵抗Ｒ3 の一端がトランジスタＱ5 のエミ
ッタに接続され、トランジスタＱ7 のエミッタが低位電
源端子１に接続され、抵抗Ｒ3 ，Ｒ4 の接続点の電圧
が、電流切換型論理回路７内の定電流源用トランジスタ
Ｑ8 のベースに与えられている。又、電流切換型論理回
路７は、ＮＰＮトランジスタＱ9 ，Ｑ10をエミッタ結合
トランジスタ対とし、抵抗Ｒ6 ，Ｒ7 を負荷とし、トラ
ンジスタＱ8 と抵抗Ｒ5 の直列抵抗を定電流源とする論
理回路であって、定電流源用のトランジスタＱ8 のベー
スに電圧分割回路６の出力電圧（抵抗Ｒ3 ，Ｒ4 の接続
点の電圧）が入力されている。
Ｒ3 ，Ｒ4 と、ベースとエミッタとが接続されたＮＰＮ
トランジスタＱ7 とが直列に接続された構成になってい
る。そして、抵抗Ｒ3 の一端がトランジスタＱ5 のエミ
ッタに接続され、トランジスタＱ7 のエミッタが低位電
源端子１に接続され、抵抗Ｒ3 ，Ｒ4 の接続点の電圧
が、電流切換型論理回路７内の定電流源用トランジスタ
Ｑ8 のベースに与えられている。又、電流切換型論理回
路７は、ＮＰＮトランジスタＱ9 ，Ｑ10をエミッタ結合
トランジスタ対とし、抵抗Ｒ6 ，Ｒ7 を負荷とし、トラ
ンジスタＱ8 と抵抗Ｒ5 の直列抵抗を定電流源とする論
理回路であって、定電流源用のトランジスタＱ8 のベー
スに電圧分割回路６の出力電圧（抵抗Ｒ3 ，Ｒ4 の接続
点の電圧）が入力されている。
【００１３】今、図１において、フィードバック回路の
トランジスタＱ6 ，電圧分割回路６のトランジスタＱ7
および電流切換型論理回路の定電流源用トランジスタＱ
8 のベース・エミッタ間電圧ＶBEが全て等しくなるよう
に抵抗Ｒ2 ，Ｒ3 ，Ｒ4 およびＲ5 の抵抗値を設定する
と、トランジスタＱ5 のエミッタ電圧Ｖ5Eは、 Ｖ5E＝ＶC ＋ＶBE となる。従って、電圧分割回路７の出力電圧（抵抗
Ｒ3 ，Ｒ4 の接続点の電圧） Ｖ34は、Ｖ34＝（Ｖ5E−ＶBE）×Ｒ4 ／（Ｒ3 ＋Ｒ4 ）＋ＶBE ＝ＶC ・Ｒ4 ／（Ｒ3 ＋Ｒ4 ）＋ＶBE 上述の式には電源電圧に依存する項がないので、本実
施例の定電圧発生回路の出力電圧Ｖ34には電源電圧依存
性がない。又、式のＶBEに関する項の係数が１である
ので、出力電圧Ｖ34はＶBEと同じ温度係数を持つ。すな
わち、出力電圧Ｖ34は、電圧が、Ｒ4 と（Ｒ3 ＋Ｒ4 ）
の抵抗比と基準電圧発生回路４の出力電圧ＶC との積で
決まる電圧よりＶBEだけ高く、電源電圧依存性を持た
ず、ＶBEの温度係数に等しい温度係数を有する電圧であ
る。しかも、抵抗Ｒ3 ，Ｒ4 の値を変えることにより、
式で決まる任意の電圧に設定することが可能であるこ
とから、本発明の目的とする特性を備えている。
トランジスタＱ6 ，電圧分割回路６のトランジスタＱ7
および電流切換型論理回路の定電流源用トランジスタＱ
8 のベース・エミッタ間電圧ＶBEが全て等しくなるよう
に抵抗Ｒ2 ，Ｒ3 ，Ｒ4 およびＲ5 の抵抗値を設定する
と、トランジスタＱ5 のエミッタ電圧Ｖ5Eは、 Ｖ5E＝ＶC ＋ＶBE となる。従って、電圧分割回路７の出力電圧（抵抗
Ｒ3 ，Ｒ4 の接続点の電圧） Ｖ34は、Ｖ34＝（Ｖ5E−ＶBE）×Ｒ4 ／（Ｒ3 ＋Ｒ4 ）＋ＶBE ＝ＶC ・Ｒ4 ／（Ｒ3 ＋Ｒ4 ）＋ＶBE 上述の式には電源電圧に依存する項がないので、本実
施例の定電圧発生回路の出力電圧Ｖ34には電源電圧依存
性がない。又、式のＶBEに関する項の係数が１である
ので、出力電圧Ｖ34はＶBEと同じ温度係数を持つ。すな
わち、出力電圧Ｖ34は、電圧が、Ｒ4 と（Ｒ3 ＋Ｒ4 ）
の抵抗比と基準電圧発生回路４の出力電圧ＶC との積で
決まる電圧よりＶBEだけ高く、電源電圧依存性を持た
ず、ＶBEの温度係数に等しい温度係数を有する電圧であ
る。しかも、抵抗Ｒ3 ，Ｒ4 の値を変えることにより、
式で決まる任意の電圧に設定することが可能であるこ
とから、本発明の目的とする特性を備えている。
【００１４】次に、図１に示す電流切換型論理回路７に
おいて、定電流源部の抵抗Ｒ5 の両端の電圧ＶR5は、 ＶR5＝Ｖ34−ＶBE ＝Ｒ4 ・ＶC ／（Ｒ3 ＋Ｒ4 ） であるので、電源電圧依存性および温度特性がともに０
である。そして、この電流切換型論理回路７の論理振幅
ＶR6，ＶR7は、トランジスタＱ8 ，Ｑ9 ，Ｑ10のベース
電流を無視すると、 ＶR6＝ＶR5・Ｒ6 ／Ｒ5 ＝Ｒ4 ／（Ｒ3 ＋Ｒ4 ）・Ｒ6 ／Ｒ5 ・ＶC および、 ＶR7＝ＶR5・Ｒ7 ／Ｒ5 ＝Ｒ4 ／（Ｒ3 ＋Ｒ4 ）・Ｒ7 ／Ｒ5 ・ＶC となり、論理振幅ＶR6，ＶR7とも、抵抗比とＶC の積で
決定され、電源電圧依存性および温度依存性が０であ
る。
おいて、定電流源部の抵抗Ｒ5 の両端の電圧ＶR5は、 ＶR5＝Ｖ34−ＶBE ＝Ｒ4 ・ＶC ／（Ｒ3 ＋Ｒ4 ） であるので、電源電圧依存性および温度特性がともに０
である。そして、この電流切換型論理回路７の論理振幅
ＶR6，ＶR7は、トランジスタＱ8 ，Ｑ9 ，Ｑ10のベース
電流を無視すると、 ＶR6＝ＶR5・Ｒ6 ／Ｒ5 ＝Ｒ4 ／（Ｒ3 ＋Ｒ4 ）・Ｒ6 ／Ｒ5 ・ＶC および、 ＶR7＝ＶR5・Ｒ7 ／Ｒ5 ＝Ｒ4 ／（Ｒ3 ＋Ｒ4 ）・Ｒ7 ／Ｒ5 ・ＶC となり、論理振幅ＶR6，ＶR7とも、抵抗比とＶC の積で
決定され、電源電圧依存性および温度依存性が０であ
る。
【００１５】以上のことから、本発明の定電圧発生回路
を使用して図１に示す電流切換型論理回路を構成する
と、論理振幅の電源電圧依存性および温度依存性が０で
ノイズマージンの低下のない、極めて安定な電流切換型
論理回路を実現できることが分る。
を使用して図１に示す電流切換型論理回路を構成する
と、論理振幅の電源電圧依存性および温度依存性が０で
ノイズマージンの低下のない、極めて安定な電流切換型
論理回路を実現できることが分る。
【００１６】以上述べた第１の本実施例では、定電圧発
生回路の出力電圧（抵抗Ｒ3 ，Ｒ4の接続点の電圧）
を、電流切換型論理回路７の定電流源用トランジスタＱ
8 のベースに直接入力する例について述べたが、図３に
示す第２の実施例のように、エミッタホロワ回路を介し
て入力することもできる。図３を参照すると、第２の実
施例が第１の実施例と異なるのは、定電圧発生回路の出
力電圧Ｖ34を、トランジスタＱ13と抵抗Ｒ8 の直列回路
からなるエミッタホロワ回路を介して、電流源用トラン
ジスタＱ8 のベースに入力していることと、このトラン
ジスタＱ13によって出力電圧に生じる温度依存性を打消
すために、電圧分割回路６のトランジスタＱ7 に直列
に、ベースとコレクタとを接続したトランジスタＱ12を
設けたこととである。この構成により、本実施例では、
トランジスタＱ8 のベース電流の変化が定電圧発生回路
の出力電圧（抵抗Ｒ3 ，Ｒ4 の接続点の電圧）Ｖ34に及
ぼす影響が１／ｈFEに低減される（但し、ｈFEはトラン
ジスタＱ13の電流増幅率）。すなわち、トランジスタＱ
13からの負荷電流に対して安定な定電圧発生回路を実現
でき、電流切換型論理回路の定電流源用トランジスタを
多数接続しても安定な電圧を供給できる。
生回路の出力電圧（抵抗Ｒ3 ，Ｒ4の接続点の電圧）
を、電流切換型論理回路７の定電流源用トランジスタＱ
8 のベースに直接入力する例について述べたが、図３に
示す第２の実施例のように、エミッタホロワ回路を介し
て入力することもできる。図３を参照すると、第２の実
施例が第１の実施例と異なるのは、定電圧発生回路の出
力電圧Ｖ34を、トランジスタＱ13と抵抗Ｒ8 の直列回路
からなるエミッタホロワ回路を介して、電流源用トラン
ジスタＱ8 のベースに入力していることと、このトラン
ジスタＱ13によって出力電圧に生じる温度依存性を打消
すために、電圧分割回路６のトランジスタＱ7 に直列
に、ベースとコレクタとを接続したトランジスタＱ12を
設けたこととである。この構成により、本実施例では、
トランジスタＱ8 のベース電流の変化が定電圧発生回路
の出力電圧（抵抗Ｒ3 ，Ｒ4 の接続点の電圧）Ｖ34に及
ぼす影響が１／ｈFEに低減される（但し、ｈFEはトラン
ジスタＱ13の電流増幅率）。すなわち、トランジスタＱ
13からの負荷電流に対して安定な定電圧発生回路を実現
でき、電流切換型論理回路の定電流源用トランジスタを
多数接続しても安定な電圧を供給できる。
【００１７】本実施例においては、トランジスタＱ5 の
エミッタ電圧Ｖ5Eは、 Ｖ5E＝ＶC ＋２ＶBE となるので、定電圧発生回路の出力電圧（抵抗Ｒ3 ，Ｒ
4 の接続点の電圧）Ｖ34は、 Ｖ34＝（Ｖ5E−２ＶBE）・Ｒ4 ／（Ｒ3 ＋Ｒ4 ）＋２ＶBE ＝ＶC ・Ｒ4 ／（Ｒ3 ＋Ｒ4 ）＋２ＶBE となる。すなわち、本実施例では、出力電圧が電源電圧
依存性を持たず、その温度係数がＶBEの２倍である定電
圧発生回路を実現している。
エミッタ電圧Ｖ5Eは、 Ｖ5E＝ＶC ＋２ＶBE となるので、定電圧発生回路の出力電圧（抵抗Ｒ3 ，Ｒ
4 の接続点の電圧）Ｖ34は、 Ｖ34＝（Ｖ5E−２ＶBE）・Ｒ4 ／（Ｒ3 ＋Ｒ4 ）＋２ＶBE ＝ＶC ・Ｒ4 ／（Ｒ3 ＋Ｒ4 ）＋２ＶBE となる。すなわち、本実施例では、出力電圧が電源電圧
依存性を持たず、その温度係数がＶBEの２倍である定電
圧発生回路を実現している。
【００１８】更に、本発明の第３の実施例について説明
する。図４は、本発明の第３の実施例の回路図である。
図４を参照すると、本実施例が第２の実施例と異なるの
は、電圧分割回路６に新たにトランジスタＱ14が設けら
れており、抵抗Ｒ3 への電圧が、トランジスタＱ5 のエ
ミッタからではなくトランジスタＱ14のエミッタから供
給されている点である。トランジスタＱ14は、コレクタ
が高位電源端子２に接続されベースがトランジスタＱ5
のベースに接続されている。本実施例においても、出力
電圧（抵抗Ｒ3 ，Ｒ4 の接続点の電圧）Ｖ34は前述の
式で決まり、電源電圧依存性がなく、ＶBEの温度係数の
２倍の温度係数を持つ。
する。図４は、本発明の第３の実施例の回路図である。
図４を参照すると、本実施例が第２の実施例と異なるの
は、電圧分割回路６に新たにトランジスタＱ14が設けら
れており、抵抗Ｒ3 への電圧が、トランジスタＱ5 のエ
ミッタからではなくトランジスタＱ14のエミッタから供
給されている点である。トランジスタＱ14は、コレクタ
が高位電源端子２に接続されベースがトランジスタＱ5
のベースに接続されている。本実施例においても、出力
電圧（抵抗Ｒ3 ，Ｒ4 の接続点の電圧）Ｖ34は前述の
式で決まり、電源電圧依存性がなく、ＶBEの温度係数の
２倍の温度係数を持つ。
【００１９】尚、以上の３つの実施例では、ボルテージ
ホロワ回路のフィードバック回路に設けたダイオード接
続のトランジスタの数が１つ又は２つの場合について説
明したが、本発明はこれに限られるものではない。一般
に、フィードバック回路を構成するダイオード接続のト
ランジスタの直列接続数をｎ（ｎは正の整数）とする
と、トランジスタＱ5 のエミッタ電圧Ｖ5Eは、 Ｖ5E＝ＶC ＋ｎ・ＶBE である。
ホロワ回路のフィードバック回路に設けたダイオード接
続のトランジスタの数が１つ又は２つの場合について説
明したが、本発明はこれに限られるものではない。一般
に、フィードバック回路を構成するダイオード接続のト
ランジスタの直列接続数をｎ（ｎは正の整数）とする
と、トランジスタＱ5 のエミッタ電圧Ｖ5Eは、 Ｖ5E＝ＶC ＋ｎ・ＶBE である。
【００２０】更に、電圧分割回路６に設けるダイオード
接続のトランジスタの直列接続数をｎとすると、定電圧
発生回路の出力電圧（抵抗Ｒ3 ，Ｒ4 の接続点の電圧）
Ｖ34は、 Ｖ34＝Ｒ4 ・（Ｖ5E−ｎ・ＶBE）／（Ｒ3 ＋Ｒ4 ）＋ｎ・ＶBE 式と式とから、出力電圧Ｖ34は、 Ｖ34＝Ｒ4 ・ＲC ／（Ｒ3 ＋Ｒ4 ）＋ｎ・ＶBE となる。
接続のトランジスタの直列接続数をｎとすると、定電圧
発生回路の出力電圧（抵抗Ｒ3 ，Ｒ4 の接続点の電圧）
Ｖ34は、 Ｖ34＝Ｒ4 ・（Ｖ5E−ｎ・ＶBE）／（Ｒ3 ＋Ｒ4 ）＋ｎ・ＶBE 式と式とから、出力電圧Ｖ34は、 Ｖ34＝Ｒ4 ・ＲC ／（Ｒ3 ＋Ｒ4 ）＋ｎ・ＶBE となる。
【００２１】式から、本発明の定電圧発生回路の出力
電圧は、電源電圧依存性を持たず、温度係数がＶBEの温
度係数のｎ倍であり、しかもその電圧値が抵抗Ｒ3 ，Ｒ
4 によって任意に設定することができることが分る。
電圧は、電源電圧依存性を持たず、温度係数がＶBEの温
度係数のｎ倍であり、しかもその電圧値が抵抗Ｒ3 ，Ｒ
4 によって任意に設定することができることが分る。
【００２２】
【発明の効果】以上説明したように、本発明の定電圧発
生回路は、電源電圧依存性および温度依存性の極めて小
さな電圧を発生する基準電圧発生回路と、この基準電圧
発生回路からの電圧を差動対トランジスタの一方のベー
スに受けて他方のベースに出力する差動増幅器のフィー
ドバックループ内に、ベースとコレクタとを接続したｎ
個のトランジスタの直列回路を設けてなるボルテージホ
ロワ回路を有しており、このボルテージホロワ回路から
の電圧を分割して出力する電圧分割回路にも、ベースと
コレクタとをダイオード接続したｎ個のトランジスタの
直列回路を設けた構成となっている。
生回路は、電源電圧依存性および温度依存性の極めて小
さな電圧を発生する基準電圧発生回路と、この基準電圧
発生回路からの電圧を差動対トランジスタの一方のベー
スに受けて他方のベースに出力する差動増幅器のフィー
ドバックループ内に、ベースとコレクタとを接続したｎ
個のトランジスタの直列回路を設けてなるボルテージホ
ロワ回路を有しており、このボルテージホロワ回路から
の電圧を分割して出力する電圧分割回路にも、ベースと
コレクタとをダイオード接続したｎ個のトランジスタの
直列回路を設けた構成となっている。
【００２３】これにより本発明によれば、電源電圧依存
性が小さく、バイポーラトランジスタのベース・エミッ
タ間電圧ＶBEの温度係数のｎ倍の温度係数を持つ出力電
圧を発生でき、しかもその出力電圧値を任意に設定する
ことのできる定電圧発生回路を実現することが可能とな
る。
性が小さく、バイポーラトランジスタのベース・エミッ
タ間電圧ＶBEの温度係数のｎ倍の温度係数を持つ出力電
圧を発生でき、しかもその出力電圧値を任意に設定する
ことのできる定電圧発生回路を実現することが可能とな
る。
【図１】本発明の１の実施例の回路図である。
【図２】分図（ａ）は、図１に示す回路における基準電
圧発生回路の一例の回路図である。分図（ｂ）は、図１
に示す回路における基準電圧発生回路の他の例の回路図
である。
圧発生回路の一例の回路図である。分図（ｂ）は、図１
に示す回路における基準電圧発生回路の他の例の回路図
である。
【図３】本発明の第２の実施例の回路図である。
【図４】本発明の第３の実施例の回路図である。
【図５】従来の定電圧発生回路の一例の回路図である。
１ 低位電源端子 ２ 高位電源端子 ３ 出力端子 ４ 基準電圧発生回路 ５ ボルテージホロワ回路 ６ 電圧分割回路 ７ 電流切換型論理回路
Claims (3)
- 【請求項１】 基準電圧発生回路と、 一対のバイポーラトランジスタを差動対トランジスタと
して構成された差動増幅器の一方の入力端と出力端との
間に、コレクタとベースとが接続されたバイポーラトラ
ンジスタを少なくとも一つ以上直列形式に含むフィード
バックループを設けてなるボルテージホロワ回路と、 ２つの抵抗回路を直列に接続した回路に、コレクタとベ
ースとが接続されたバイポーラトランジスタを少なくと
も一つ以上直列に接続してなる電圧分割回路とを含み、 前記基準電圧発生回路の出力電圧を前記差動増幅器の他
方の入力端に入力し、 前記ボルテージホロワ回路の出力電圧を前記電圧分割回
路で分割し、 前記電圧分割回路の２つの抵抗回路の接続点から出力電
圧を取り出すように構成した定電圧発生回路。 - 【請求項２】 基準電圧発生回路と、 ベースに前記基準電圧発生回路の出力電圧が入力される
ＮＰＮ型の第１のバイポーラトランジスタとＮＰＮ型の
第２のバイポーラトランジスタとからなるトランジスタ
対と、ＰＮＰ型の第３のバイポーラトランジスタとＰＮ
Ｐ型の第４のバイポーラトランジスタとをカレントミラ
ー回路構成に接続してなるアクティブ負荷と、定電流源
とを、高位電源端子と低位電源端子との間に差動対接続
した構成の差動増幅器と、 コレクタが前記高位電源端子に接続されベースが前記第
２のバイポーラトランジスタのコレクタに接続されたＮ
ＰＮ型の第５のバイポーラトランジスタのエミッタに、
ベースとコレクタとが接続されたＮＰＮ型バイポーラト
ランジスタが少なくとも一つ以上直列に接続され、この
ダイオード接続トランジスタの直列回路の最低位のエミ
ッタに抵抗回路の一端が接続されてなり、前記最低位の
エミッタが前記第２のバイポーラトランジスタのベース
に接続され、前記抵抗回路の他端が前記低位電源端子に
接続されている構成のフィードバック回路と、 一端が前記第５のバイポーラトランジスタのエミッタに
接続された第１の抵抗回路と第２の抵抗回路との直列回
路に、ベースとコレクタとが接続されたＮＰＮ型バイポ
ーラトランジスタが少なくとも一つ以上直列に接続され
てなり、前記ダイオード接続トランジスタの最低位のエ
ミッタが前記低位電源端子に接続され、前記第１の抵抗
回路と前記第２の抵抗回路との接続点が出力端とされて
いる構成の電圧分割回路とを含む定電圧発生回路。 - 【請求項３】 請求項２記載の定電圧発生回路におい
て、 前記電圧分割回路は、コレクタが前記高位電源端子に接
続されベースが前記第２のバイポーラトランジスタのコ
レクタに接続されたＮＰＮ型の第６のバイポーラトラン
ジスタを有し、前記第１の抵抗回路の一端が、前記第５
のバイポーラトランジスタのエミッタに接続されるのに
替えて前記第６のバイポーラトランジスタのエミッタに
接続されていることを特徴とする定電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029841A JP2836339B2 (ja) | 1992-02-18 | 1992-02-18 | 定電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029841A JP2836339B2 (ja) | 1992-02-18 | 1992-02-18 | 定電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05233080A JPH05233080A (ja) | 1993-09-10 |
| JP2836339B2 true JP2836339B2 (ja) | 1998-12-14 |
Family
ID=12287236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4029841A Expired - Lifetime JP2836339B2 (ja) | 1992-02-18 | 1992-02-18 | 定電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836339B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100915151B1 (ko) * | 2007-11-23 | 2009-09-03 | 한양대학교 산학협력단 | 노이즈에 강한 기준 전압 발생 회로 |
-
1992
- 1992-02-18 JP JP4029841A patent/JP2836339B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05233080A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3893018A (en) | Compensated electronic voltage source | |
| JPH0561558A (ja) | 基準電圧発生回路 | |
| JPH0727425B2 (ja) | 電圧発生回路 | |
| JPH0456404A (ja) | 増幅装置 | |
| JPH0322723B2 (ja) | ||
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| CA1173119A (en) | Bias generator | |
| JP2836339B2 (ja) | 定電圧発生回路 | |
| US4369411A (en) | Circuit for converting single-ended input signals to a pair of differential output signals | |
| JP3347896B2 (ja) | 定電圧源回路 | |
| CN112306129B (zh) | 参考电压产生电路 | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| US6559706B2 (en) | Mixer circuitry | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JP2000134045A (ja) | 電圧・電流変換回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| US4230980A (en) | Bias circuit | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JPS6040737B2 (ja) | トランジスタ回路 | |
| KR850000581B1 (ko) | 신호 변환 회로 | |
| JPH0675650A (ja) | 基準電圧発生回路 | |
| JPH08172324A (ja) | ゲイン可変差動増幅器 | |
| JP3116595B2 (ja) | 演算増幅回路 | |
| SU662028A3 (ru) | Усилитель |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980908 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 14 |