JP3347896B2 - 定電圧源回路 - Google Patents
定電圧源回路Info
- Publication number
- JP3347896B2 JP3347896B2 JP25676294A JP25676294A JP3347896B2 JP 3347896 B2 JP3347896 B2 JP 3347896B2 JP 25676294 A JP25676294 A JP 25676294A JP 25676294 A JP25676294 A JP 25676294A JP 3347896 B2 JP3347896 B2 JP 3347896B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- terminal
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、低電源電圧動作が必要
な集積回路に電源を供給するために用いて好適な定電圧
源回路に係り、特に、電源電圧依存性を小さくして出力
電圧の安定化を図ることができ、低い電源電圧で動作可
能な定電圧源回路に関する。
な集積回路に電源を供給するために用いて好適な定電圧
源回路に係り、特に、電源電圧依存性を小さくして出力
電圧の安定化を図ることができ、低い電源電圧で動作可
能な定電圧源回路に関する。
【０００２】
【従来の技術】図２は従来技術による定電圧源回路の一
例を示す回路図である。図２において、Ｑ12〜Ｑ14はト
ランジスタ、Ｒ11〜Ｒ14は抵抗、Ｄ11はダイオード、Ｉ
Ｖ11は電流源である。
例を示す回路図である。図２において、Ｑ12〜Ｑ14はト
ランジスタ、Ｒ11〜Ｒ14は抵抗、Ｄ11はダイオード、Ｉ
Ｖ11は電流源である。
【０００３】図２に示す従来技術による定電圧源回路
は、トランジスタＱ12〜Ｑ14と、抵抗Ｒ11〜Ｒ13と、ダ
イオードＤ11とにより構成され、その出力電圧ＶOUT
は、トランジスタＱ12のベース・エミッタ間電圧Ｖ
BEと、抵抗Ｒ11に流れる電流による抵抗Ｒ11の端子間電
位差との和に等しいものとなる。このトランジスタＱ12
のＶＢＥは、トランジスタＱ１２に流れるコレクタ電流
Ｉ11により決まる。そして、このコレクタ電流Ｉ11は、
電流源ＩＶ11からの電流とほぼ同一の値を持つ。この電
流源ＩＶ11は、通常、抵抗Ｒ14により構成されており、
この電流源ＩＶ11による電流は、抵抗Ｒ14と電源電圧Ｖ
ccとにより作られている。
は、トランジスタＱ12〜Ｑ14と、抵抗Ｒ11〜Ｒ13と、ダ
イオードＤ11とにより構成され、その出力電圧ＶOUT
は、トランジスタＱ12のベース・エミッタ間電圧Ｖ
BEと、抵抗Ｒ11に流れる電流による抵抗Ｒ11の端子間電
位差との和に等しいものとなる。このトランジスタＱ12
のＶＢＥは、トランジスタＱ１２に流れるコレクタ電流
Ｉ11により決まる。そして、このコレクタ電流Ｉ11は、
電流源ＩＶ11からの電流とほぼ同一の値を持つ。この電
流源ＩＶ11は、通常、抵抗Ｒ14により構成されており、
この電流源ＩＶ11による電流は、抵抗Ｒ14と電源電圧Ｖ
ccとにより作られている。
【０００４】この結果、図示従来技術による定電圧源回
路は、出力電圧を決めているトランジスタＱ12に流れる
コレクタ電流Ｉ11が電源電圧Ｖccの変動に伴って大きく
変動することになる。
路は、出力電圧を決めているトランジスタＱ12に流れる
コレクタ電流Ｉ11が電源電圧Ｖccの変動に伴って大きく
変動することになる。
【０００５】従って、図２に示す従来技術による定電圧
源回路は、トランジスタＱ12のベース・エミッタ間電圧
ＶBEが、そのコレクタ電流Ｉ11の変動により変動するこ
とになり、得られる出力電圧ＶOUT も電源電圧依存性が
高く、安定な出力電圧を得ることが困難なものである。
源回路は、トランジスタＱ12のベース・エミッタ間電圧
ＶBEが、そのコレクタ電流Ｉ11の変動により変動するこ
とになり、得られる出力電圧ＶOUT も電源電圧依存性が
高く、安定な出力電圧を得ることが困難なものである。
【０００６】なお、この種の定電圧源回路に関する従来
技術として、例えば、超ＬＳＩのためのアナログ集積回
路設計技術 上（１９９０）ｐ．２７５（Ｐ．Ｒ．グレ
イ、Ｒ．Ｇ．メイヤー）等に記載された技術が知られて
いる。
技術として、例えば、超ＬＳＩのためのアナログ集積回
路設計技術 上（１９９０）ｐ．２７５（Ｐ．Ｒ．グレ
イ、Ｒ．Ｇ．メイヤー）等に記載された技術が知られて
いる。
【０００７】
【発明が解決しようとする課題】前記従来技術は、出力
電圧ＶOUT を決めているトランジスタＱ12に流れる電流
が、電源と電流源を構成する抵抗とにより作られている
ため、出力電圧ＶOUT の電源電圧依存性が大きく、安定
な出力電圧を得ることが困難であるという問題点を有し
ている。
電圧ＶOUT を決めているトランジスタＱ12に流れる電流
が、電源と電流源を構成する抵抗とにより作られている
ため、出力電圧ＶOUT の電源電圧依存性が大きく、安定
な出力電圧を得ることが困難であるという問題点を有し
ている。
【０００８】本発明の目的は、前記従来技術の問題点を
解決し、出力電圧を決定するトランジスタに流れる電流
を電源電圧に少ししか依存しないようにし、出力電圧の
電源電圧依存性を小さくして、安定な出力電圧を得るこ
とができる定電圧源回路を提供することにある。
解決し、出力電圧を決定するトランジスタに流れる電流
を電源電圧に少ししか依存しないようにし、出力電圧の
電源電圧依存性を小さくして、安定な出力電圧を得るこ
とができる定電圧源回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明によれば前記目的
は、ダイオードとトランジスタとによるカレントミラー
回路を設け、このカレントミラー回路に流れる電流と同
一値を持つ電流を、出力電圧を決定するトランジスタに
流すようにすることにより、すなわち、前記カレントミ
ラー回路に流れる電流と同一値を持つ電流を、出力電圧
を決定するトランジスタに流すために、２つのトランジ
スタによる第２のカレントミラー回路を設け、この第２
のカレントミラー回路に、前記ダイオードとトランジス
タとによるカレントミラー回路に流れる電流をコピー
し、第２のカレントミラー回路の電流を出力電圧を決定
しているトランジスタに流すようにすることにより達成
される。
は、ダイオードとトランジスタとによるカレントミラー
回路を設け、このカレントミラー回路に流れる電流と同
一値を持つ電流を、出力電圧を決定するトランジスタに
流すようにすることにより、すなわち、前記カレントミ
ラー回路に流れる電流と同一値を持つ電流を、出力電圧
を決定するトランジスタに流すために、２つのトランジ
スタによる第２のカレントミラー回路を設け、この第２
のカレントミラー回路に、前記ダイオードとトランジス
タとによるカレントミラー回路に流れる電流をコピー
し、第２のカレントミラー回路の電流を出力電圧を決定
しているトランジスタに流すようにすることにより達成
される。
【００１０】具体的にいえば、本発明は、低電圧動作が
必要な回路に電源を供給するために用いる定電圧源回路
において、第１のダイオードのアノード端子を第４のト
ランジスタのベースに接続し、第３の抵抗の一方の端子
を第４のトランジスタのベースに接続し、第３の抵抗の
他方の端子を第７のトランジスタのエミッタに接続し、
第７のトランジスタのコレクタを第１の電源端子に接続
し、第１のダイオードのカソード端子を第４のトランジ
スタのエミッタ及び第１の電源より低い電圧を持つ第２
の電源端子に接続して構成された第１のカレントミラー
回路と、逆極性の第１のトランジスタ及び逆極性の第５
のトランジスタのベースを逆極性の第９のトランジスタ
のエミツタに接続し、逆極性の第９ランジスタのベース
を第４のトランジスタのコレクタ及び逆極性の第５のト
ランジスタのコレクタに接続し、逆極性の第９のトラン
ジスタのコレクタを第２の電源に接続し、逆極性の第１
のトランジスタ及び逆極性の第５のトランジスタのエミ
ッタを、第１の電源端子に接続して構成された第２のカ
レントミラー回路とを備え、さらに、出力電圧を生成す
る第２のトランジスタのコレタタを、前記逆極性の第１
のトランジスタのコレクタと、第６のトランジスタ、第
７のトランジスタ、第８のトランジスタのそれぞれのベ
ースとに接続し、第２のトランジスタのベースを第３の
トランジスタのコレクタ及び第１の抵抗の一方の端子に
接続し、第１の抵抗の他方の端子を第６のトランジスタ
のエミッタに接続し、第３のトランジスタののベースを
第１のダイオードのアノード端子に接続し、第３のトラ
ンジスタのエミッタを第２の抵抗の一方の端子に接続
し、第２の抵抗の他方の端子及び第２のトランジスタの
エミッタを第２の電源に接続し、第８のトランジスタの
エミッタを第４の抵抗の一方の端子に接続し、第４の抵
抗の他方の端子を第２の電源に接続し、第８のトランジ
スタのコレクタを第１電源端子に接続して構成され、第
８のトランジスタのエミッタから定電圧を出力するよう
に構成される。
必要な回路に電源を供給するために用いる定電圧源回路
において、第１のダイオードのアノード端子を第４のト
ランジスタのベースに接続し、第３の抵抗の一方の端子
を第４のトランジスタのベースに接続し、第３の抵抗の
他方の端子を第７のトランジスタのエミッタに接続し、
第７のトランジスタのコレクタを第１の電源端子に接続
し、第１のダイオードのカソード端子を第４のトランジ
スタのエミッタ及び第１の電源より低い電圧を持つ第２
の電源端子に接続して構成された第１のカレントミラー
回路と、逆極性の第１のトランジスタ及び逆極性の第５
のトランジスタのベースを逆極性の第９のトランジスタ
のエミツタに接続し、逆極性の第９ランジスタのベース
を第４のトランジスタのコレクタ及び逆極性の第５のト
ランジスタのコレクタに接続し、逆極性の第９のトラン
ジスタのコレクタを第２の電源に接続し、逆極性の第１
のトランジスタ及び逆極性の第５のトランジスタのエミ
ッタを、第１の電源端子に接続して構成された第２のカ
レントミラー回路とを備え、さらに、出力電圧を生成す
る第２のトランジスタのコレタタを、前記逆極性の第１
のトランジスタのコレクタと、第６のトランジスタ、第
７のトランジスタ、第８のトランジスタのそれぞれのベ
ースとに接続し、第２のトランジスタのベースを第３の
トランジスタのコレクタ及び第１の抵抗の一方の端子に
接続し、第１の抵抗の他方の端子を第６のトランジスタ
のエミッタに接続し、第３のトランジスタののベースを
第１のダイオードのアノード端子に接続し、第３のトラ
ンジスタのエミッタを第２の抵抗の一方の端子に接続
し、第２の抵抗の他方の端子及び第２のトランジスタの
エミッタを第２の電源に接続し、第８のトランジスタの
エミッタを第４の抵抗の一方の端子に接続し、第４の抵
抗の他方の端子を第２の電源に接続し、第８のトランジ
スタのコレクタを第１電源端子に接続して構成され、第
８のトランジスタのエミッタから定電圧を出力するよう
に構成される。
【００１１】
【作用】ダイオードとトランジスタとによるカレントミ
ラー回路に流れる電流は、ダイオードの順方向特性によ
って決まり、この電流は、電源電圧の変動による影響を
ほとんど受けることのない一定の電流となる。この電流
を２つのトランジスタによるカレントミラー回路にコピ
ーして、出力電圧を決定しているトランジスタに流すよ
うにすることにより、出力電圧を決定しているトランジ
スタのベース・エミッタ間電圧ＶBEを、電源電圧の変動
にかかわらずほぼ一定の値に保持することができる。
ラー回路に流れる電流は、ダイオードの順方向特性によ
って決まり、この電流は、電源電圧の変動による影響を
ほとんど受けることのない一定の電流となる。この電流
を２つのトランジスタによるカレントミラー回路にコピ
ーして、出力電圧を決定しているトランジスタに流すよ
うにすることにより、出力電圧を決定しているトランジ
スタのベース・エミッタ間電圧ＶBEを、電源電圧の変動
にかかわらずほぼ一定の値に保持することができる。
【００１２】本発明による定電圧源回路は、この結果、
出力電圧の電源電圧依存性を小さくすることができ、電
源電圧の変動にかかわらず安定した電圧を出力すること
ができる。
出力電圧の電源電圧依存性を小さくすることができ、電
源電圧の変動にかかわらず安定した電圧を出力すること
ができる。
【００１３】また、本発明による定電圧源回路は、トラ
ンジスタの縦積みの段数を少なくして構成することがで
きるので、電源電圧ＶccをＶOUT＋２ＶBE程度の低電圧
により動作させることが可能である。
ンジスタの縦積みの段数を少なくして構成することがで
きるので、電源電圧ＶccをＶOUT＋２ＶBE程度の低電圧
により動作させることが可能である。
【００１４】
【実施例】以下、本発明による定電圧源回路の一実施例
を図面により詳細に説明する。
を図面により詳細に説明する。
【００１５】図１は本発明の一実施例による定電圧源回
路の構成を示す回路図である。図１において、Ｑ1〜Ｑ9
はトランジスタ、Ｒ1〜Ｒ4は抵抗、Ｄ1 はダイオードで
ある。
路の構成を示す回路図である。図１において、Ｑ1〜Ｑ9
はトランジスタ、Ｒ1〜Ｒ4は抵抗、Ｄ1 はダイオードで
ある。
【００１６】図１に示す本発明の一実施例において、ダ
イオードＤ1 とＮＰＮトランジスタＱ4 とが第１のカレ
ントミラー回路を構成し、ＰＮＰトランジスタＱ1、Ｑ5
が第２のカレントミラー回路を構成している。そして、
図示回路は、ダイオードＤ1とＮＰＮトランジスタＱ4
とによる第１のカレントミラー回路により、電源電圧Ｖ
ccに少ししか依存しない電流をトランジスタＱ4のコレ
クタ電流Ｉ4として生成し、このコレクタ電流Ｉ4 をＰ
ＮＰトランジスタＱ1、Ｑ5による第２のカレントミラー
回路によりコピーし、この電流を定電圧源の出力電流を
決定するトランジスタＱ2に流すように構成されてい
る。
イオードＤ1 とＮＰＮトランジスタＱ4 とが第１のカレ
ントミラー回路を構成し、ＰＮＰトランジスタＱ1、Ｑ5
が第２のカレントミラー回路を構成している。そして、
図示回路は、ダイオードＤ1とＮＰＮトランジスタＱ4
とによる第１のカレントミラー回路により、電源電圧Ｖ
ccに少ししか依存しない電流をトランジスタＱ4のコレ
クタ電流Ｉ4として生成し、このコレクタ電流Ｉ4 をＰ
ＮＰトランジスタＱ1、Ｑ5による第２のカレントミラー
回路によりコピーし、この電流を定電圧源の出力電流を
決定するトランジスタＱ2に流すように構成されてい
る。
【００１７】このトランジスタＱ2に流されるコレクタ
電流Ｉ1は、電源電圧Ｖccに少ししか依存しない電流で
あり、そのためトランジスタＱ2 のベース・エミッタ間
の電圧ＶBEを、電源電圧Ｖccの変化にかかわりなくほぼ
一定の値にすることができる。この結果、図示回路は、
その出力電圧ＶOUT の電源電圧依存性を小さくすること
ができ、安定な電圧を出力することができるものであ
る。
電流Ｉ1は、電源電圧Ｖccに少ししか依存しない電流で
あり、そのためトランジスタＱ2 のベース・エミッタ間
の電圧ＶBEを、電源電圧Ｖccの変化にかかわりなくほぼ
一定の値にすることができる。この結果、図示回路は、
その出力電圧ＶOUT の電源電圧依存性を小さくすること
ができ、安定な電圧を出力することができるものであ
る。
【００１８】以下、前述についてさらに詳細に説明す
る。図１に示す本発明の一実施例において、各トランジ
スタＱn （ｎ＝１〜９）のベース・エミッタ間電圧を、
ＶBE(Ｑn)と表すと、出力電圧ＶOUTは、次の式のように
表すことができる。 ＶOUT＝ＶBE(Ｑ2)＋ＶBE(Ｑ6)−ＶBE(Ｑ8)＋Ｒ1・Ｉ2 また、図１の点Ａの電位をＶAとすると、ＶAは、 ＶA＝ＶBE(Ｑ2)＋ＶBE(Ｑ6)＋Ｒ1・Ｉ２ と表すことができる。
る。図１に示す本発明の一実施例において、各トランジ
スタＱn （ｎ＝１〜９）のベース・エミッタ間電圧を、
ＶBE(Ｑn)と表すと、出力電圧ＶOUTは、次の式のように
表すことができる。 ＶOUT＝ＶBE(Ｑ2)＋ＶBE(Ｑ6)−ＶBE(Ｑ8)＋Ｒ1・Ｉ2 また、図１の点Ａの電位をＶAとすると、ＶAは、 ＶA＝ＶBE(Ｑ2)＋ＶBE(Ｑ6)＋Ｒ1・Ｉ２ と表すことができる。
【００１９】ところで、各トランジスタのベース・エミ
ッタ間電圧ＶＢＥは、一般に、次のように表される。 ＶBE＝（ｋＴ／ｑ）ｌｎ（Ｉc／Ｓ・Ｉ0） 但し、 ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷量 Ｉc：コレクタ電流 Ｓ：エミッタ面積 Ｉ0：単位面積当たりの逆方向飽和電流である。
ッタ間電圧ＶＢＥは、一般に、次のように表される。 ＶBE＝（ｋＴ／ｑ）ｌｎ（Ｉc／Ｓ・Ｉ0） 但し、 ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷量 Ｉc：コレクタ電流 Ｓ：エミッタ面積 Ｉ0：単位面積当たりの逆方向飽和電流である。
【００２０】図１に示す回路は、トランジスタＱ2のコ
レクタ電流Ｉ1の電源電圧依存性が小さければ、Ａ点の
電位ＶA の電源電圧依存性を小さくすることができる。
そして、図示本発明の一実施例におけるこのコレクタ電
流Ｉ1は、ＰＮＰトランジスタＱ1、Ｑ5によるカレント
ミラー回路を用いて、トランジスタＱ4のコレクタ電流
Ｉ4をコピーして生成したものである。このため、トラ
ンジスタＱ4のコレクタ電流Ｉ4が電源電圧依存性の小さ
いものであれば、前述のトランジスタＱ2のコレクタ電
流Ｉ1を、電源電圧依存性の小さいものとすることがで
きる。
レクタ電流Ｉ1の電源電圧依存性が小さければ、Ａ点の
電位ＶA の電源電圧依存性を小さくすることができる。
そして、図示本発明の一実施例におけるこのコレクタ電
流Ｉ1は、ＰＮＰトランジスタＱ1、Ｑ5によるカレント
ミラー回路を用いて、トランジスタＱ4のコレクタ電流
Ｉ4をコピーして生成したものである。このため、トラ
ンジスタＱ4のコレクタ電流Ｉ4が電源電圧依存性の小さ
いものであれば、前述のトランジスタＱ2のコレクタ電
流Ｉ1を、電源電圧依存性の小さいものとすることがで
きる。
【００２１】以下、トランジスタＱ4のコレクタ電流Ｉ4
の電源電圧依存性が小さいことを説明する。
の電源電圧依存性が小さいことを説明する。
【００２２】図１に示すダイオードＤ1 とＮＰＮトラン
ジスタＱ4 とにより構成される第１のカレントミラー回
路において、Ｉ3＝Ｉ4であり、また、トランジスタＱ4
のベース・エミッタ間電圧ＶBE(Ｑ4)とダイオードＤ1の
順方向電圧ＶBE(Ｄ1)とは、それぞれ、 ＶBE(Ｑ4)＝（ｋＴ／ｑ）ｌｎ（Ｉ4／Ｓ4・Ｉ0） ＶBE(Ｄ1)＝ＶBE(Ｑ４） と表すことができ、これらの式から ＶＢＥ（Ｄ1)＝（ｋＴ／ｑ）ｌｎ（Ｉ4／Ｓ4・Ｉ0） 但し、 Ｓ4：トランジスタＱ4のエミッタ面積 なる式を導くことができる。
ジスタＱ4 とにより構成される第１のカレントミラー回
路において、Ｉ3＝Ｉ4であり、また、トランジスタＱ4
のベース・エミッタ間電圧ＶBE(Ｑ4)とダイオードＤ1の
順方向電圧ＶBE(Ｄ1)とは、それぞれ、 ＶBE(Ｑ4)＝（ｋＴ／ｑ）ｌｎ（Ｉ4／Ｓ4・Ｉ0） ＶBE(Ｄ1)＝ＶBE(Ｑ４） と表すことができ、これらの式から ＶＢＥ（Ｄ1)＝（ｋＴ／ｑ）ｌｎ（Ｉ4／Ｓ4・Ｉ0） 但し、 Ｓ4：トランジスタＱ4のエミッタ面積 なる式を導くことができる。
【００２３】この式から明らかなように、トランジスタ
Ｑ4のコレクタ電流Ｉ4は、ダイオードＤ1の電圧降下の
式により表すことができる。そして、ダイオードＤ1の
電源電圧依存性は、抵抗による電圧降下の場合の電圧依
存性より小さいことが知られており、このため、トラン
ジスタＱ4のコレクタ電流Ｉ4の電源電圧依存性を小さく
することができる。従って、この電流Ｉ4をコピーした
電流Ｉ1は、電源電圧依存性の少ないものとなり、図１
のＡ点の電位ＶAの電源電圧依存性を小さくすることが
できる。
Ｑ4のコレクタ電流Ｉ4は、ダイオードＤ1の電圧降下の
式により表すことができる。そして、ダイオードＤ1の
電源電圧依存性は、抵抗による電圧降下の場合の電圧依
存性より小さいことが知られており、このため、トラン
ジスタＱ4のコレクタ電流Ｉ4の電源電圧依存性を小さく
することができる。従って、この電流Ｉ4をコピーした
電流Ｉ1は、電源電圧依存性の少ないものとなり、図１
のＡ点の電位ＶAの電源電圧依存性を小さくすることが
できる。
【００２４】また、トランジスタＱ8のベース・エミッ
タ間電圧であるＶBE(Ｑ8)は、一定であるので、前述し
た本発明の一実施例は、出力電圧ＶOUT の電源電圧依存
性を小さなものとすることができ、安定な電圧を出力す
ることができる。しかも、本発明の一実施例による回路
は、トランジスタの縦積みの段数を少なくして構成する
ことができるので、電源電圧ＶccをＶOUT＋２ＶBE程度
の低電圧により動作させることが可能である。
タ間電圧であるＶBE(Ｑ8)は、一定であるので、前述し
た本発明の一実施例は、出力電圧ＶOUT の電源電圧依存
性を小さなものとすることができ、安定な電圧を出力す
ることができる。しかも、本発明の一実施例による回路
は、トランジスタの縦積みの段数を少なくして構成する
ことができるので、電源電圧ＶccをＶOUT＋２ＶBE程度
の低電圧により動作させることが可能である。
【００２５】
【発明の効果】以上説明したように本発明によれば、電
源電圧の変動による影響を受けることなく安定した出力
電圧を得ることができ、しかも、低い電源電圧で動作可
能な定電圧源回路を容易に実現することができる。
源電圧の変動による影響を受けることなく安定した出力
電圧を得ることができ、しかも、低い電源電圧で動作可
能な定電圧源回路を容易に実現することができる。
【図１】本発明の一実施例による定電圧源回路の構成を
示す回路図である。
示す回路図である。
【図２】従来技術による定電圧源回路の一例を示す回路
図である。
図である。
Ｑ1〜Ｑ9、Ｑ12〜Ｑ14 トランジスタ Ｄ1、Ｄ11 ダイオード Ｒ1〜Ｒ4、Ｒ11〜Ｒ14 抵抗 ＩＶ11 電流源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 畑 雅晴 神奈川県横浜市戸塚区戸塚町216番地 株式会社 日立製作所 情報通信事業部 内 (72)発明者 斉藤 寛典 神奈川県横浜市戸塚区戸塚町216番地 株式会社 日立製作所 情報通信事業部 内 (72)発明者 東口 晃久 神奈川県横浜市戸塚区戸塚町216番地 株式会社 日立製作所 情報通信事業部 内 (56)参考文献 特開 平１−106213（ＪＰ，Ａ) 特開 平４−344509（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 3/30
Claims (1)
- 【請求項１】 低電圧動作が必要な回路に電源を供給す
るために用いる定電圧源回路において、 第１のダイオードのアノード端子を第４のトランジスタ
のベースに接続し、第３の抵抗の一方の端子を第４のト
ランジスタのベースに接続し、第３の抵抗の他方の端子
を第７のトランジスタのエミッタに接続し、第７のトラ
ンジスタのコレクタを第１の電源端子に接続し、第１の
ダイオードのカソード端子を第４のトランジスタのエミ
ッタ及び第１の電源より低い電圧を持つ第２の電源端子
に接続して構成された第１のカレントミラー回路と、 逆極性の第１のトランジスタ及び逆極性の第５のトラン
ジスタのベースを逆極性の第９のトランジスタのエミツ
タに接続し、逆極性の第９ランジスタのベースを第４の
トランジスタのコレクタ及び逆極性の第５のトランジス
タのコレクタに接続し、逆極性の第９のトランジスタの
コレクタを第２の電源に接続し、逆極性の第１のトラン
ジスタ及び逆極性の第５のトランジスタのエミッタを、
第１の電源端子に接続して構成された第２のカレントミ
ラー回路とを備え、 さらに、出力電圧を生成する第２のトランジスタのコレ
タタを、前記逆極性の第１のトランジスタのコレクタ
と、第６のトランジスタ、第７のトランジスタ、第８の
トランジスタのそれぞれのベースとに接続し、第２のト
ランジスタのベースを第３のトランジスタのコレクタ及
び第１の抵抗の一方の端子に接続し、第１の抵抗の他方
の端子を第６のトランジスタのエミッタに接続し、第３
のトランジスタののベースを第１のダイオードのアノー
ド端子に接続し、第３のトランジスタのエミッタを第２
の抵抗の一方の端子に接続し、第２の抵抗の他方の端子
及び第２のトランジスタのエミッタを第２の電源に接続
し、第８のトランジスタのエミッタを第４の抵抗の一方
の端子に接続し、第４の抵抗の他方の端子を第２の電源
に接続し、第８のトランジスタのコレクタを第１電源端
子に接続して構成され、第８のトランジスタのエミッタ
から定電圧を出力することを特徴とする定電圧源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25676294A JP3347896B2 (ja) | 1994-10-21 | 1994-10-21 | 定電圧源回路 |
| US08/546,036 US5670868A (en) | 1994-10-21 | 1995-10-20 | Low-constant voltage supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25676294A JP3347896B2 (ja) | 1994-10-21 | 1994-10-21 | 定電圧源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08123567A JPH08123567A (ja) | 1996-05-17 |
| JP3347896B2 true JP3347896B2 (ja) | 2002-11-20 |
Family
ID=17297098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25676294A Expired - Fee Related JP3347896B2 (ja) | 1994-10-21 | 1994-10-21 | 定電圧源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5670868A (ja) |
| JP (1) | JP3347896B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6292050B1 (en) | 1997-01-29 | 2001-09-18 | Cardiac Pacemakers, Inc. | Current and temperature compensated voltage reference having improved power supply rejection |
| JP3853911B2 (ja) * | 1997-06-25 | 2006-12-06 | 沖電気工業株式会社 | 定電流回路及びそれを用いた差動増幅回路 |
| DE19818464A1 (de) * | 1998-04-24 | 1999-10-28 | Siemens Ag | Referenzspannung-Erzeugungsschaltung |
| KR100322527B1 (ko) * | 1999-01-29 | 2002-03-18 | 윤종용 | 밴드갭 전압기준회로 |
| US5977759A (en) * | 1999-02-25 | 1999-11-02 | Nortel Networks Corporation | Current mirror circuits for variable supply voltages |
| US6381491B1 (en) | 2000-08-18 | 2002-04-30 | Cardiac Pacemakers, Inc. | Digitally trimmable resistor for bandgap voltage reference |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381083A (en) * | 1992-07-15 | 1995-01-10 | Sharp Kabushiki Kaisha | Constant-current power-supply circuit formed on an IC |
| US5349286A (en) * | 1993-06-18 | 1994-09-20 | Texas Instruments Incorporated | Compensation for low gain bipolar transistors in voltage and current reference circuits |
| JP2837080B2 (ja) * | 1993-11-16 | 1998-12-14 | シャープ株式会社 | 乗算回路 |
| JP3335754B2 (ja) * | 1994-03-16 | 2002-10-21 | 三菱電機株式会社 | 定電圧発生回路 |
-
1994
- 1994-10-21 JP JP25676294A patent/JP3347896B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-20 US US08/546,036 patent/US5670868A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08123567A (ja) | 1996-05-17 |
| US5670868A (en) | 1997-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399399A (en) | Precision current source | |
| JP3954594B2 (ja) | 低バンド・ギャップ参照電圧回路 | |
| JPH0681013U (ja) | 電流源回路 | |
| JPH0727425B2 (ja) | 電圧発生回路 | |
| GB2131208A (en) | Constant current generator circuit | |
| JPH0656570B2 (ja) | カスコード接続電流源回路配置 | |
| US4644257A (en) | Band gap circuit | |
| JP3347896B2 (ja) | 定電圧源回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPH1124769A (ja) | 定電流回路 | |
| US6249175B1 (en) | Self-biasing circuit | |
| JPH08339232A (ja) | 基準電圧回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JPH0225561B2 (ja) | ||
| JPH0784658A (ja) | 電流源 | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JPH05100757A (ja) | 基準電圧発生回路 | |
| JP4130856B2 (ja) | 電流源回路 | |
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JP2848330B2 (ja) | カレントミラー回路 | |
| JP2836339B2 (ja) | 定電圧発生回路 | |
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020820 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130906 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |