JP3335754B2 - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JP3335754B2 JP3335754B2 JP04576194A JP4576194A JP3335754B2 JP 3335754 B2 JP3335754 B2 JP 3335754B2 JP 04576194 A JP04576194 A JP 04576194A JP 4576194 A JP4576194 A JP 4576194A JP 3335754 B2 JP3335754 B2 JP 3335754B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- clamp
- current
- circuit
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007423 decrease Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 21
- 230000014509 gene expression Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は定電圧発生回路の安定化
技術に関するものであり、特に第１及び第２の電位を供
給されて出力電圧を出力する際に、第２の電位の変動に
対する依存性を低減する技術に関するものである。
技術に関するものであり、特に第１及び第２の電位を供
給されて出力電圧を出力する際に、第２の電位の変動に
対する依存性を低減する技術に関するものである。
【０００２】
【従来の技術】図１０は従来の定電圧発生回路の一例で
あるバイアス回路１００の構成を示す回路図である。同
図においてトランジスタＴ1 ，Ｔ2 はＮＰＮ型ＢＪＴ
（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓ
ｔｏｒ）である。トランジスタＴ1 のコレクタは抵抗Ｒ
2 （以下、抵抗Ｒ2 の有する抵抗値をもＲ2 と表記す
る。他も同様）を介して第１の電源線Ｖccに接続される
（第１の電源線Ｖccが第１の電位として供給する電位を
もＶccと表記する）。また、トランジスタＴ1 のエミッ
タは抵抗Ｒ1 を介して第２の電源線ＶEEに接続されてい
る（第２の電源線ＶEEが第１の電位として供給する電位
をもＶEEと表記する）。例えば第１の電位Ｖccは０Ｖ
に、第２の電位ＶEEはＥＣＬレベルの負の電位に、それ
ぞれ設定されている。
あるバイアス回路１００の構成を示す回路図である。同
図においてトランジスタＴ1 ，Ｔ2 はＮＰＮ型ＢＪＴ
（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓ
ｔｏｒ）である。トランジスタＴ1 のコレクタは抵抗Ｒ
2 （以下、抵抗Ｒ2 の有する抵抗値をもＲ2 と表記す
る。他も同様）を介して第１の電源線Ｖccに接続される
（第１の電源線Ｖccが第１の電位として供給する電位を
もＶccと表記する）。また、トランジスタＴ1 のエミッ
タは抵抗Ｒ1 を介して第２の電源線ＶEEに接続されてい
る（第２の電源線ＶEEが第１の電位として供給する電位
をもＶEEと表記する）。例えば第１の電位Ｖccは０Ｖ
に、第２の電位ＶEEはＥＣＬレベルの負の電位に、それ
ぞれ設定されている。
【０００３】一方、トランジスタＴ2 のコレクタは直接
に第１の電源線Ｖccに接続され、そのエミッタは抵抗Ｒ
3 を介して第２の電源線ＶEEに接続されている。そして
トランジスタＴ2 のベースはトランジスタＴ1 のコレク
タに接続され、トランジスタＴ1 のベースは出力端子と
共にトランジスタＴ2 のエミッタに接続されている。
に第１の電源線Ｖccに接続され、そのエミッタは抵抗Ｒ
3 を介して第２の電源線ＶEEに接続されている。そして
トランジスタＴ2 のベースはトランジスタＴ1 のコレク
タに接続され、トランジスタＴ1 のベースは出力端子と
共にトランジスタＴ2 のエミッタに接続されている。
【０００４】出力端子には出力電位Ｖ0 が与えられ、出
力電位Ｖ0 と第２の電位ＶEEとの電位差が出力電圧ＶCS
として外部へと取り出される。
力電位Ｖ0 と第２の電位ＶEEとの電位差が出力電圧ＶCS
として外部へと取り出される。
【０００５】この様に構成されたバイアス回路１００の
動作について説明する。トランジスタＴ1 のコレクタと
抵抗Ｒ2 、トランジスタＴ2 のベースとの接続点を点Ａ
とし、トランジスタＴ1 のエミッタと抵抗Ｒ1 との接続
点を点Ｂとする。そして、点，Ｂにおける電位を電位Ｖ
B とすると、数１が成立する。
動作について説明する。トランジスタＴ1 のコレクタと
抵抗Ｒ2 、トランジスタＴ2 のベースとの接続点を点Ａ
とし、トランジスタＴ1 のエミッタと抵抗Ｒ1 との接続
点を点Ｂとする。そして、点，Ｂにおける電位を電位Ｖ
B とすると、数１が成立する。
【０００６】
【数１】
【０００７】ここで、トランジスタＴ1 ，Ｔ2 のベース
電流を無視し、トランジスタＴ1 ，Ｔ2 のそれぞれのベ
ース−エミッタ間電圧をそれぞれＶ1 ，Ｖ2 とすると、
数１は、
電流を無視し、トランジスタＴ1 ，Ｔ2 のそれぞれのベ
ース−エミッタ間電圧をそれぞれＶ1 ，Ｖ2 とすると、
数１は、
【０００８】
【数２】
【０００９】と変形される。
【００１０】
【発明が解決しようとする課題】ここで、出力電圧ＶCS
＝Ｖ0 −ＶEEが常に一定であることが望ましい。バイア
ス回路１００がＥＣＬ回路に接続される場合を例にとっ
て以下にその理由を述べる。
＝Ｖ0 −ＶEEが常に一定であることが望ましい。バイア
ス回路１００がＥＣＬ回路に接続される場合を例にとっ
て以下にその理由を述べる。
【００１１】図１１はバイアス回路１００に接続される
ＥＣＬ回路Ｑ9 の構成、及びこれとバイアス回路１００
との接続関係を示す回路図である。ＥＣＬ回路Ｑ9 とし
て、ここではインバータを例示している。ＥＣＬ回路Ｑ
9 は、そのベースに入力信号が与えられるトランジスタ
Ｔ11と、固定電位ＶBBがそのベースに与えられるトラン
ジスタＴ12と、これらのトランジスタＴ11，Ｔ12のエミ
ッタに共通して接続され、ここから第２の電源線ＶEEへ
と電流を引き出す電流源Ｑ10とを備えている。トランジ
スタＴ11，Ｔ12のコレクタはそれぞれ抵抗を介して第１
の電源線ＶCCに接続されている。
ＥＣＬ回路Ｑ9 の構成、及びこれとバイアス回路１００
との接続関係を示す回路図である。ＥＣＬ回路Ｑ9 とし
て、ここではインバータを例示している。ＥＣＬ回路Ｑ
9 は、そのベースに入力信号が与えられるトランジスタ
Ｔ11と、固定電位ＶBBがそのベースに与えられるトラン
ジスタＴ12と、これらのトランジスタＴ11，Ｔ12のエミ
ッタに共通して接続され、ここから第２の電源線ＶEEへ
と電流を引き出す電流源Ｑ10とを備えている。トランジ
スタＴ11，Ｔ12のコレクタはそれぞれ抵抗を介して第１
の電源線ＶCCに接続されている。
【００１２】電流源Ｑ10はそのコレクタがトランジスタ
Ｔ11，Ｔ12のエミッタに共通して接続され、そのベース
にバイアス回路１００の出力電位Ｖ0 が与えられるトラ
ンジスタＴ10と、トランジスタＴ10のエミッタと第２の
電源線ＶEEとを接続する抵抗Ｒ10とを備えている。
Ｔ11，Ｔ12のエミッタに共通して接続され、そのベース
にバイアス回路１００の出力電位Ｖ0 が与えられるトラ
ンジスタＴ10と、トランジスタＴ10のエミッタと第２の
電源線ＶEEとを接続する抵抗Ｒ10とを備えている。
【００１３】今、出力電圧ＶCSが変動すると電流源Ｑ10
の流す電流も変動して一定ではなくなる。その結果、Ｅ
ＣＬ回路Ｑ9 の誤動作が招来されることになる。したが
って、バイアス回路１００に接続されるＥＣＬ回路Ｑ9
の動作を安定にするためには、出力電圧ＶCS＝Ｖ0 −Ｖ
EEが常に一定であることが望ましい。
の流す電流も変動して一定ではなくなる。その結果、Ｅ
ＣＬ回路Ｑ9 の誤動作が招来されることになる。したが
って、バイアス回路１００に接続されるＥＣＬ回路Ｑ9
の動作を安定にするためには、出力電圧ＶCS＝Ｖ0 −Ｖ
EEが常に一定であることが望ましい。
【００１４】一方、出力電圧ＶCSの変動は、第１及び第
２の電位Ｖcc，ＶEEの変動によって生じる。今、第１の
電位Ｖccは０Ｖに固定されて変動する事がなく、値が負
である第２の電位ＶEEが変動する場合について考える。
２の電位Ｖcc，ＶEEの変動によって生じる。今、第１の
電位Ｖccは０Ｖに固定されて変動する事がなく、値が負
である第２の電位ＶEEが変動する場合について考える。
【００１５】出力電圧ＶCSの第２の電位ＶEEに対する依
存性は、数２から以下のように求められる。
存性は、数２から以下のように求められる。
【００１６】
【数３】
【００１７】ここで第１の電位Ｖccは０Ｖに固定されて
変動する事がないので、更に
変動する事がないので、更に
【００１８】
【数４】
【００１９】が得られることになる。ここで右辺第１項
はトランジスタＴ1 ，Ｔ2 のそれぞれのベース−エミッ
タ間電圧Ｖ1 ，Ｖ2 の第２の電位ＶEEに対する依存性を
示す項であり、近似的には第２項と比較して無視する事
ができる。
はトランジスタＴ1 ，Ｔ2 のそれぞれのベース−エミッ
タ間電圧Ｖ1 ，Ｖ2 の第２の電位ＶEEに対する依存性を
示す項であり、近似的には第２項と比較して無視する事
ができる。
【００２０】一方、出力電圧ＶCSの温度依存性を小さく
するためにＲ2 ／Ｒ1 は通常１程度に決められるので、
たとえ右辺第１項を無視することができたとしても、
するためにＲ2 ／Ｒ1 は通常１程度に決められるので、
たとえ右辺第１項を無視することができたとしても、
【００２１】
【数５】
【００２２】となる。
【００２３】従来のバイアス回路１００は以上のように
構成されているので、第１の電位と比較して低電位であ
る第２の電位ＶEEが変動したときに、出力電圧ＶCSも第
２の電位ＶEEの変動にに比例して変動する。このため、
上述のようにバイアス回路１００に接続されたＥＣＬ回
路Ｑ9 の誤動作を惹起するという問題点があった。
構成されているので、第１の電位と比較して低電位であ
る第２の電位ＶEEが変動したときに、出力電圧ＶCSも第
２の電位ＶEEの変動にに比例して変動する。このため、
上述のようにバイアス回路１００に接続されたＥＣＬ回
路Ｑ9 の誤動作を惹起するという問題点があった。
【００２４】本発明は上記のような問題点を解決するた
めになされたもので、比較的低電位である第２の電位に
対する、出力電圧の依存性を抑制し、安定な定電圧発生
回路を得ることを目的とする。
めになされたもので、比較的低電位である第２の電位に
対する、出力電圧の依存性を抑制し、安定な定電圧発生
回路を得ることを目的とする。
【００２５】
【課題を解決するための手段】この発明のうち請求項１
にかかる定電圧発生回路は、（ａ）互いに異なる第１及
び第２の電位をそれぞれ与える第１及び第２の電位点
と、（ｂ）（ｂ−１）出力端子と、（ｂ−２）前記出力
端子に接続された第１端と、前記第２の電位点に接続さ
れた第２端とを含む出力抵抗と、（ｂ−３）前記第１の
電位点に接続された第１の電流電極と、前記出力端子に
接続された第２の電流電極と、制御電極とを含む出力ト
ランジスタとを有する出力回路と、（ｃ）（ｃ−１）前
記第２の電位に対し、所定範囲の変動を有する一定のク
ランプ電圧を加えたクランプ電位を与えるクランプ出力
端子と、（ｃ−２）前記クランプ電圧の前記変動を伝達
する変動出力端子とを有するクランプ回路と、（ｄ）
（ｄ−１）前記出力端子に接続された第１の帰還入力端
子と、（ｄ−２）前記クランプ出力端子に接続された第
２の帰還入力端子と、（ｄ−３）第３の帰還入力端子
と、（ｄ−４）前記第１ないし第３の帰還入力端子の変
動に従って負帰還された電位を前記出力トランジスタの
前記制御電極に与える帰還出力端子と、を有する帰還回
路と、（ｅ）（ｅ−１）前記変動出力端子に接続された
変動入力端子を有し、（ｅ−２）前記変動入力端子と前
記第２の電位との電位差の増減に従って増減する帰還電
流を前記第３の帰還入力端子に流す電流発生回路とを備
える。
にかかる定電圧発生回路は、（ａ）互いに異なる第１及
び第２の電位をそれぞれ与える第１及び第２の電位点
と、（ｂ）（ｂ−１）出力端子と、（ｂ−２）前記出力
端子に接続された第１端と、前記第２の電位点に接続さ
れた第２端とを含む出力抵抗と、（ｂ−３）前記第１の
電位点に接続された第１の電流電極と、前記出力端子に
接続された第２の電流電極と、制御電極とを含む出力ト
ランジスタとを有する出力回路と、（ｃ）（ｃ−１）前
記第２の電位に対し、所定範囲の変動を有する一定のク
ランプ電圧を加えたクランプ電位を与えるクランプ出力
端子と、（ｃ−２）前記クランプ電圧の前記変動を伝達
する変動出力端子とを有するクランプ回路と、（ｄ）
（ｄ−１）前記出力端子に接続された第１の帰還入力端
子と、（ｄ−２）前記クランプ出力端子に接続された第
２の帰還入力端子と、（ｄ−３）第３の帰還入力端子
と、（ｄ−４）前記第１ないし第３の帰還入力端子の変
動に従って負帰還された電位を前記出力トランジスタの
前記制御電極に与える帰還出力端子と、を有する帰還回
路と、（ｅ）（ｅ−１）前記変動出力端子に接続された
変動入力端子を有し、（ｅ−２）前記変動入力端子と前
記第２の電位との電位差の増減に従って増減する帰還電
流を前記第３の帰還入力端子に流す電流発生回路とを備
える。
【００２６】この発明のうち請求項２にかかるものは、
請求項１記載の定電圧発生回路であって、前記帰還回路
は（ｄ−５）前記第１の電位点と前記第２の帰還入力端
子との間に接続された第１の抵抗と、（ｄ−６）前記第
２の帰還入力端子と前記帰還出力端子との間に接続され
た第２の抵抗と、（ｄ−７）前記帰還出力端子及び前記
第３の帰還入力端子に接続された第１の電流電極と、前
記第１の帰還入力端子に接続された制御電極と、第２の
電流電極とを含む帰還トランジスタと、（ｄ−８）前記
帰還トランジスタの前記第２の電流電極と前記第２の電
位点との間に接続された第３の抵抗とを更に有する。
請求項１記載の定電圧発生回路であって、前記帰還回路
は（ｄ−５）前記第１の電位点と前記第２の帰還入力端
子との間に接続された第１の抵抗と、（ｄ−６）前記第
２の帰還入力端子と前記帰還出力端子との間に接続され
た第２の抵抗と、（ｄ−７）前記帰還出力端子及び前記
第３の帰還入力端子に接続された第１の電流電極と、前
記第１の帰還入力端子に接続された制御電極と、第２の
電流電極とを含む帰還トランジスタと、（ｄ−８）前記
帰還トランジスタの前記第２の電流電極と前記第２の電
位点との間に接続された第３の抵抗とを更に有する。
【００２７】この発明のうち請求項３にかかるものは、
請求項２記載の定電圧発生回路であって、前記帰還回路
において前記帰還出力端子と前記第３の帰還入力端子と
が直接に接続される。
請求項２記載の定電圧発生回路であって、前記帰還回路
において前記帰還出力端子と前記第３の帰還入力端子と
が直接に接続される。
【００２８】この発明のうち請求項４にかかるものは、
請求項１記載の定電圧発生回路であって、前記クランプ
回路は（ｃ−３）前記第１の電位点に接続された第１の
電流電極と、前記クランプ出力端子に接続された制御電
極と、第２の電流電極とを含むクランプ電位発生トラン
ジスタと、（ｃ−４）前記クランプ電位発生トランジス
タの前記第２電流電極に接続された第１の電流電極と、
前記第２の電位点に接続された第２の電流電極と、前記
変動出力端子に接続された制御電極とを含むクランプ電
位変動検出トランジスタとを更に有する。
請求項１記載の定電圧発生回路であって、前記クランプ
回路は（ｃ−３）前記第１の電位点に接続された第１の
電流電極と、前記クランプ出力端子に接続された制御電
極と、第２の電流電極とを含むクランプ電位発生トラン
ジスタと、（ｃ−４）前記クランプ電位発生トランジス
タの前記第２電流電極に接続された第１の電流電極と、
前記第２の電位点に接続された第２の電流電極と、前記
変動出力端子に接続された制御電極とを含むクランプ電
位変動検出トランジスタとを更に有する。
【００２９】この発明のうち請求項５にかかるものは、
請求項４記載の定電圧発生回路であって、前記クランプ
電位変動検出トランジスタにおいて、その前記制御電極
及び前記第１の電流電極が直接に接続される。
請求項４記載の定電圧発生回路であって、前記クランプ
電位変動検出トランジスタにおいて、その前記制御電極
及び前記第１の電流電極が直接に接続される。
【００３０】この発明のうち請求項６にかかるものは、
請求項５記載の定電圧発生回路であって、前記クランプ
回路は（ｃ−５）前記クランプ電位発生トランジスタの
前記第２電流電極と前記クランプ電位変動検出トランジ
スタの前記第１の電流電極との間に直列に介在するダイ
オードを更に有する。
請求項５記載の定電圧発生回路であって、前記クランプ
回路は（ｃ−５）前記クランプ電位発生トランジスタの
前記第２電流電極と前記クランプ電位変動検出トランジ
スタの前記第１の電流電極との間に直列に介在するダイ
オードを更に有する。
【００３１】この発明のうち請求項７にかかるものは、
請求項５または６記載の定電圧発生回路であって、前記
クランプ回路は、（ｃ−６）前記クランプ電位発生トラ
ンジスタの前記第２電流電極と前記クランプ電位変動検
出トランジスタの前記第１の電流電極との間に直列に介
在する第４の抵抗を更に有する。
請求項５または６記載の定電圧発生回路であって、前記
クランプ回路は、（ｃ−６）前記クランプ電位発生トラ
ンジスタの前記第２電流電極と前記クランプ電位変動検
出トランジスタの前記第１の電流電極との間に直列に介
在する第４の抵抗を更に有する。
【００３２】この発明のうち請求項８にかかるものは、
請求項１記載の定電圧発生回路であて、前記電流発生回
路は（ｅ−３）前記帰還電流が流れる第１の電流電極
と、前記変動入力端子に接続される制御電極と、前記第
２の電位点に接続される第２の電流電極とを含む電流発
生トランジスタを更に有する。
請求項１記載の定電圧発生回路であて、前記電流発生回
路は（ｅ−３）前記帰還電流が流れる第１の電流電極
と、前記変動入力端子に接続される制御電極と、前記第
２の電位点に接続される第２の電流電極とを含む電流発
生トランジスタを更に有する。
【００３３】この発明のうち請求項９にかかるものは、
請求項８記載の定電圧発生回路であって、前記電流発生
回路は（ｅ−４）前記電流発生トランジスタの前記第２
の電流電極と前記第２の電位点との間に直列に介在する
第５の抵抗を更に有する。
請求項８記載の定電圧発生回路であって、前記電流発生
回路は（ｅ−４）前記電流発生トランジスタの前記第２
の電流電極と前記第２の電位点との間に直列に介在する
第５の抵抗を更に有する。
【００３４】この発明のうち請求項１０にかかるもの
は、定電圧発生回路であって、（ａ）互いに異なる第１
及び第２の電位をそれぞれ与える第１及び第２の電位点
と、（ｂ）（ｂ−１）出力端子と、（ｂ−２）前記出力
端子に接続された第１端と、前記第２の電位点に接続さ
れた第２端とを含む出力抵抗と、（ｂ−３）前記第１の
電位点に接続された第１の電流電極と、前記出力端子に
接続された第２の電流電極と、制御電極とを含む出力ト
ランジスタとを有する出力回路と、（ｃ）（ｃ−１）入
力端及び出力端と、（ｃ−２）前記入力端に接続された
第１端と、前記第２の電位点に接続された第２端とを含
む第１の枝と、（ｃ−２）前記出力端に接続された第１
端と、前記第２の電位点に接続された第２端とを含む第
２の枝とを有し、前記第１の枝に流れる電流に比例した
電流を前記第２の枝に流すカレントミラー回路と、
（ｄ）前記カレントミラー回路の前記入力端に接続さ
れ、前記第２の電位に対して所定範囲の変動を有する一
定のクランプ電圧を加えたクランプ電位を与えるクラン
プ回路と、（ｅ）（ｅ−１）前記出力端子に接続された
第１の帰還入力端子と、（ｅ−２）前記クランプ電位が
与えられる第２の帰還入力端子と、（ｅ−３）前記カレ
ントミラー回路の前記出力端に接続された第３の帰還入
力端子と、（ｅ−４）前記第１ないし第３の帰還入力端
子の変動に従って負帰還された電位を前記出力トランジ
スタの前記制御電極に与える帰還出力端子とを有する帰
還回路とを備える。
は、定電圧発生回路であって、（ａ）互いに異なる第１
及び第２の電位をそれぞれ与える第１及び第２の電位点
と、（ｂ）（ｂ−１）出力端子と、（ｂ−２）前記出力
端子に接続された第１端と、前記第２の電位点に接続さ
れた第２端とを含む出力抵抗と、（ｂ−３）前記第１の
電位点に接続された第１の電流電極と、前記出力端子に
接続された第２の電流電極と、制御電極とを含む出力ト
ランジスタとを有する出力回路と、（ｃ）（ｃ−１）入
力端及び出力端と、（ｃ−２）前記入力端に接続された
第１端と、前記第２の電位点に接続された第２端とを含
む第１の枝と、（ｃ−２）前記出力端に接続された第１
端と、前記第２の電位点に接続された第２端とを含む第
２の枝とを有し、前記第１の枝に流れる電流に比例した
電流を前記第２の枝に流すカレントミラー回路と、
（ｄ）前記カレントミラー回路の前記入力端に接続さ
れ、前記第２の電位に対して所定範囲の変動を有する一
定のクランプ電圧を加えたクランプ電位を与えるクラン
プ回路と、（ｅ）（ｅ−１）前記出力端子に接続された
第１の帰還入力端子と、（ｅ−２）前記クランプ電位が
与えられる第２の帰還入力端子と、（ｅ−３）前記カレ
ントミラー回路の前記出力端に接続された第３の帰還入
力端子と、（ｅ−４）前記第１ないし第３の帰還入力端
子の変動に従って負帰還された電位を前記出力トランジ
スタの前記制御電極に与える帰還出力端子とを有する帰
還回路とを備える。
【００３５】この発明のうち請求項１１にかかるもの
は、請求項１０記載の定電圧発生回路であって、前記ク
ランプ回路は（ｄ−１）前記第１の電位点に接続された
第１の電極電流と、前記カレントミラー回路の前記入力
端に接続された第２の電流電極と、前記クランプ電位が
与えられる制御電極とを含むクランプ電位発生トランジ
スタを有する。
は、請求項１０記載の定電圧発生回路であって、前記ク
ランプ回路は（ｄ−１）前記第１の電位点に接続された
第１の電極電流と、前記カレントミラー回路の前記入力
端に接続された第２の電流電極と、前記クランプ電位が
与えられる制御電極とを含むクランプ電位発生トランジ
スタを有する。
【００３６】この発明のうち請求項１２にかかるもの
は、請求項１１記載の定電圧発生回路であって、前記ク
ランプ回路は（ｄ−２）前記クランプ電位発生トランジ
スタの前記第２の電流電極と前記カレントミラー回路の
前記入力端との間に直列に介在するダイオードを更に有
する。
は、請求項１１記載の定電圧発生回路であって、前記ク
ランプ回路は（ｄ−２）前記クランプ電位発生トランジ
スタの前記第２の電流電極と前記カレントミラー回路の
前記入力端との間に直列に介在するダイオードを更に有
する。
【００３７】
【作用】この発明のうち請求項１にかかる定電圧発生回
路においては、出力端子に与えられる電位、クランプ電
位、及びクランプ電位の変動に対応する帰還電流が、帰
還回路へと帰還され、帰還回路が出力回路に対して負帰
還を与える。
路においては、出力端子に与えられる電位、クランプ電
位、及びクランプ電位の変動に対応する帰還電流が、帰
還回路へと帰還され、帰還回路が出力回路に対して負帰
還を与える。
【００３８】この発明のうち請求項２にかかる定電圧発
生回路においては、第１の抵抗が第１の電位とクランプ
電位との電位差を支える。
生回路においては、第１の抵抗が第１の電位とクランプ
電位との電位差を支える。
【００３９】この発明のうち請求項３にかかる定電圧発
生回路においては、帰還電流と第２の抵抗のみによって
生じる電圧降下が、出力トランジスタの制御電極の電位
を変動させる。
生回路においては、帰還電流と第２の抵抗のみによって
生じる電圧降下が、出力トランジスタの制御電極の電位
を変動させる。
【００４０】この発明のうち請求項４にかかる定電圧発
生回路においては、クランプ電位発生トランジスタの制
御電極と第２の電流電極との間でクランプ電圧の一部を
負担する。そしてクランプ電位変動検出トランジスタが
クランプ電圧の変動を検出し、これを変動出力端子に伝
達する。
生回路においては、クランプ電位発生トランジスタの制
御電極と第２の電流電極との間でクランプ電圧の一部を
負担する。そしてクランプ電位変動検出トランジスタが
クランプ電圧の変動を検出し、これを変動出力端子に伝
達する。
【００４１】この発明のうち請求項５にかかる定電圧発
生回路においては、クランプ電位変動検出トランジスタ
の制御電極と第２の電流電極との間でもクランプ電圧の
一部が負担される。
生回路においては、クランプ電位変動検出トランジスタ
の制御電極と第２の電流電極との間でもクランプ電圧の
一部が負担される。
【００４２】この発明のうち請求項６にかかる定電圧発
生回路においては、ダイオードもクランプ電圧の一部を
負担する。
生回路においては、ダイオードもクランプ電圧の一部を
負担する。
【００４３】この発明のうち請求項７にかかる定電圧発
生回路においては、第４の抵抗がクランプ電位変動検出
トランジスタの第１の電流電極に流れる電流を制御す
る。
生回路においては、第４の抵抗がクランプ電位変動検出
トランジスタの第１の電流電極に流れる電流を制御す
る。
【００４４】この発明のうち請求項８にかかる定電圧発
生回路においては、電流発生トランジスタがクランプ電
圧の変動を帰還電流に変換する。
生回路においては、電流発生トランジスタがクランプ電
圧の変動を帰還電流に変換する。
【００４５】この発明のうち請求項９にかかる定電圧発
生回路においては、第５の抵抗が帰還電流のクランプ電
圧の変動に対する依存性を制御する。
生回路においては、第５の抵抗が帰還電流のクランプ電
圧の変動に対する依存性を制御する。
【００４６】この発明のうち請求項１０にかかる定電圧
発生回路においては、クランプ回路がクランプ電圧の一
部を負担し、カレントミラー回路がクランプ回路に流れ
る電流に比例した帰還電流を帰還回路に与える。
発生回路においては、クランプ回路がクランプ電圧の一
部を負担し、カレントミラー回路がクランプ回路に流れ
る電流に比例した帰還電流を帰還回路に与える。
【００４７】この発明のうち請求項１１にかかる定電圧
発生回路においては、カレントミラー回路の第１の枝も
クランプ電圧の一部を負担する。
発生回路においては、カレントミラー回路の第１の枝も
クランプ電圧の一部を負担する。
【００４８】この発明のうち請求項１２にかかる定電圧
発生回路においては、ダイオードもクランプ電圧の一部
を負担する。
発生回路においては、ダイオードもクランプ電圧の一部
を負担する。
【００４９】
Ａ．実施例１： （Ａ−１）構成：図１は本発明の実施例１であるバイア
ス回路１０１の構成を示す回路図である。
ス回路１０１の構成を示す回路図である。
【００５０】バイアス回路１０１は４つの回路、即ち出
力回路Ｑ1 、帰還回路Ｑ2 、クランプ回路Ｑ3 、電流発
生回路Ｑ4 から構成されている。
力回路Ｑ1 、帰還回路Ｑ2 、クランプ回路Ｑ3 、電流発
生回路Ｑ4 から構成されている。
【００５１】出力回路Ｑ1 、帰還回路Ｑ2 は、図１１に
示されたバイアス回路１００を構成する。即ち点Ａにお
いてトランジスタＴ1 のコレクタとトランジスタＴ2 の
ベースと抵抗Ｒ2 の一端が接続されている。そして抵抗
Ｒ2 の他端は第１の電源線ＶCCに接続されている。但し
抵抗Ｒ2 は点Ｃにおいて、互いに直列に接続される２つ
の抵抗Ｒ2a，Ｒ2bに分割されている。
示されたバイアス回路１００を構成する。即ち点Ａにお
いてトランジスタＴ1 のコレクタとトランジスタＴ2 の
ベースと抵抗Ｒ2 の一端が接続されている。そして抵抗
Ｒ2 の他端は第１の電源線ＶCCに接続されている。但し
抵抗Ｒ2 は点Ｃにおいて、互いに直列に接続される２つ
の抵抗Ｒ2a，Ｒ2bに分割されている。
【００５２】トランジスタＴ2 のエミッタはトランジス
タＴ1 のベース及び抵抗Ｒ3 の一端に接続されている。
抵抗Ｒ3 の一端は出力端子にも接続され、出力電位Ｖ0
が与えられる。抵抗Ｒ3 の他端には第２の電源線ＶEEが
接続される。
タＴ1 のベース及び抵抗Ｒ3 の一端に接続されている。
抵抗Ｒ3 の一端は出力端子にも接続され、出力電位Ｖ0
が与えられる。抵抗Ｒ3 の他端には第２の電源線ＶEEが
接続される。
【００５３】トランジスタＴ1 のエミッタは抵抗Ｒ1 の
一端と点Ｂにおいて接続され、抵抗Ｒ1 の他端には第２
の電源線ＶEEが接続される。
一端と点Ｂにおいて接続され、抵抗Ｒ1 の他端には第２
の電源線ＶEEが接続される。
【００５４】クランプ回路Ｑ3 は、第２の電源線ＶEEに
接続されたエミッタ、並びに互いに共通して接続された
コレクタ及びベースとを含むトランジスタＴ4 と、トラ
ンジスタＴ4 のコレクタに接続されたカソードを含むダ
イオードＤと、第１の電源線ＶCCに接続されたコレクタ
と、点Ｃにおいて帰還回路Ｑ2 に接続されたベースとダ
イオードＤのアノードに接続されたエミッタとを含むト
ランジスタＴ6 とから構成されている。
接続されたエミッタ、並びに互いに共通して接続された
コレクタ及びベースとを含むトランジスタＴ4 と、トラ
ンジスタＴ4 のコレクタに接続されたカソードを含むダ
イオードＤと、第１の電源線ＶCCに接続されたコレクタ
と、点Ｃにおいて帰還回路Ｑ2 に接続されたベースとダ
イオードＤのアノードに接続されたエミッタとを含むト
ランジスタＴ6 とから構成されている。
【００５５】ダイオードＤは、図２に示されるように、
コレクタとベースを互いに直結したトランジスタＴ5 を
用いて構成する事ができる。この場合、ダイオードＤの
カソード及びアノードは、それぞれをトランジスタＴ5
のエミッタ及びコレクタ（ベース）に対応する。
コレクタとベースを互いに直結したトランジスタＴ5 を
用いて構成する事ができる。この場合、ダイオードＤの
カソード及びアノードは、それぞれをトランジスタＴ5
のエミッタ及びコレクタ（ベース）に対応する。
【００５６】電流発生回路Ｑ4 は、第２の電源線ＶEEに
接続されたエミッタと、トランジスタＴ4 のベース及び
コレクタに共通して接続されたベースと、点Ａにおいて
帰還回路Ｑ2 に接続されたコレクタとを含むトランジス
タＴ3 から構成されている。
接続されたエミッタと、トランジスタＴ4 のベース及び
コレクタに共通して接続されたベースと、点Ａにおいて
帰還回路Ｑ2 に接続されたコレクタとを含むトランジス
タＴ3 から構成されている。
【００５７】以上において、トランジスタＴ3 〜Ｔ
6 は、トランジスタＴ1 ，Ｔ2 と同様に、ＮＰＮ型ＢＪ
Ｔ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉ
ｓｔｏｒ）である。
6 は、トランジスタＴ1 ，Ｔ2 と同様に、ＮＰＮ型ＢＪ
Ｔ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉ
ｓｔｏｒ）である。
【００５８】（Ａ−２）動作の定性的説明：以上のよう
に構成されたバイアス回路１０１において、帰還回路Ｑ
2 は３つの帰還入力を得て、出力回路Ｑ1 に負帰還をか
ける。
に構成されたバイアス回路１０１において、帰還回路Ｑ
2 は３つの帰還入力を得て、出力回路Ｑ1 に負帰還をか
ける。
【００５９】第１の帰還入力には出力電位Ｖ0 が対応す
る。つまりトランジスタＴ1 のベースは第１の帰還入力
端子として機能する。この第１の帰還入力は従来のバイ
アス回路１００においても存在していた帰還入力であ
る。第２の電位ＶEEからみた出力電位Ｖ0 の変動はトラ
ンジスタＴ1 のバイアスを変化させることになり、抵抗
Ｒ1 ，Ｒ2 を流れる電流が変動する。その結果、点Ａの
電位ＶA も変動してトランジスタＴ2 のベース電位のバ
イアスに負帰還がかかり、第２の電位ＶEEからみた出力
電位Ｖ0 の変動が抑制される。即ち点Ａは、帰還回路Ｑ
2 において帰還出力端子として機能する。
る。つまりトランジスタＴ1 のベースは第１の帰還入力
端子として機能する。この第１の帰還入力は従来のバイ
アス回路１００においても存在していた帰還入力であ
る。第２の電位ＶEEからみた出力電位Ｖ0 の変動はトラ
ンジスタＴ1 のバイアスを変化させることになり、抵抗
Ｒ1 ，Ｒ2 を流れる電流が変動する。その結果、点Ａの
電位ＶA も変動してトランジスタＴ2 のベース電位のバ
イアスに負帰還がかかり、第２の電位ＶEEからみた出力
電位Ｖ0 の変動が抑制される。即ち点Ａは、帰還回路Ｑ
2 において帰還出力端子として機能する。
【００６０】第２の帰還入力には点Ｃの電位ＶC が対応
する。つまり、点Ｃは第２の帰還入力端子として機能す
る。クランプ回路Ｑ3 は第２の電位ＶEEが変動しても、
所定のクランプ電圧だけ高いクランプ電位を点Ｃに与え
る。なおクランプ電圧はトランジスタＴ4 ，Ｔ5 ，Ｔ6
のベース−エミッタ間電圧Ｖ4 ，Ｖ5 ，Ｖ6 の和であ
る。
する。つまり、点Ｃは第２の帰還入力端子として機能す
る。クランプ回路Ｑ3 は第２の電位ＶEEが変動しても、
所定のクランプ電圧だけ高いクランプ電位を点Ｃに与え
る。なおクランプ電圧はトランジスタＴ4 ，Ｔ5 ，Ｔ6
のベース−エミッタ間電圧Ｖ4 ，Ｖ5 ，Ｖ6 の和であ
る。
【００６１】従って、クランプ電圧の第２の電位ＶEEに
対する依存性（換言すれば、ベース−エミッタ間電圧Ｖ
4 ，Ｖ5 ，Ｖ6 の第２の電位ＶEEに対する依存性）を無
視すると、第２の電位ＶEEの変動によらずに電位ＶC と
第２の電位ＶEEとの電位差をほぼ一定の範囲に保つこと
ができる。この際、抵抗Ｒ2aはクランプ電位（電位
ＶC ）と第１の電位ＶCCとの電位差を支えているので、
第１の電位ＶCCが固定されていることにも拘らず、電位
ＶC は第２の電位ＶEEの変動に対応して変動する事がで
きる。
対する依存性（換言すれば、ベース−エミッタ間電圧Ｖ
4 ，Ｖ5 ，Ｖ6 の第２の電位ＶEEに対する依存性）を無
視すると、第２の電位ＶEEの変動によらずに電位ＶC と
第２の電位ＶEEとの電位差をほぼ一定の範囲に保つこと
ができる。この際、抵抗Ｒ2aはクランプ電位（電位
ＶC ）と第１の電位ＶCCとの電位差を支えているので、
第１の電位ＶCCが固定されていることにも拘らず、電位
ＶC は第２の電位ＶEEの変動に対応して変動する事がで
きる。
【００６２】一方、抵抗Ｒ2bは電位ＶC ，ＶA の電位差
を支えている。トランジスタＴ2 のベース電流を無視す
ると、この抵抗にはトランジスタＴ1 が流す電流Ｉ
1 と、クランプ電圧の第２の電位ＶEEに対する依存性を
反映して電流発生回路Ｑ4 のトランジスタＴ3 が流す電
流Ｉ3 とが流れる。
を支えている。トランジスタＴ2 のベース電流を無視す
ると、この抵抗にはトランジスタＴ1 が流す電流Ｉ
1 と、クランプ電圧の第２の電位ＶEEに対する依存性を
反映して電流発生回路Ｑ4 のトランジスタＴ3 が流す電
流Ｉ3 とが流れる。
【００６３】従って、クランプ電圧の第２の電位ＶEEに
対する依存性を無視すると、電流Ｉ1 がクランプ電圧で
定まる値を常に採ることとなる。よって、第２の電位Ｖ
EEの変動に対応してＡの電位ＶA も変動し、トランジス
タＴ2 のベース電位のバイアスに負帰還がかかる。この
ような負帰還は、数４の右辺第２項をキャンセルする事
に対応する。
対する依存性を無視すると、電流Ｉ1 がクランプ電圧で
定まる値を常に採ることとなる。よって、第２の電位Ｖ
EEの変動に対応してＡの電位ＶA も変動し、トランジス
タＴ2 のベース電位のバイアスに負帰還がかかる。この
ような負帰還は、数４の右辺第２項をキャンセルする事
に対応する。
【００６４】第３の帰還入力には電流Ｉ3 が対応する。
クランプ電圧の第２の電位ＶEEに対する依存性、即ちベ
ース−エミッタ間電圧Ｖ4 ，Ｖ5 ，Ｖ6 の第２の電位Ｖ
EEに対する依存性を無視できない場合には、クランプ回
路Ｑ3 のみによってはクランプ電圧を正確に一定に保つ
ことができない。そこでトランジスタＴ4 のベース−エ
ミッタ間電圧Ｖ4 の変動を、電流発生回路Ｑ4 のトラン
ジスタＴ3 に伝達し、これに対応した値を有する電流Ｉ
3 を抵抗Ｒ2bに与える。
クランプ電圧の第２の電位ＶEEに対する依存性、即ちベ
ース−エミッタ間電圧Ｖ4 ，Ｖ5 ，Ｖ6 の第２の電位Ｖ
EEに対する依存性を無視できない場合には、クランプ回
路Ｑ3 のみによってはクランプ電圧を正確に一定に保つ
ことができない。そこでトランジスタＴ4 のベース−エ
ミッタ間電圧Ｖ4 の変動を、電流発生回路Ｑ4 のトラン
ジスタＴ3 に伝達し、これに対応した値を有する電流Ｉ
3 を抵抗Ｒ2bに与える。
【００６５】従って、本実施例においては、点Ａは第３
の帰還入力を受ける第３の帰還入力端子として機能する
と同時に、トランジスタＴ2 のベース電位に帰還出力を
与える帰還出力端子としても機能する。
の帰還入力を受ける第３の帰還入力端子として機能する
と同時に、トランジスタＴ2 のベース電位に帰還出力を
与える帰還出力端子としても機能する。
【００６６】例えば第２の電位ＶEEが低下すると（その
絶対値が大きくなると）、ベース−エミッタ間電圧
Ｖ4 ，Ｖ5 ，Ｖ6 が増大する。つまりクランプ電圧が増
大したことになる。この場合には、トランジスタＴ3 の
ベース−エミッタ間電圧Ｖ3 も増大し、電流Ｉ3 が増大
する。従って、抵抗Ｒ2bにおける電圧降下は増大し、電
位ＶA は低下し、第２の電位ＶEEとの電位差が縮まる。
このためにクランプ電圧が増大しても、帰還出力端子た
る点Ａは出力回路Ｑ1 に帰還出力たる電位ＶA を適切に
与えることができる。第２の電位ＶEEが上昇した場合に
おいても電位ＶA を適切に与えることができる。このよ
うな負帰還は、数４の右辺第１項をキャンセルすること
に対応する。
絶対値が大きくなると）、ベース−エミッタ間電圧
Ｖ4 ，Ｖ5 ，Ｖ6 が増大する。つまりクランプ電圧が増
大したことになる。この場合には、トランジスタＴ3 の
ベース−エミッタ間電圧Ｖ3 も増大し、電流Ｉ3 が増大
する。従って、抵抗Ｒ2bにおける電圧降下は増大し、電
位ＶA は低下し、第２の電位ＶEEとの電位差が縮まる。
このためにクランプ電圧が増大しても、帰還出力端子た
る点Ａは出力回路Ｑ1 に帰還出力たる電位ＶA を適切に
与えることができる。第２の電位ＶEEが上昇した場合に
おいても電位ＶA を適切に与えることができる。このよ
うな負帰還は、数４の右辺第１項をキャンセルすること
に対応する。
【００６７】以上のように、この発明では従来のバイア
ス回路１００よりも帰還入力を２つ増やすことにより、
安定した出力電圧を与えることができる。そして、これ
らの新たに追加された２つの帰還入力は、クランプ回路
Ｑ3 と電流発生回路Ｑ4 によって得ることができる。
ス回路１００よりも帰還入力を２つ増やすことにより、
安定した出力電圧を与えることができる。そして、これ
らの新たに追加された２つの帰還入力は、クランプ回路
Ｑ3 と電流発生回路Ｑ4 によって得ることができる。
【００６８】これらの帰還入力が得られることに鑑みれ
ば、クランプ回路Ｑ3 において、トランジスタＴ4 はク
ランプ電圧の一部を負担すると共に、その変動を検出す
る機能を有している。そしてトランジスタＴ5 ，Ｔ6 は
クランプ電圧の一部を負担する機能を有している。
ば、クランプ回路Ｑ3 において、トランジスタＴ4 はク
ランプ電圧の一部を負担すると共に、その変動を検出す
る機能を有している。そしてトランジスタＴ5 ，Ｔ6 は
クランプ電圧の一部を負担する機能を有している。
【００６９】また、電流発生回路Ｑ4 はクランプ電圧の
変動を入力してこれに応じた変化をする帰還電流を発生
する機能を有している。
変動を入力してこれに応じた変化をする帰還電流を発生
する機能を有している。
【００７０】（Ａ−３）定量的説明：以下、数式を用い
てバイアス回路１０１の動作を定量的に説明する。
てバイアス回路１０１の動作を定量的に説明する。
【００７１】点Ａ，Ｃにおける電位ＶA ，ＶC 、及び出
力電位Ｖ0 、並びに電流Ｉ1 はそれぞれ以下のように表
される。
力電位Ｖ0 、並びに電流Ｉ1 はそれぞれ以下のように表
される。
【００７２】
【数６】
【００７３】
【数７】
【００７４】
【数８】
【００７５】
【数９】
【００７６】但し、第１の電位ＶCCは０Ｖで変動しない
としている。数６を数８に代入して、
としている。数６を数８に代入して、
【００７７】
【数１０】
【００７８】が得られる。数１０に数７、数９を代入し
て、
て、
【００７９】
【数１１】
【００８０】が得られる。よって、出力電圧ＶCSは、
【００８１】
【数１２】
【００８２】となるので、その第２の電位ＶEEに対する
依存性は、
依存性は、
【００８３】
【数１３】
【００８４】として表すことができる。
【００８５】数１３の右辺の第１項及び第２項は、それ
ぞれ数４の右辺の第１項及び第２項に対応している。従
って、もし各トランジスタのベース−エミッタ間電圧の
第２の電位ＶEEに対する依存性を無視することができれ
ば、従来の場合と同様に数１３の第１項は無視できる。
しかし、数１３では電流Ｉ3 の第２の電位ＶEEに対する
依存性も無視できるので、結局
ぞれ数４の右辺の第１項及び第２項に対応している。従
って、もし各トランジスタのベース−エミッタ間電圧の
第２の電位ＶEEに対する依存性を無視することができれ
ば、従来の場合と同様に数１３の第１項は無視できる。
しかし、数１３では電流Ｉ3 の第２の電位ＶEEに対する
依存性も無視できるので、結局
【００８６】
【数１４】
【００８７】となる。従って、数４の右辺の第２項に相
当する部分も無視できて、出力電圧ＶCSは第２の電位Ｖ
EEが変動しても一定となる。
当する部分も無視できて、出力電圧ＶCSは第２の電位Ｖ
EEが変動しても一定となる。
【００８８】電流Ｉ3 の第２の電位ＶEEに対する依存性
が無視できる理由について説明する。一般にトランジス
タのベース−エミッタ間電圧ＶBEとそのコレクタ電流Ｉ
C （ベース電流を無視した場合にはエミッタ電流と等し
い）とは数１５の関係がある。
が無視できる理由について説明する。一般にトランジス
タのベース−エミッタ間電圧ＶBEとそのコレクタ電流Ｉ
C （ベース電流を無視した場合にはエミッタ電流と等し
い）とは数１５の関係がある。
【００８９】
【数１５】
【００９０】ここで電圧ＶT は例えばシリコントランジ
スタでは２６ｍＶ程度の値を採る定数である。よって数
１５から、電流Ｉ3 の第２の電位ＶEEに対する依存性は
数１６のようになる。
スタでは２６ｍＶ程度の値を採る定数である。よって数
１５から、電流Ｉ3 の第２の電位ＶEEに対する依存性は
数１６のようになる。
【００９１】
【数１６】
【００９２】従って他のトランジスタと同様に、トラン
ジスタＴ3 のベース−エミッタ間電圧Ｖ3 の第２の電位
ＶEEに対する依存性が非常に小さい場合には、電流Ｉ3
の第２の電位ＶEEに対する依存性が無視できる。
ジスタＴ3 のベース−エミッタ間電圧Ｖ3 の第２の電位
ＶEEに対する依存性が非常に小さい場合には、電流Ｉ3
の第２の電位ＶEEに対する依存性が無視できる。
【００９３】更に、従来のバイアス回路１００とは異な
り、この実施例１にかかるバイアス回路１０１では、各
トランジスタＴi のベース−エミッタ間電圧Ｖi の第２
の電位ＶEEに対する依存性（ｉ＝１〜６）が無視できな
い場合においてさえも、その動作の第２の電位ＶEEに対
する依存性を小さくする事ができる。
り、この実施例１にかかるバイアス回路１０１では、各
トランジスタＴi のベース−エミッタ間電圧Ｖi の第２
の電位ＶEEに対する依存性（ｉ＝１〜６）が無視できな
い場合においてさえも、その動作の第２の電位ＶEEに対
する依存性を小さくする事ができる。
【００９４】数１３を変形すると、数１６を用いて数１
７が得られる。
７が得られる。
【００９５】
【数１７】
【００９６】各トランジスタＴi のベース−エミッタ間
電圧Ｖi の第２の電位ＶEEに対する依存性（ｉ＝１〜
６）はほぼ等しいため、Ｒ1 の値をＲ2bの値よりも充分
小さく、例えば１／１０よりも小さく設定すると、数１
７は近似的に数１８で表されることになる。
電圧Ｖi の第２の電位ＶEEに対する依存性（ｉ＝１〜
６）はほぼ等しいため、Ｒ1 の値をＲ2bの値よりも充分
小さく、例えば１／１０よりも小さく設定すると、数１
７は近似的に数１８で表されることになる。
【００９７】
【数１８】
【００９８】一方、図１から解るように、トランジスタ
Ｔ1 ，Ｔ3 のコレクタは共通して接続されている。また
トランジスタＴ1 のエミッタには第２の電源線ＶEEが接
続されており、トランジスタＴ3 のエミッタには抵抗Ｒ
1 を介して第２の電源線ＶEEが接続されている。よって
抵抗Ｒ1 の値を小さく設定することにより、トランジス
タＴ1 ，Ｔ3 のサイズが等しくても、両トランジスタの
ベース−エミッタ間電圧Ｖi の第２の電位ＶEEに対する
依存性はほぼ等しくなる。
Ｔ1 ，Ｔ3 のコレクタは共通して接続されている。また
トランジスタＴ1 のエミッタには第２の電源線ＶEEが接
続されており、トランジスタＴ3 のエミッタには抵抗Ｒ
1 を介して第２の電源線ＶEEが接続されている。よって
抵抗Ｒ1 の値を小さく設定することにより、トランジス
タＴ1 ，Ｔ3 のサイズが等しくても、両トランジスタの
ベース−エミッタ間電圧Ｖi の第２の電位ＶEEに対する
依存性はほぼ等しくなる。
【００９９】よって、帰還電流である電流Ｉ3 を
【０１００】
【数１９】
【０１０１】と設定することにより、数１８の右辺をほ
ぼ零に設定することができる。かかる設定は抵抗Ｒ1 の
値を適切に設定するのみで実現できる。
ぼ零に設定することができる。かかる設定は抵抗Ｒ1 の
値を適切に設定するのみで実現できる。
【０１０２】以上のようにこの実施例１によれば、各ト
ランジスタＴi のベース−エミッタ間電圧Ｖi の第２の
電位ＶEEに対する依存性が無視できる場合においても従
来の技術よりも安定した出力電圧を供給することができ
るばかりでなく、上記依存性が無視できない場合であっ
ても容易な設定で安定した出力電圧を供給することがで
きるという効果がある。
ランジスタＴi のベース−エミッタ間電圧Ｖi の第２の
電位ＶEEに対する依存性が無視できる場合においても従
来の技術よりも安定した出力電圧を供給することができ
るばかりでなく、上記依存性が無視できない場合であっ
ても容易な設定で安定した出力電圧を供給することがで
きるという効果がある。
【０１０３】（Ａ−４）別の観点からの説明：バイアス
回路１０１の構成は、別の観点から説明する事もでき
る。図３はバイアス回路１０１の構成を示す回路図であ
り、各素子の接続状態は図１と同一である。但し、各素
子をグループ分けするブロックが異なる。
回路１０１の構成は、別の観点から説明する事もでき
る。図３はバイアス回路１０１の構成を示す回路図であ
り、各素子の接続状態は図１と同一である。但し、各素
子をグループ分けするブロックが異なる。
【０１０４】出力回路Ｑ1 及び帰還回路Ｑ2 に関しては
図１と同一であるが、図１においてクランプ回路Ｑ3 及
び電流発生回路Ｑ4 が構成していた部分が、クランプ回
路Ｑ5 及びカレントミラー回路Ｑ6 に区分されている。
図１と同一であるが、図１においてクランプ回路Ｑ3 及
び電流発生回路Ｑ4 が構成していた部分が、クランプ回
路Ｑ5 及びカレントミラー回路Ｑ6 に区分されている。
【０１０５】クランプ回路Ｑ5 はトランジスタＴ
5 （Ｄ），Ｔ6 で構成され、クランプ電圧の一部を負担
している。またカレントミラー回路Ｑ6 はトランジスタ
Ｔ3 ，Ｔ4で構成されており、トランジスタＴ4 もクラ
ンプ電圧の一部を負担している。
5 （Ｄ），Ｔ6 で構成され、クランプ電圧の一部を負担
している。またカレントミラー回路Ｑ6 はトランジスタ
Ｔ3 ，Ｔ4で構成されており、トランジスタＴ4 もクラ
ンプ電圧の一部を負担している。
【０１０６】今、第２の電位ＶEEが上昇（その絶対値が
低下）した場合には、トランジスタＴ4 のベース−エミ
ッタ間電圧Ｖ4 は小さくなる。するとトランジスタＴ4
のコレクタ電流は小さくなる。トランジスタＴ3 ，Ｔ4
はカレントミラー回路Ｑ6 を構成しているので、トラン
ジスタＴ4 のコレクタ電流の減少に対応して、トランジ
スタＴ3 を流れる電流Ｉ3 も小さくなる。よって抵抗Ｒ
2bにおける電圧降下も小さくなって出力電位Ｖ0 は上昇
する。これが第２の電位ＶEEの上昇を補償することとな
って、出力電圧ＶCSは一定に保たれる。
低下）した場合には、トランジスタＴ4 のベース−エミ
ッタ間電圧Ｖ4 は小さくなる。するとトランジスタＴ4
のコレクタ電流は小さくなる。トランジスタＴ3 ，Ｔ4
はカレントミラー回路Ｑ6 を構成しているので、トラン
ジスタＴ4 のコレクタ電流の減少に対応して、トランジ
スタＴ3 を流れる電流Ｉ3 も小さくなる。よって抵抗Ｒ
2bにおける電圧降下も小さくなって出力電位Ｖ0 は上昇
する。これが第２の電位ＶEEの上昇を補償することとな
って、出力電圧ＶCSは一定に保たれる。
【０１０７】逆に、第２の電位ＶEEが低下（その絶対値
が増大）した場合には、トランジスタＴ4 のベース−エ
ミッタ間電圧Ｖ4 は大きくなる。するとトランジスタＴ
4 のコレクタ電流は大きくなる。よってこれに対応して
トランジスタＴ3 を流れる電流Ｉ3 も大きくなる。そし
て抵抗Ｒ2bにおける電圧降下も大きくなって出力電位Ｖ
0 は低下する。これが第２の電位ＶEEの低下を補償する
こととなって、出力電圧ＶCSは一定に保たれる。
が増大）した場合には、トランジスタＴ4 のベース−エ
ミッタ間電圧Ｖ4 は大きくなる。するとトランジスタＴ
4 のコレクタ電流は大きくなる。よってこれに対応して
トランジスタＴ3 を流れる電流Ｉ3 も大きくなる。そし
て抵抗Ｒ2bにおける電圧降下も大きくなって出力電位Ｖ
0 は低下する。これが第２の電位ＶEEの低下を補償する
こととなって、出力電圧ＶCSは一定に保たれる。
【０１０８】Ｂ．実施例２：図４は本発明の実施例２で
あるバイアス回路１０２の構成を示す回路図である。バ
イアス回路１０２は実施例１に記載されたバイアス回路
１０１の帰還回路Ｑ2 を帰還回路Ｑ21に置換した構成を
有している。
あるバイアス回路１０２の構成を示す回路図である。バ
イアス回路１０２は実施例１に記載されたバイアス回路
１０１の帰還回路Ｑ2 を帰還回路Ｑ21に置換した構成を
有している。
【０１０９】帰還回路Ｑ21は、帰還回路Ｑ2 の抵抗Ｒ2b
を２つの抵抗Ｒ2b1 ，Ｒ2b2 に分割した構成を有してい
る。そして、抵抗Ｒ2b1 の一端は点Ｃに接続され、他端
は点Ａ1 において抵抗Ｒ2b2 の一端及びトランジスタＴ
2 のベースと接続されている。一方、抵抗Ｒ2b2 の他端
と、トランジスタＴ1 ，Ｔ3 のコレクタとは共通して点
Ａ2 において接続されている。
を２つの抵抗Ｒ2b1 ，Ｒ2b2 に分割した構成を有してい
る。そして、抵抗Ｒ2b1 の一端は点Ｃに接続され、他端
は点Ａ1 において抵抗Ｒ2b2 の一端及びトランジスタＴ
2 のベースと接続されている。一方、抵抗Ｒ2b2 の他端
と、トランジスタＴ1 ，Ｔ3 のコレクタとは共通して点
Ａ2 において接続されている。
【０１１０】この様に構成された帰還回路Ｑ21において
は、第３の帰還入力である帰還電流Ｉ3 は点Ａ2 に与え
られる。即ち点Ａ2 が第３の帰還入力端子として機能す
る。一方、点Ａ1 はトランジスタＴ2 のベースに帰還出
力を与える帰還出力端子として機能する。
は、第３の帰還入力である帰還電流Ｉ3 は点Ａ2 に与え
られる。即ち点Ａ2 が第３の帰還入力端子として機能す
る。一方、点Ａ1 はトランジスタＴ2 のベースに帰還出
力を与える帰還出力端子として機能する。
【０１１１】実施例２に即して考えれば、実施例１はＲ
2b2 ＝０の場合に相当しており、Ａ1 ，Ａ2 は点Ａとし
て一致していたことになる。
2b2 ＝０の場合に相当しており、Ａ1 ，Ａ2 は点Ａとし
て一致していたことになる。
【０１１２】本実施例のように、第３の帰還入力端子
と、帰還出力端子とを別々にし、抵抗Ｒ2b2 を設けるこ
とにより、設計の自由度が増し、実施例１の効果を有し
つつ、トランジスタＴ2 のベースに与える帰還出力を適
切に設定する事ができる。
と、帰還出力端子とを別々にし、抵抗Ｒ2b2 を設けるこ
とにより、設計の自由度が増し、実施例１の効果を有し
つつ、トランジスタＴ2 のベースに与える帰還出力を適
切に設定する事ができる。
【０１１３】なお、実施例２は実施例３と比較すると構
成が簡単になるという利点がある。
成が簡単になるという利点がある。
【０１１４】Ｃ．実施例３：図５は本発明の実施例３に
かかるバイアス回路１０３の構成を示す回路図である。
バイアス回路１０３は図３に示された実施例１にかかる
バイアス回路１０１のカレントミラー回路Ｑ6 をカレン
トミラー回路Ｑ61に置換した構成を有している。
かかるバイアス回路１０３の構成を示す回路図である。
バイアス回路１０３は図３に示された実施例１にかかる
バイアス回路１０１のカレントミラー回路Ｑ6 をカレン
トミラー回路Ｑ61に置換した構成を有している。
【０１１５】カレントミラー回路Ｑ61はカレントミラー
回路Ｑ6 において、トランジスタＴ3 と第２の電源線Ｖ
EEとの間に抵抗Ｒ4 を追加して設けた構成を有してい
る。カレントミラー回路の動作に関してよく知られるよ
うに、この様な抵抗をエミッタに接続する事により、ト
ランジスタＴ4 に流れる電流とトランジスタＴ3 が流す
電流Ｉ3 との比率を変更する事ができる。従って、数１
９に示される関係を満足するように設計することが、よ
りいっそう容易となる。
回路Ｑ6 において、トランジスタＴ3 と第２の電源線Ｖ
EEとの間に抵抗Ｒ4 を追加して設けた構成を有してい
る。カレントミラー回路の動作に関してよく知られるよ
うに、この様な抵抗をエミッタに接続する事により、ト
ランジスタＴ4 に流れる電流とトランジスタＴ3 が流す
電流Ｉ3 との比率を変更する事ができる。従って、数１
９に示される関係を満足するように設計することが、よ
りいっそう容易となる。
【０１１６】勿論、図５に示すように、バイアス回路１
０３は図１に示された実施例１にかかるバイアス回路１
０１の電流発生回路Ｑ4 を、電流発生回路Ｑ41に置換し
た構成として見ることもできる。
０３は図１に示された実施例１にかかるバイアス回路１
０１の電流発生回路Ｑ4 を、電流発生回路Ｑ41に置換し
た構成として見ることもできる。
【０１１７】Ｄ．実施例４：図６は本発明の実施例４に
かかるバイアス回路１０４の構成を示す回路図である。
バイアス回路１０４は図３に示された実施例１にかかる
バイアス回路１０１のカレントミラー回路Ｑ6 をカレン
トミラー回路Ｑ62に置換した構成を有している。
かかるバイアス回路１０４の構成を示す回路図である。
バイアス回路１０４は図３に示された実施例１にかかる
バイアス回路１０１のカレントミラー回路Ｑ6 をカレン
トミラー回路Ｑ62に置換した構成を有している。
【０１１８】カレントミラー回路Ｑ62はカレントミラー
回路Ｑ6 において、トランジスタＴ4 のコレクタとクラ
ンプ回路Ｑ5 との間に抵抗Ｒ5 を追加して設けた構成を
有している。この抵抗Ｒ5 の存在によりクランプ電圧が
上昇する他に、トランジスタＴ4 に流れる電流をバイア
ス回路１０１と比較して減少させることができる。よっ
てトランジスタＴ3 が流す電流Ｉ3 をバイアス回路１０
１よりも減少させることができる。従って、数１９に示
される関係を満足するように設計する際の自由度が広が
り、設計が容易となる。
回路Ｑ6 において、トランジスタＴ4 のコレクタとクラ
ンプ回路Ｑ5 との間に抵抗Ｒ5 を追加して設けた構成を
有している。この抵抗Ｒ5 の存在によりクランプ電圧が
上昇する他に、トランジスタＴ4 に流れる電流をバイア
ス回路１０１と比較して減少させることができる。よっ
てトランジスタＴ3 が流す電流Ｉ3 をバイアス回路１０
１よりも減少させることができる。従って、数１９に示
される関係を満足するように設計する際の自由度が広が
り、設計が容易となる。
【０１１９】勿論、図６に示すように、バイアス回路１
０４は、図１に示された実施例１にかかるバイアス回路
１０１のクランプ回路Ｑ3 を、クランプ回路Ｑ31に置換
した構成として見ることもできる。
０４は、図１に示された実施例１にかかるバイアス回路
１０１のクランプ回路Ｑ3 を、クランプ回路Ｑ31に置換
した構成として見ることもできる。
【０１２０】なお本実施例は実施例３と比較して最適化
が容易であるが、その反面抵抗値の変動による電流Ｉ3
の変動は小さい。従って、実施例３と実施例４とは、設
計時間に依拠したコストと、要求される性能との兼ね合
いで使い分けられるべきである。
が容易であるが、その反面抵抗値の変動による電流Ｉ3
の変動は小さい。従って、実施例３と実施例４とは、設
計時間に依拠したコストと、要求される性能との兼ね合
いで使い分けられるべきである。
【０１２１】Ｅ．実施例５：図７は本発明の実施例５に
かかるバイアス回路１０５の構成を示す回路図である。
バイアス回路１０５は図３に示された実施例１にかかる
バイアス回路１０１のカレントミラー回路Ｑ6 をカレン
トミラー回路Ｑ63に置換した構成を有している。
かかるバイアス回路１０５の構成を示す回路図である。
バイアス回路１０５は図３に示された実施例１にかかる
バイアス回路１０１のカレントミラー回路Ｑ6 をカレン
トミラー回路Ｑ63に置換した構成を有している。
【０１２２】カレントミラー回路Ｑ63は、図５に示され
た実施例３にかかるバイアス回路１０３のカレントミラ
ー回路Ｑ61と同様に抵抗Ｒ4 を設け、更に図６に示され
た実施例４にかかるバイアス回路１０４のカレントミラ
ー回路Ｑ62と同様に抵抗Ｒ5を設け、更にトランジスタ
Ｔ3 のコレクタと帰還回路Ｑ2 との間に抵抗Ｒ6 を追加
した構成を有している。
た実施例３にかかるバイアス回路１０３のカレントミラ
ー回路Ｑ61と同様に抵抗Ｒ4 を設け、更に図６に示され
た実施例４にかかるバイアス回路１０４のカレントミラ
ー回路Ｑ62と同様に抵抗Ｒ5を設け、更にトランジスタ
Ｔ3 のコレクタと帰還回路Ｑ2 との間に抵抗Ｒ6 を追加
した構成を有している。
【０１２３】本実施例は抵抗Ｒ6 を追加することによ
り、実施例３，４と比較して電流Ｉ3を減少させること
ができる。つまり抵抗の数を増加させたので、一層設計
の自由度が高まるという効果がある。
り、実施例３，４と比較して電流Ｉ3を減少させること
ができる。つまり抵抗の数を増加させたので、一層設計
の自由度が高まるという効果がある。
【０１２４】勿論、図７に示すように、バイアス回路１
０５は、図１に示された実施例１にかかるバイアス回路
１０１のクランプ回路Ｑ3 を、クランプ回路Ｑ31に置換
し、電流発生回路Ｑ4 を電流発生回路Ｑ42に置換した構
成として見ることもできる。
０５は、図１に示された実施例１にかかるバイアス回路
１０１のクランプ回路Ｑ3 を、クランプ回路Ｑ31に置換
し、電流発生回路Ｑ4 を電流発生回路Ｑ42に置換した構
成として見ることもできる。
【０１２５】Ｆ．実施例６：図８は本発明の実施例６で
あるバイアス回路１０６の構成を示す回路図である。バ
イアス回路１０６は図１に示されたバイアス回路１０１
のクランプ回路Ｑ3をクランプ回路Ｑ30に置換した構成
を有している。
あるバイアス回路１０６の構成を示す回路図である。バ
イアス回路１０６は図１に示されたバイアス回路１０１
のクランプ回路Ｑ3をクランプ回路Ｑ30に置換した構成
を有している。
【０１２６】クランプ回路Ｑ30は、クランプ回路Ｑ3 の
ダイオードＤ（トランジスタＴ5 ）を省略した構成を有
している。即ち、トランジスタＴ4 のコレクタとトラン
ジスタＴ6 のエミッタとは直結している。この様に構成
すると、実施例１に即して考えればベース−エミッタ間
電圧Ｖ5 が０であることに相当するが、数１７から数１
８を導くことができることには変わりないので、実施例
１の効果を得ることができる。
ダイオードＤ（トランジスタＴ5 ）を省略した構成を有
している。即ち、トランジスタＴ4 のコレクタとトラン
ジスタＴ6 のエミッタとは直結している。この様に構成
すると、実施例１に即して考えればベース−エミッタ間
電圧Ｖ5 が０であることに相当するが、数１７から数１
８を導くことができることには変わりないので、実施例
１の効果を得ることができる。
【０１２７】図９はバイアス回路１０６をＥＣＬ回路Ｑ
9 に接続した構成を示す回路図であり、図１２に対応す
る。この様に、ＥＣＬ回路Ｑ9 の備える電流源Ｑ10が一
つのトランジスタＴ10のみを有している場合には、その
流す電流の温度依存性はトランジスタＴ10のベース−エ
ミッタ間電圧Ｖ10の温度依存性で定まる。
9 に接続した構成を示す回路図であり、図１２に対応す
る。この様に、ＥＣＬ回路Ｑ9 の備える電流源Ｑ10が一
つのトランジスタＴ10のみを有している場合には、その
流す電流の温度依存性はトランジスタＴ10のベース−エ
ミッタ間電圧Ｖ10の温度依存性で定まる。
【０１２８】一方、バイアス回路１０６の出力する出力
電圧ＶCS（＝Ｖ0 −ＶEE）の温度依存性は、トランジス
タＴ2 ，Ｔ4 ，Ｔ6 のベース−エミッタ間電圧Ｖ2 ，Ｖ
4 ，Ｖ6 の温度依存性に因って定まる。
電圧ＶCS（＝Ｖ0 −ＶEE）の温度依存性は、トランジス
タＴ2 ，Ｔ4 ，Ｔ6 のベース−エミッタ間電圧Ｖ2 ，Ｖ
4 ，Ｖ6 の温度依存性に因って定まる。
【０１２９】ここでこれらのベース−エミッタ間電圧Ｖ
2 ，Ｖ4 ，Ｖ6 ，Ｖ10の温度依存性は互いにほぼ等しく
設定できる。そして第２の電源線ＶEEから始めてトラン
ジスタＴ4 ，Ｔ6 、抵抗Ｒ2b、トランジスタＴ2 ，
Ｔ10、抵抗Ｒ10をこの順に経由して第２の電源線ＶEEに
戻る経路を考えると、ベース−エミッタ間電圧Ｖ4 ，Ｖ
6と、ベース−エミッタ間電圧Ｖ2 ，Ｖ10とは逆向きに
存在している。従って、これらの温度依存性を殆どキャ
ンセルさせる事ができる。
2 ，Ｖ4 ，Ｖ6 ，Ｖ10の温度依存性は互いにほぼ等しく
設定できる。そして第２の電源線ＶEEから始めてトラン
ジスタＴ4 ，Ｔ6 、抵抗Ｒ2b、トランジスタＴ2 ，
Ｔ10、抵抗Ｒ10をこの順に経由して第２の電源線ＶEEに
戻る経路を考えると、ベース−エミッタ間電圧Ｖ4 ，Ｖ
6と、ベース−エミッタ間電圧Ｖ2 ，Ｖ10とは逆向きに
存在している。従って、これらの温度依存性を殆どキャ
ンセルさせる事ができる。
【０１３０】即ち、バイアス回路１０６とＥＣＬ回路Ｑ
9 とを総合して考えた場合に、電流源Ｑ10の流す電流の
温度依存性を低減する事ができる。
9 とを総合して考えた場合に、電流源Ｑ10の流す電流の
温度依存性を低減する事ができる。
【０１３１】なお、実施例１〜５は実施例６と比較する
とクランプ電圧をトランジスタ一つ分のベース−エミッ
タ電圧だけ増大することができるという利点がある。出
力電圧はクランプ電圧よりも大きくなることはないの
で、クランプを増大させることにより大きな出力電圧を
出力し得ることになる。
とクランプ電圧をトランジスタ一つ分のベース−エミッ
タ電圧だけ増大することができるという利点がある。出
力電圧はクランプ電圧よりも大きくなることはないの
で、クランプを増大させることにより大きな出力電圧を
出力し得ることになる。
【０１３２】
【発明の効果】この発明のうち請求項１にかかる定電圧
発生回路は、出力端子に与えられる電位のみならず、ク
ランプ電位にも基づいて負帰還がかかるので、出力端子
に与えられる電位と第２の電位との電位差が安定する。
しかも、クランプ電圧の変動についても負帰還がかかる
ので、所定の範囲での変動が出力端子に与えられる電位
に与える影響を低減して、いっそう上記電位差を安定さ
せることができる。
発生回路は、出力端子に与えられる電位のみならず、ク
ランプ電位にも基づいて負帰還がかかるので、出力端子
に与えられる電位と第２の電位との電位差が安定する。
しかも、クランプ電圧の変動についても負帰還がかかる
ので、所定の範囲での変動が出力端子に与えられる電位
に与える影響を低減して、いっそう上記電位差を安定さ
せることができる。
【０１３３】この発明のうち請求項２にかかる定電圧発
生回路は、第１の抵抗が第１の電位とクランプ電位との
電位差を支えるので、第１の電位に依らず、第２の電位
の変動に応じてクランプ電位が変動する。
生回路は、第１の抵抗が第１の電位とクランプ電位との
電位差を支えるので、第１の電位に依らず、第２の電位
の変動に応じてクランプ電位が変動する。
【０１３４】この発明のうち請求項３にかかる定電圧発
生回路は、第２の抵抗のみによって出力トランジスタの
制御電極の電位を変動させることができるので、構成が
簡単となる。
生回路は、第２の抵抗のみによって出力トランジスタの
制御電極の電位を変動させることができるので、構成が
簡単となる。
【０１３５】この発明のうち請求項４にかかる定電圧発
生回路は、クランプ電圧の変動に対応した帰還電流が電
流発生回路において得られる。
生回路は、クランプ電圧の変動に対応した帰還電流が電
流発生回路において得られる。
【０１３６】この発明のうち請求項５にかかる定電圧発
生回路は、クランプ電位発生トランジスタの制御電極と
第２の電流電極との間のみならず、クランプ電位変動検
出トランジスタの制御電極と第２の電流電極との間でも
クランプ電圧の一部が負担されるので、大きなクランプ
電圧を得ることができる。
生回路は、クランプ電位発生トランジスタの制御電極と
第２の電流電極との間のみならず、クランプ電位変動検
出トランジスタの制御電極と第２の電流電極との間でも
クランプ電圧の一部が負担されるので、大きなクランプ
電圧を得ることができる。
【０１３７】特にクランプ回路がクランプ電位発生トラ
ンジスタとクランプ電位変動検出トランジスタの直列接
続のみで構成される場合には、出力回路の出力トランジ
スタの制御電極と第２の電流電極との間で支えられる電
圧が存在するため、出力端子に接続されるべき次段のト
ランジスタが１つだけ存在する場合に、次段のトランジ
スタに流れる電流の温度特性が改善される。
ンジスタとクランプ電位変動検出トランジスタの直列接
続のみで構成される場合には、出力回路の出力トランジ
スタの制御電極と第２の電流電極との間で支えられる電
圧が存在するため、出力端子に接続されるべき次段のト
ランジスタが１つだけ存在する場合に、次段のトランジ
スタに流れる電流の温度特性が改善される。
【０１３８】この発明のうち請求項６にかかる定電圧発
生回路は、クランプ電位発生トランジスタ及びクランプ
電位変動検出トランジスタの制御電極と第２の電流電極
との間のみならず、ダイオードもクランプ電圧の一部を
負担するので、大きなクランプ電圧を得ることができ
る。
生回路は、クランプ電位発生トランジスタ及びクランプ
電位変動検出トランジスタの制御電極と第２の電流電極
との間のみならず、ダイオードもクランプ電圧の一部を
負担するので、大きなクランプ電圧を得ることができ
る。
【０１３９】この発明のうち請求項７にかかる定電圧発
生回路は、クランプ電位変動検出トランジスタの第１の
電流電極に流れる電流を制御して、第２の電位の変動量
に対する変動出力端子の電位の変動を制御することがで
きる。
生回路は、クランプ電位変動検出トランジスタの第１の
電流電極に流れる電流を制御して、第２の電位の変動量
に対する変動出力端子の電位の変動を制御することがで
きる。
【０１４０】この発明のうち請求項８にかかる定電圧発
生回路は、クランプ電圧の変動に対応して帰還電流を制
御するので、第２の抵抗における電圧降下を制御して、
クランプ電圧に対する帰還出力端子の電位変動の依存性
を小さくする。
生回路は、クランプ電圧の変動に対応して帰還電流を制
御するので、第２の抵抗における電圧降下を制御して、
クランプ電圧に対する帰還出力端子の電位変動の依存性
を小さくする。
【０１４１】この発明のうち請求項９にかかる定電圧発
生回路は、帰還電流のクランプ電圧の変動に対する依存
性を制御するので、第２の抵抗における電圧降下をより
効果的に制御することができる。
生回路は、帰還電流のクランプ電圧の変動に対する依存
性を制御するので、第２の抵抗における電圧降下をより
効果的に制御することができる。
【０１４２】この発明のうち請求項１０にかかる定電圧
発生回路は、クランプ電圧の変動が帰還電流に反映され
るので、帰還回路の帰還出力端子の電位がクランプ電圧
の変動から受ける影響を低減することができる。
発生回路は、クランプ電圧の変動が帰還電流に反映され
るので、帰還回路の帰還出力端子の電位がクランプ電圧
の変動から受ける影響を低減することができる。
【０１４３】この発明のうち請求項１１にかかる定電圧
発生回路は、クランプ電位発生トランジスタの制御電極
と第２の電流電極との間のみならず、カレントミラー回
路の第１の枝もクランプ電圧の一部を負担するので、大
きなクランプ電圧を得ることができる。
発生回路は、クランプ電位発生トランジスタの制御電極
と第２の電流電極との間のみならず、カレントミラー回
路の第１の枝もクランプ電圧の一部を負担するので、大
きなクランプ電圧を得ることができる。
【０１４４】この発明のうち請求項１２にかかる定電圧
発生回路は、ダイオードもクランプ電圧の一部を負担す
るので、大きなクランプ電圧を得ることができる。
発生回路は、ダイオードもクランプ電圧の一部を負担す
るので、大きなクランプ電圧を得ることができる。
【０１４５】以上のように、本発明によれば帰還回路に
対して、第２の電位にほぼ一定電圧のクランプ電圧を加
えたクランプ電位を与えるので、第２の電位の変動によ
らずに出力電位を一定にできるばかりでなく、帰還電流
がクランプ電圧の変動をも補償するので、出力電圧の第
２の電位に対する依存性をなくすることができ、安定な
出力電圧を得ることができる効果がある。
対して、第２の電位にほぼ一定電圧のクランプ電圧を加
えたクランプ電位を与えるので、第２の電位の変動によ
らずに出力電位を一定にできるばかりでなく、帰還電流
がクランプ電圧の変動をも補償するので、出力電圧の第
２の電位に対する依存性をなくすることができ、安定な
出力電圧を得ることができる効果がある。
【図１】本発明の実施例１の構成を示す回路図である。
【図２】ダイオードＤをトランジスタＴ5 を用いて構成
することを示す回路図である。
することを示す回路図である。
【図３】本発明の実施例１の構成を示す回路図である。
【図４】本発明の実施例２の構成を示す回路図である。
【図５】本発明の実施例３の構成を示す回路図である。
【図６】本発明の実施例４の構成を示す回路図である。
【図７】本発明の実施例５の構成を示す回路図である。
【図８】本発明の実施例６の構成を示す回路図である。
【図９】本発明の実施例６の動作を説明する回路図であ
る。
る。
【図１０】従来の技術を示す回路図である。
【図１１】従来の技術を示す回路図である。
Ｄ ダイオード Ｉ3 トランジスタＴ3 のコレクタ電流（帰還電流） Ｑ1 出力回路 Ｑ2 帰還回路 Ｑ3 クランプ回路 Ｑ4 電流発生回路 Ｑ5 クランプ回路 Ｑ6 カレントミラー回路 Ｒ1 抵抗（抵抗） Ｒ2a 抵抗（第１の抵抗） Ｒ2b 抵抗（第２の抵抗） Ｒ3 抵抗（出力抵抗） Ｒ4 抵抗（第５の抵抗） Ｒ5 抵抗（第４の抵抗） Ｔ1 トランジスタ（出力トランジスタ） Ｔ2 トランジスタ（帰還トランジスタ） Ｔ3 トランジスタ（電流発生トランジスタ、カレント
ミラー回路の第２の枝） Ｔ4 トランジスタ（クランプ電位変動検出トランジス
タ、カレントミラー回路の第１の枝） Ｔ5 トランジスタ（ダイオード） Ｔ6 トランジスタ（クランプ電位発生トランジスタ） Ｖ0 出力電位 ＶCC 第１の電源線（第１の電位点、第１の電位） ＶEE 第２の電源線（第２の電位点、第２の電位）
ミラー回路の第２の枝） Ｔ4 トランジスタ（クランプ電位変動検出トランジス
タ、カレントミラー回路の第１の枝） Ｔ5 トランジスタ（ダイオード） Ｔ6 トランジスタ（クランプ電位発生トランジスタ） Ｖ0 出力電位 ＶCC 第１の電源線（第１の電位点、第１の電位） ＶEE 第２の電源線（第２の電位点、第２の電位）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−135512（ＪＰ，Ａ) 特開 平５−324104（ＪＰ，Ａ) 特開 平３−252806（ＪＰ，Ａ) 特開 平３−201015（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 3/22 H03F 3/343
Claims (12)
- 【請求項１】 （ａ）互いに異なる第１及び第２の電位
をそれぞれ与える第１及び第２の電位点と、 （ｂ）（ｂ−１）出力端子と、 （ｂ−２）前記出力端子に接続された第１端と、前記第
２の電位点に接続された第２端とを含む出力抵抗と、 （ｂ−３）前記第１の電位点に接続された第１の電流電
極と、前記出力端子に接続された第２の電流電極と、制
御電極とを含む出力トランジスタとを有する出力回路
と、 （ｃ）（ｃ−１）前記第２の電位に対し、所定範囲の変
動を有する一定のクランプ電圧を加えたクランプ電位を
与えるクランプ出力端子と、 （ｃ−２）前記クランプ電圧の前記変動を伝達する変動
出力端子とを有するクランプ回路と、 （ｄ）（ｄ−１）前記出力端子に接続された第１の帰還
入力端子と、 （ｄ−２）前記クランプ出力端子に接続された第２の帰
還入力端子と、 （ｄ−３）第３の帰還入力端子と、 （ｄ−４）前記第１ないし第３の帰還入力端子の変動に
従って負帰還された電位を前記出力トランジスタの前記
制御電極に与える帰還出力端子と、 を有する帰還回路と、 （ｅ）（ｅ−１）前記変動出力端子に接続された変動入
力端子を有し、 （ｅ−２）前記変動入力端子と前記第２の電位との電位
差の増減に従って増減する帰還電流を前記第３の帰還入
力端子に流す電流発生回路とを備えた定電圧発生回路。 - 【請求項２】 前記帰還回路は、（ｄ−５）前記第１の
電位点と前記第２の帰還入力端子との間に接続された第
１の抵抗と、（ｄ−６）前記第２の帰還入力端子と前記
帰還出力端子との間に接続された第２の抵抗と、（ｄ−
７）前記帰還出力端子及び前記第３の帰還入力端子に接
続された第１の電流電極と、前記第１の帰還入力端子に
接続された制御電極と、第２の電流電極とを含む帰還ト
ランジスタと、（ｄ−８）前記帰還トランジスタの前記
第２の電流電極と前記第２の電位点との間に接続された
第３の抵抗と、を更に有する、請求項１記載の定電圧発
生回路。 - 【請求項３】 前記帰還回路において、前記帰還出力端
子と前記第３の帰還入力端子とが直接に接続される請求
項２記載の定電圧発生回路。 - 【請求項４】 前記クランプ回路は、（ｃ−３）前記第
１の電位点に接続された第１の電流電極と、前記クラン
プ出力端子に接続された制御電極と、第２の電流電極と
を含むクランプ電位発生トランジスタと、（ｃ−４）前
記クランプ電位発生トランジスタの前記第２電流電極に
接続された第１の電流電極と、前記第２の電位点に接続
された第２の電流電極と、前記変動出力端子に接続され
た制御電極とを含むクランプ電位変動検出トランジスタ
とを更に有する、請求項１記載の定電圧発生回路。 - 【請求項５】 前記クランプ電位変動検出トランジスタ
において、その前記制御電極及び前記第１の電流電極が
直接に接続される、請求項４記載の定電圧発生回路。 - 【請求項６】 前記クランプ回路は、（ｃ−５）前記ク
ランプ電位発生トランジスタの前記第２電流電極と前記
クランプ電位変動検出トランジスタの前記第１の電流電
極との間に直列に介在するダイオードを更に有する、請
求項５記載の定電圧発生回路。 - 【請求項７】 前記クランプ回路は、（ｃ−６）前記ク
ランプ電位発生トランジスタの前記第２電流電極と前記
クランプ電位変動検出トランジスタの前記第１の電流電
極との間に直列に介在する第４の抵抗を更に有する、請
求項５または６記載の定電圧発生回路。 - 【請求項８】 前記電流発生回路は、（ｅ−３）前記帰
還電流が流れる第１の電流電極と、前記変動入力端子に
接続される制御電極と、前記第２の電位点に接続される
第２の電流電極とを含む電流発生トランジスタを更に有
する、請求項１記載の定電圧発生回路。 - 【請求項９】 前記電流発生回路は、（ｅ−４）前記電
流発生トランジスタの前記第２の電流電極と前記第２の
電位点との間に直列に介在する第５の抵抗を更に有す
る、請求項８記載の定電圧発生回路。 - 【請求項１０】 （ａ）互いに異なる第１及び第２の電
位をそれぞれ与える第１及び第２の電位点と、 （ｂ）（ｂ−１）出力端子と、（ｂ−２）前記出力端子
に接続された第１端と、前記第２の電位点に接続された
第２端とを含む出力抵抗と、（ｂ−３）前記第１の電位
点に接続された第１の電流電極と、前記出力端子に接続
された第２の電流電極と、制御電極とを含む出力トラン
ジスタとを有する出力回路と、 （ｃ）（ｃ−１）入力端及び出力端と、（ｃ−２）前記
入力端に接続された第１端と、前記第２の電位点に接続
された第２端とを含む第１の枝と、（ｃ−２）前記出力
端に接続された第１端と、前記第２の電位点に接続され
た第２端とを含む第２の枝とを有し、前記第１の枝に流
れる電流に比例した電流を前記第２の枝に流すカレント
ミラー回路と、 （ｄ）前記カレントミラー回路の前記入力端に接続さ
れ、前記第２の電位に対して所定範囲の変動を有する一
定のクランプ電圧を加えたクランプ電位を与えるクラン
プ回路と、 （ｅ）（ｅ−１）前記出力端子に接続された第１の帰還
入力端子と、（ｅ−２）前記クランプ電位が与えられる
第２の帰還入力端子と、（ｅ−３）前記カレントミラー
回路の前記出力端に接続された第３の帰還入力端子と、
（ｅ−４）前記第１ないし第３の帰還入力端子の変動に
従って負帰還された電位を前記出力トランジスタの前記
制御電極に与える帰還出力端子とを有する帰還回路とを
備えた定電圧発生回路。 - 【請求項１１】 前記クランプ回路は、（ｄ−１）前記
第１の電位点に接続された第１の電極電流と、前記カレ
ントミラー回路の前記入力端に接続された第２の電流電
極と、前記クランプ電位が与えられる制御電極とを含む
クランプ電位発生トランジスタを有する、請求項１０記
載の定電圧発生回路。 - 【請求項１２】 前記クランプ回路は、（ｄ−２）前記
クランプ電位発生トランジスタの前記第２の電流電極と
前記カレントミラー回路の前記入力端との間に直列に介
在するダイオードを更に有する、請求項１１記載の定電
圧発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04576194A JP3335754B2 (ja) | 1994-03-16 | 1994-03-16 | 定電圧発生回路 |
| US08/357,408 US5530340A (en) | 1994-03-16 | 1994-12-16 | Constant voltage generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04576194A JP3335754B2 (ja) | 1994-03-16 | 1994-03-16 | 定電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07253822A JPH07253822A (ja) | 1995-10-03 |
| JP3335754B2 true JP3335754B2 (ja) | 2002-10-21 |
Family
ID=12728283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04576194A Expired - Lifetime JP3335754B2 (ja) | 1994-03-16 | 1994-03-16 | 定電圧発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5530340A (ja) |
| JP (1) | JP3335754B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3347896B2 (ja) * | 1994-10-21 | 2002-11-20 | 日本オプネクスト株式会社 | 定電圧源回路 |
| DE19535807C1 (de) * | 1995-09-26 | 1996-10-24 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Biaspotentials |
| US5637993A (en) * | 1995-10-16 | 1997-06-10 | Analog Devices, Inc. | Error compensated current mirror |
| US5621308A (en) * | 1996-02-29 | 1997-04-15 | Kadanka; Petr | Electrical apparatus and method for providing a reference signal |
| JP2003078361A (ja) * | 2001-08-31 | 2003-03-14 | Fujitsu Ltd | 電源回路及び半導体装置 |
| JP2004274207A (ja) * | 2003-03-06 | 2004-09-30 | Renesas Technology Corp | バイアス電圧発生回路および差動増幅器 |
| US7015681B2 (en) * | 2004-07-08 | 2006-03-21 | International Rectifier Corporation | Power switching circuit with current sharing capability |
| US20130027117A1 (en) * | 2011-07-28 | 2013-01-31 | Anadyne, Inc. | Precision voltage clamp with very low temperature drift |
| JP2014241091A (ja) * | 2013-06-12 | 2014-12-25 | シャープ株式会社 | 電圧発生回路 |
| JP5903082B2 (ja) * | 2013-08-23 | 2016-04-13 | 株式会社沖データ | 電源装置及び画像形成装置 |
| TWI654509B (zh) * | 2018-01-03 | 2019-03-21 | 立積電子股份有限公司 | 參考電壓產生器 |
| TWI699963B (zh) | 2019-04-23 | 2020-07-21 | 立積電子股份有限公司 | 功率放大器及其溫度補償方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5829616A (ja) * | 1981-08-17 | 1983-02-21 | Toshiba Corp | プラスチツク成形体の模様形成方法 |
| US4918336A (en) * | 1987-05-19 | 1990-04-17 | Gazelle Microcircuits, Inc. | Capacitor coupled push pull logic circuit |
| US5304918A (en) * | 1992-01-22 | 1994-04-19 | Samsung Semiconductor, Inc. | Reference circuit for high speed integrated circuits |
| US5307007A (en) * | 1992-10-19 | 1994-04-26 | National Science Council | CMOS bandgap voltage and current references |
-
1994
- 1994-03-16 JP JP04576194A patent/JP3335754B2/ja not_active Expired - Lifetime
- 1994-12-16 US US08/357,408 patent/US5530340A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07253822A (ja) | 1995-10-03 |
| US5530340A (en) | 1996-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| JP3335754B2 (ja) | 定電圧発生回路 | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| US4578633A (en) | Constant current source circuit | |
| EP0056809B1 (en) | Cascode current source | |
| US4587478A (en) | Temperature-compensated current source having current and voltage stabilizing circuits | |
| US4786856A (en) | Temperature compensated current source | |
| US5343034A (en) | Bias circuit for photodiode having level shift circuitry | |
| US5289111A (en) | Bandgap constant voltage circuit | |
| JPH0446009B2 (ja) | ||
| US4147992A (en) | Amplifier circuit having a high degree of common mode rejection | |
| EP0088477A1 (en) | Current-discrimination arangement | |
| US11418159B2 (en) | Differential signal offset adjustment circuit and differential system | |
| EP0182201A1 (en) | Speed control apparatus for a DC motor | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH0760352B2 (ja) | 温度補償された電流源およびこれを用いた電圧調整器 | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
| US6806770B2 (en) | Operational amplifier | |
| US6255868B1 (en) | Buffer circuit and hold circuit | |
| JPH0252892B2 (ja) | ||
| US5506536A (en) | Differential amplifier with exponential gain characteristic | |
| JPH0851324A (ja) | バッファアンプ | |
| US4230980A (en) | Bias circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130802 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |