JP2980783B2 - 電流検出回路及びそれを用いた定電圧電源回路 - Google Patents
電流検出回路及びそれを用いた定電圧電源回路Info
- Publication number
- JP2980783B2 JP2980783B2 JP5029545A JP2954593A JP2980783B2 JP 2980783 B2 JP2980783 B2 JP 2980783B2 JP 5029545 A JP5029545 A JP 5029545A JP 2954593 A JP2954593 A JP 2954593A JP 2980783 B2 JP2980783 B2 JP 2980783B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- resistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は電流検出回路及びそれを
用いた定電圧電源回路に関するものである。
用いた定電圧電源回路に関するものである。
【０００２】
【従来の技術】過電流を検出するのに従来は、図６に示
すように被検出電流を抵抗Ｒ４に流して、その両端の電
位差がトランジスタＱ８のベース・エミッタ電圧ＶＢＥ
以上になると、トランジスタＱ８がＯＮして検出出力電
流を発生する方法が広く用いられていた。しかし、この
回路の場合、抵抗Ｒ４の両端電圧がトランジスタＱ８を
ＯＮさせる訳であるが、トランジスタＱ８をＯＮさせる
には、ＶＢＥとして約０.７Ｖ必要であり、これは抵抗
Ｒ４による電圧降下が大きく、例えば電源回路に用いる
場合、出力インピーダンスが大きくなるという問題があ
った。
すように被検出電流を抵抗Ｒ４に流して、その両端の電
位差がトランジスタＱ８のベース・エミッタ電圧ＶＢＥ
以上になると、トランジスタＱ８がＯＮして検出出力電
流を発生する方法が広く用いられていた。しかし、この
回路の場合、抵抗Ｒ４の両端電圧がトランジスタＱ８を
ＯＮさせる訳であるが、トランジスタＱ８をＯＮさせる
には、ＶＢＥとして約０.７Ｖ必要であり、これは抵抗
Ｒ４による電圧降下が大きく、例えば電源回路に用いる
場合、出力インピーダンスが大きくなるという問題があ
った。
【０００３】挿入抵抗を小さくするためには図７の検出
回路が用いられる。図７では抵抗５の両端電圧が小さく
ても過電流を検出できるので、挿入抵抗Ｒ５が小さくで
きる。この図７の検出回路は加算回路１１と比較回路１
２を設け、加算回路１１の出力（Ｖ２＋ＶREF）と抵抗
Ｒ５の一端の電圧Ｖ１とを比較し、その大小によって電
流検出するようになっている。加算回路１１は前記抵抗
Ｒ５の他端の電圧Ｖ２をバッファ１４を通して加算器１
５に加えるとともにＩMAX・Ｒ５と同値に選ばれた基準電
圧ＶREFを発生する直流電源１６の電圧をバッファ１３
を通して前記加算器１５に加えることによってＶ２＋Ｖ
REFを得ている。
回路が用いられる。図７では抵抗５の両端電圧が小さく
ても過電流を検出できるので、挿入抵抗Ｒ５が小さくで
きる。この図７の検出回路は加算回路１１と比較回路１
２を設け、加算回路１１の出力（Ｖ２＋ＶREF）と抵抗
Ｒ５の一端の電圧Ｖ１とを比較し、その大小によって電
流検出するようになっている。加算回路１１は前記抵抗
Ｒ５の他端の電圧Ｖ２をバッファ１４を通して加算器１
５に加えるとともにＩMAX・Ｒ５と同値に選ばれた基準電
圧ＶREFを発生する直流電源１６の電圧をバッファ１３
を通して前記加算器１５に加えることによってＶ２＋Ｖ
REFを得ている。
【０００４】今、被検出電流Ｉが流れているとすると、
Ｖ２はＶ２＝Ｖ１−Ｉ・Ｒ５となり、加算回路１１の出
力は、 Ｖ１−Ｉ・Ｒ５＋ＶREF となる。これが比較回路１２において、Ｖ１と比較さ
れ、 Ｖ１＞Ｖ１−Ｉ・Ｒ５＋ＶREF・・・・・・ であれば、検出出力あり、 Ｖ１＜Ｖ１−Ｉ・Ｒ５＋ＶREF・・・・・・ であれば、検出出力なしとなる。
Ｖ２はＶ２＝Ｖ１−Ｉ・Ｒ５となり、加算回路１１の出
力は、 Ｖ１−Ｉ・Ｒ５＋ＶREF となる。これが比較回路１２において、Ｖ１と比較さ
れ、 Ｖ１＞Ｖ１−Ｉ・Ｒ５＋ＶREF・・・・・・ であれば、検出出力あり、 Ｖ１＜Ｖ１−Ｉ・Ｒ５＋ＶREF・・・・・・ であれば、検出出力なしとなる。
【０００５】式を書き換えると、 Ｉ＞ＶREF／Ｒ５・・・・・・・・・・・ Ｉ＜ＶREF／Ｒ５・・・・・・・・・・・ となる。検出出力が出力されない最大電流をＩMAXとす
ると、から ＩMAX＝ＶREF／Ｒ５ となる。これは図６に比べて同一のＩMAXに対してＶREF
＜ＶＢＥQ8（ＶＢＥQ8はトランジスタＱ８のベース・エ
ミッタ間電圧）とすることにより挿入抵抗Ｒ５の値を小
さくすることができることを意味する。
ると、から ＩMAX＝ＶREF／Ｒ５ となる。これは図６に比べて同一のＩMAXに対してＶREF
＜ＶＢＥQ8（ＶＢＥQ8はトランジスタＱ８のベース・エ
ミッタ間電圧）とすることにより挿入抵抗Ｒ５の値を小
さくすることができることを意味する。
【０００６】
【発明が解決しようとする課題】ところが、図７の従来
では、加算回路１１と、比較回路１２と、基準電圧発生
回路が必要であり、回路規模が大きくなるという欠点が
ある。
では、加算回路１１と、比較回路１２と、基準電圧発生
回路が必要であり、回路規模が大きくなるという欠点が
ある。
【０００７】本発明はこのような点に鑑みなされたもの
であって、簡単な回路で挿入抵抗を小さくできる電流検
出回路及びそれを用いた定電圧電源回路を提供すること
を目的とする。
であって、簡単な回路で挿入抵抗を小さくできる電流検
出回路及びそれを用いた定電圧電源回路を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め本発明の電流検出回路は、抵抗と、前記抵抗の一端に
ベースが接続された第１トランジスタと、前記抵抗の他
端にベースが接続されるとともに前記第１トランジスタ
と差動対をなし、且つベース・エミッタ接合面積が第１
トランジスタのベース・エミッタ接続面積に対しｎ倍の
第２トランジスタと、前記第２トランジスタのコレクタ
にコレクタとベースが接続された第３トランジスタと、
ベースが前記第３トランジスタのベースに接続されて前
記第３トランジスタとともにカレントミラー回路をな
し、且つコレクタが前記第１トランジスタのコレクタに
接続された第４トランジスタと、前記第１、第４トラン
ジスタのコレクタにベースが接続された第５トランジス
タと、から成っていて前記第３、第４、第５トランジス
タは前記第１、第２トランジスタに対し逆導電型のトラ
ンジスタであり、前記抵抗を流れる電流の検出出力電流
が前記第５トランジスタから出力されるようになってい
る。
め本発明の電流検出回路は、抵抗と、前記抵抗の一端に
ベースが接続された第１トランジスタと、前記抵抗の他
端にベースが接続されるとともに前記第１トランジスタ
と差動対をなし、且つベース・エミッタ接合面積が第１
トランジスタのベース・エミッタ接続面積に対しｎ倍の
第２トランジスタと、前記第２トランジスタのコレクタ
にコレクタとベースが接続された第３トランジスタと、
ベースが前記第３トランジスタのベースに接続されて前
記第３トランジスタとともにカレントミラー回路をな
し、且つコレクタが前記第１トランジスタのコレクタに
接続された第４トランジスタと、前記第１、第４トラン
ジスタのコレクタにベースが接続された第５トランジス
タと、から成っていて前記第３、第４、第５トランジス
タは前記第１、第２トランジスタに対し逆導電型のトラ
ンジスタであり、前記抵抗を流れる電流の検出出力電流
が前記第５トランジスタから出力されるようになってい
る。
【０００９】また、本発明の電流検出回路は、抵抗と、
前記抵抗の一端にベースが接続された第１トランジスタ
と、前記抵抗の他端にベースが接続されるとともに前記
第１トランジスタと差動対をなし、且つベース・エミッ
タ接合面積が第１トランジスタのベース・エミッタ接続
面積に対しｎ倍の第２トランジスタと、前記第２トラン
ジスタのコレクタにコレクタとベースが接続された第３
トランジスタと、ベースが前記第３トランジスタのベー
スに接続されて前記第３トランジスタとともにカレント
ミラー回路をなし、且つコレクタが前記第１トランジス
タのコレクタに接続された第４トランジスタと、前記第
１、第４トランジスタのコレクタにベースが接続された
第５トランジスタと、前記抵抗の他端にベースが接続さ
れた第６トランジスタと、前記抵抗の一端にベースが接
続されるとともに前記第６トランジスタと差動対をな
し、且つベース・エミッタ接合面積が第６トランジスタ
のベース・エミッタ接続面積に対しｎ倍の第７トランジ
スタと、前記第７トランジスタのコレクタにコレクタと
ベースが接続された第８トランジスタと、ベースが前記
第８トランジスタのベースに接続されて前記第８トラン
ジスタとともにカレントミラー回路をなし、且つコレク
タが前記第６トランジスタのコレクタに接続された第９
トランジスタと、前記第６、第９トランジスタのコレク
タにベースが接続された第１０トランジスタと、から成
っていて前記第３、第４、第５、第８、第９、第１０ト
ランジスタは前記第１、第２、第６、第７トランジスタ
に対し逆導電型のトランジスタであり、前記抵抗の一端
から他端へ流れる電流の検出出力電流が前記第５トラン
ジスタから出力され、前記抵抗の他端から一端へ流れる
電流の検出出力電流が前記第１０トランジスタから出力
される。
前記抵抗の一端にベースが接続された第１トランジスタ
と、前記抵抗の他端にベースが接続されるとともに前記
第１トランジスタと差動対をなし、且つベース・エミッ
タ接合面積が第１トランジスタのベース・エミッタ接続
面積に対しｎ倍の第２トランジスタと、前記第２トラン
ジスタのコレクタにコレクタとベースが接続された第３
トランジスタと、ベースが前記第３トランジスタのベー
スに接続されて前記第３トランジスタとともにカレント
ミラー回路をなし、且つコレクタが前記第１トランジス
タのコレクタに接続された第４トランジスタと、前記第
１、第４トランジスタのコレクタにベースが接続された
第５トランジスタと、前記抵抗の他端にベースが接続さ
れた第６トランジスタと、前記抵抗の一端にベースが接
続されるとともに前記第６トランジスタと差動対をな
し、且つベース・エミッタ接合面積が第６トランジスタ
のベース・エミッタ接続面積に対しｎ倍の第７トランジ
スタと、前記第７トランジスタのコレクタにコレクタと
ベースが接続された第８トランジスタと、ベースが前記
第８トランジスタのベースに接続されて前記第８トラン
ジスタとともにカレントミラー回路をなし、且つコレク
タが前記第６トランジスタのコレクタに接続された第９
トランジスタと、前記第６、第９トランジスタのコレク
タにベースが接続された第１０トランジスタと、から成
っていて前記第３、第４、第５、第８、第９、第１０ト
ランジスタは前記第１、第２、第６、第７トランジスタ
に対し逆導電型のトランジスタであり、前記抵抗の一端
から他端へ流れる電流の検出出力電流が前記第５トラン
ジスタから出力され、前記抵抗の他端から一端へ流れる
電流の検出出力電流が前記第１０トランジスタから出力
される。
【００１０】本発明の定電圧電源回路は、直流電源と、
前記直流電源に接続された電圧供給トランジスタと、前
記電圧供給トランジスタの出力電極と負荷との間に接続
された抵抗と、前記抵抗の一端にベースが接続された第
１トランジスタと、前記抵抗の他端にベースが接続され
るとともに前記第１トランジスタと差動対をなし、且つ
ベース・エミッタ接合面積が第１トランジスタのベース
・エミッタ接続面積に対しｎ倍の第２トランジスタと、
前記第２トランジスタのコレクタにコレクタとベースが
接続された第３トランジスタと、ベースが前記第３トラ
ンジスタのベースに接続されて前記第３トランジスタと
ともにカレントミラー回路をなし、且つコレクタが前記
第１トランジスタのコレクタに接続された第４トランジ
スタと、前記第１、第４トランジスタのコレクタにベー
スが接続された第５トランジスタと、前記第５トランジ
スタの出力を前記電圧供給トランジスタの制御電極に与
える手段と、から成っていて前記第３、第４、第５トラ
ンジスタは前記第１、第２トランジスタに対し逆導電型
のトランジスタであり、前記抵抗を流れる電流の検出出
力電流が前記第５トランジスタから前記電圧供給トラン
ジスタに与えられるようになっている。
前記直流電源に接続された電圧供給トランジスタと、前
記電圧供給トランジスタの出力電極と負荷との間に接続
された抵抗と、前記抵抗の一端にベースが接続された第
１トランジスタと、前記抵抗の他端にベースが接続され
るとともに前記第１トランジスタと差動対をなし、且つ
ベース・エミッタ接合面積が第１トランジスタのベース
・エミッタ接続面積に対しｎ倍の第２トランジスタと、
前記第２トランジスタのコレクタにコレクタとベースが
接続された第３トランジスタと、ベースが前記第３トラ
ンジスタのベースに接続されて前記第３トランジスタと
ともにカレントミラー回路をなし、且つコレクタが前記
第１トランジスタのコレクタに接続された第４トランジ
スタと、前記第１、第４トランジスタのコレクタにベー
スが接続された第５トランジスタと、前記第５トランジ
スタの出力を前記電圧供給トランジスタの制御電極に与
える手段と、から成っていて前記第３、第４、第５トラ
ンジスタは前記第１、第２トランジスタに対し逆導電型
のトランジスタであり、前記抵抗を流れる電流の検出出
力電流が前記第５トランジスタから前記電圧供給トラン
ジスタに与えられるようになっている。
【００１１】
【作用】このような構成の電流検出回路によれば、抵抗
の両端電圧が（ｋＴ／ｑ）・ｌn・ｎより大きくなれば、
検出出力が得られる。ｑは電子の電荷、ｋはボルツマン
定数、Ｔは絶対温度であり、今、ｎを１０とすると、
（ｋＴ／ｑ）・ｌn・ｎは約６０ｍＶとなる。従って、抵
抗Ｒを電流Ｉが流れたときの抵抗Ｒの両端電圧は６０ｍ
Ｖより大きくなればよく、これは抵抗Ｒの値がかなり小
さくてよいことを意味する。
の両端電圧が（ｋＴ／ｑ）・ｌn・ｎより大きくなれば、
検出出力が得られる。ｑは電子の電荷、ｋはボルツマン
定数、Ｔは絶対温度であり、今、ｎを１０とすると、
（ｋＴ／ｑ）・ｌn・ｎは約６０ｍＶとなる。従って、抵
抗Ｒを電流Ｉが流れたときの抵抗Ｒの両端電圧は６０ｍ
Ｖより大きくなればよく、これは抵抗Ｒの値がかなり小
さくてよいことを意味する。
【００１２】
【実施例】本発明を実施した図１において、Ｒ１は電流
検出用として端子１、２の間に接続された抵抗であり、
その端子２側と端子１側にそれぞれＮＰＮ型のトランジ
スタＱ１、Ｑ２のベースが接続されている。これらのト
ランジスタＱ１、Ｑ２は差動対を成し、エミッタは共通
に定電流源３に接続されている。トランジスタＱ１のベ
ース・エミッタ接合面積はトランジスタＱ２のベース・
エミッタ接合面積のｎ倍に設定されている。トランジス
タＱ１のコレクタはＰＮＰ型のトランジスタＱ３のコレ
クタとベースに接続されている。
検出用として端子１、２の間に接続された抵抗であり、
その端子２側と端子１側にそれぞれＮＰＮ型のトランジ
スタＱ１、Ｑ２のベースが接続されている。これらのト
ランジスタＱ１、Ｑ２は差動対を成し、エミッタは共通
に定電流源３に接続されている。トランジスタＱ１のベ
ース・エミッタ接合面積はトランジスタＱ２のベース・
エミッタ接合面積のｎ倍に設定されている。トランジス
タＱ１のコレクタはＰＮＰ型のトランジスタＱ３のコレ
クタとベースに接続されている。
【００１３】ＰＮＰ型のトランジスタＱ４のベースはト
ランジスタＱ３のベースに接続され、トランジスタＱ
３、Ｑ４のエミッタは電圧Ｖｃｃの電源ライン４に接続
されている如く、これらのトランジスタＱ３、Ｑ４はカ
レントミラー回路を構成するように接続されている。ト
ランジスタＱ４のコレクタはトランジスタＱ２のコレク
タと接続されるとともに、ＰＮＰ型の出力トランジスタ
Ｑ５のベースに接続される。出力トランジスタＱ５のエ
ミッタは電源ライン４に接続され、コレクタは出力端子
５に接続されている。
ランジスタＱ３のベースに接続され、トランジスタＱ
３、Ｑ４のエミッタは電圧Ｖｃｃの電源ライン４に接続
されている如く、これらのトランジスタＱ３、Ｑ４はカ
レントミラー回路を構成するように接続されている。ト
ランジスタＱ４のコレクタはトランジスタＱ２のコレク
タと接続されるとともに、ＰＮＰ型の出力トランジスタ
Ｑ５のベースに接続される。出力トランジスタＱ５のエ
ミッタは電源ライン４に接続され、コレクタは出力端子
５に接続されている。
【００１４】図１において、端子１から端子２に向けて
電流Ｉが流れると、抵抗の両端にＩＲ１の電圧が生じ
る。今、トランジスタＱ１、Ｑ２がＯＮして、それぞれ
Ｉ1、Ｉ2のコレクタ電流が流れるとする。トランジスタ
Ｑ３とＱ４はカレントミラー回路を構成するので、トラ
ンジスタＱ４のコレクタには電流Ｉ1が流れる。Ｉ2＞Ｉ
1であれば、トランジスタＱ５のベース電流Ｉ3が流れる
ので、トランジスタＱ５はＯＮし、電流Ｉoutを出力す
る。このＩoutは抵抗Ｒ１を流れる電流の検出出力電流
である。尚、Ｉ2≦Ｉ1であれば検出出力電流は生じな
い。即ち、検出出力電流の有無はトランジスタＱ１とＱ
２のコレクタ電流Ｉ1、Ｉ2の大小関係によって決まる。
電流Ｉが流れると、抵抗の両端にＩＲ１の電圧が生じ
る。今、トランジスタＱ１、Ｑ２がＯＮして、それぞれ
Ｉ1、Ｉ2のコレクタ電流が流れるとする。トランジスタ
Ｑ３とＱ４はカレントミラー回路を構成するので、トラ
ンジスタＱ４のコレクタには電流Ｉ1が流れる。Ｉ2＞Ｉ
1であれば、トランジスタＱ５のベース電流Ｉ3が流れる
ので、トランジスタＱ５はＯＮし、電流Ｉoutを出力す
る。このＩoutは抵抗Ｒ１を流れる電流の検出出力電流
である。尚、Ｉ2≦Ｉ1であれば検出出力電流は生じな
い。即ち、検出出力電流の有無はトランジスタＱ１とＱ
２のコレクタ電流Ｉ1、Ｉ2の大小関係によって決まる。
【００１５】トランジスタＱ１、Ｑ２のベース・エミッ
タ間電圧をＶＢＥ１、ＶＢＥ２とすると、 Ｉ1＝ｎ・Ｉs・ｅ(q/KT)・VBE1＝ｎ・Ｉs・ｅ(q/KT)（ＶＢＥ２−ＩＲ）・・（１） Ｉ2＝Ｉs・ｅ(q/KT)・VBE2 ・・・・・・・・・・・・・・・・・・・・ （２） と表わされる。ここで、ＩsはトランジスタＱ２の逆飽
和電流であり、ｑは電子の電荷、ｋはボルツマン定数、
Ｔは絶対温度である。（１）（２）式より次式を得る。
タ間電圧をＶＢＥ１、ＶＢＥ２とすると、 Ｉ1＝ｎ・Ｉs・ｅ(q/KT)・VBE1＝ｎ・Ｉs・ｅ(q/KT)（ＶＢＥ２−ＩＲ）・・（１） Ｉ2＝Ｉs・ｅ(q/KT)・VBE2 ・・・・・・・・・・・・・・・・・・・・ （２） と表わされる。ここで、ＩsはトランジスタＱ２の逆飽
和電流であり、ｑは電子の電荷、ｋはボルツマン定数、
Ｔは絶対温度である。（１）（２）式より次式を得る。
【００１６】 （ｋＴ／ｑ）・ｌn（Ｉ2／Ｉ1）＝ＩＲ−（ｋＴ／ｑ）・
ｌn（ｎ）・・・・（３） （３）式からＩＲが（ｋＴ／ｑ）・ｌn（ｎ）よりも大き
くなると、Ｉ2＞Ｉ1となって、検出出力電流Ｉoutが出
力されることが分かる。ｎ＝１０とすると、（ｋＴ／
ｑ）・ｌn（１０）は約６０ｍＶとなり、従来例に比べて
同一検出電流の場合、挿入抵抗Ｒ１の値を１／１０以下
にできる。
ｌn（ｎ）・・・・（３） （３）式からＩＲが（ｋＴ／ｑ）・ｌn（ｎ）よりも大き
くなると、Ｉ2＞Ｉ1となって、検出出力電流Ｉoutが出
力されることが分かる。ｎ＝１０とすると、（ｋＴ／
ｑ）・ｌn（１０）は約６０ｍＶとなり、従来例に比べて
同一検出電流の場合、挿入抵抗Ｒ１の値を１／１０以下
にできる。
【００１７】次に、図２に示す電流の絶対値を検出でき
る回路について説明する。この検出回路は端子１から端
子２へ流れる電流だけでなく、端子２から端子１へ流れ
る電流についても検出できる。図２において、トランジ
スタＱ１〜Ｑ５及び定電流源３より成る第１電流検出回
路は上述した図１に示す回路と同一であり、抵抗Ｒ１に
対する接続も同一である。トランジスタＱ１０、Ｑ２
０、Ｑ３０、Ｑ４０、Ｑ５０及び定電流源３０から成る
第２電流検出回路は第１電流検出回路と同じ構成であ
り、異なる点はトランジスタＱ１に対応するトランジス
タＱ１０が端子１側に接続され、トランジスタＱ２に対
応するトランジスタＱ２０が端子２側に接続されている
点である。
る回路について説明する。この検出回路は端子１から端
子２へ流れる電流だけでなく、端子２から端子１へ流れ
る電流についても検出できる。図２において、トランジ
スタＱ１〜Ｑ５及び定電流源３より成る第１電流検出回
路は上述した図１に示す回路と同一であり、抵抗Ｒ１に
対する接続も同一である。トランジスタＱ１０、Ｑ２
０、Ｑ３０、Ｑ４０、Ｑ５０及び定電流源３０から成る
第２電流検出回路は第１電流検出回路と同じ構成であ
り、異なる点はトランジスタＱ１に対応するトランジス
タＱ１０が端子１側に接続され、トランジスタＱ２に対
応するトランジスタＱ２０が端子２側に接続されている
点である。
【００１８】従って、第１電流検出回路が端子１から端
子２に向けて流れる電流を検出できるのに対し、第２電
流検出回路は、それとは逆方向の端子２から端子１へ向
けて流れる電流を検出できる。なお、トランジスタＱ１
０のベース・エミッタ接合面積もトランジスタＱ２０の
それに対しｎ倍になっているものとする。第１、第２電
流検出回路の出力トランジスタＱ５、Ｑ５０のコレクタ
は共に出力端子５に接続されている。
子２に向けて流れる電流を検出できるのに対し、第２電
流検出回路は、それとは逆方向の端子２から端子１へ向
けて流れる電流を検出できる。なお、トランジスタＱ１
０のベース・エミッタ接合面積もトランジスタＱ２０の
それに対しｎ倍になっているものとする。第１、第２電
流検出回路の出力トランジスタＱ５、Ｑ５０のコレクタ
は共に出力端子５に接続されている。
【００１９】今、端子１、２間の電流Ｉの向きを端子１
から端子２へ向かって流れる場合を正とする。また、各
トランジスタＱ１、Ｑ２、Ｑ１０、Ｑ２０のコレクタ電
流をそれぞれＩC1、ＩC2、ＩC10、ＩC20とする。
から端子２へ向かって流れる場合を正とする。また、各
トランジスタＱ１、Ｑ２、Ｑ１０、Ｑ２０のコレクタ電
流をそれぞれＩC1、ＩC2、ＩC10、ＩC20とする。
【００２０】Ｉ＞０の場合 まず、トランジスタＱ１０とＱ２０の差動ペアについて
考える。これらのトランジスタＱ２０とＱ１０のコレク
タ電流ＩC10、ＩC20が等しくなるバランス点は、電流の
向きを考慮して（３）式より、 −ＩＲ１＝（ｋＴ／ｑ）・ｌn（ｎ）・・・・・・・・（４） となる。今、Ｉ＞０であるので、（４）式に関するバラ
ンス点はなく、ＩC10＞ＩC20となって出力トランジスタ
Ｑ５０はＯＦＦとなる。
考える。これらのトランジスタＱ２０とＱ１０のコレク
タ電流ＩC10、ＩC20が等しくなるバランス点は、電流の
向きを考慮して（３）式より、 −ＩＲ１＝（ｋＴ／ｑ）・ｌn（ｎ）・・・・・・・・（４） となる。今、Ｉ＞０であるので、（４）式に関するバラ
ンス点はなく、ＩC10＞ＩC20となって出力トランジスタ
Ｑ５０はＯＦＦとなる。
【００２１】次に、トランジスタＱ１とＱ２の差動ペア
について考える。バランス点は電流の向きを考慮して
（３）式より、 ＩＲ１＝（ｋＴ／ｑ）・ｌn（ｎ）・・・・・・・・（５） となる。今は、Ｉ＞０であるので、Ｉを０から大きくし
ていくと、バランス点を通過する。Ｉを０から大きくし
ていく過程において、Ｉ＜（１／Ｒ１）（ｋＴ／ｑ）・
ｌn（ｎ）の場合は、ＩC1＞ＩC2となって出力トランジ
スタＱ５はＯＦＦになり、検出出力電流Ｉoutは出力さ
れず、Ｉ＞（１／Ｒ１）（ｋＴ／ｑ）・ｌn（ｎ）の場合
は、ＩC1＜ＩC2となって出力トランジスタＱ５がＯＮし
て検出出力電流Ｉoutは出力される。
について考える。バランス点は電流の向きを考慮して
（３）式より、 ＩＲ１＝（ｋＴ／ｑ）・ｌn（ｎ）・・・・・・・・（５） となる。今は、Ｉ＞０であるので、Ｉを０から大きくし
ていくと、バランス点を通過する。Ｉを０から大きくし
ていく過程において、Ｉ＜（１／Ｒ１）（ｋＴ／ｑ）・
ｌn（ｎ）の場合は、ＩC1＞ＩC2となって出力トランジ
スタＱ５はＯＦＦになり、検出出力電流Ｉoutは出力さ
れず、Ｉ＞（１／Ｒ１）（ｋＴ／ｑ）・ｌn（ｎ）の場合
は、ＩC1＜ＩC2となって出力トランジスタＱ５がＯＮし
て検出出力電流Ｉoutは出力される。
【００２２】Ｉ＜０の場合 まず、トランジスタＱ１とＱ２についてバランス点は
（５）式となる。今はＩ＜０であるので、（５）式に関
するバランス点はなく、出力トランジスタＱ５はＯＦＦ
になる。次に、トランジスタＱ１０とＱ２０について、
バランス点は（４）式となり、今はＩ＜０であるので、
Ｉを０から小さくしていくと、バランス点を通過する。
Ｉを０から小さくする過程において、−ＩＲ１＜（ｋＴ
／ｑ）・ｌn（ｎ）の場合はＩC10＞ＩC20となり、出力ト
ランジスタＱ５０はＯＦＦになり、検出出力電流Ｉout
は出力されず、−ＩＲ１＞（ｋＴ／ｑ）・ｌn（ｎ）の場
合は、ＩC10＜ＩC20となり、出力トランジスタＱ５０は
ＯＮになり、検出出力電流Ｉoutは出力される。以上の
動作をまとめると、図３のようになる。
（５）式となる。今はＩ＜０であるので、（５）式に関
するバランス点はなく、出力トランジスタＱ５はＯＦＦ
になる。次に、トランジスタＱ１０とＱ２０について、
バランス点は（４）式となり、今はＩ＜０であるので、
Ｉを０から小さくしていくと、バランス点を通過する。
Ｉを０から小さくする過程において、−ＩＲ１＜（ｋＴ
／ｑ）・ｌn（ｎ）の場合はＩC10＞ＩC20となり、出力ト
ランジスタＱ５０はＯＦＦになり、検出出力電流Ｉout
は出力されず、−ＩＲ１＞（ｋＴ／ｑ）・ｌn（ｎ）の場
合は、ＩC10＜ＩC20となり、出力トランジスタＱ５０は
ＯＮになり、検出出力電流Ｉoutは出力される。以上の
動作をまとめると、図３のようになる。
【００２３】図４は上記図１の電流検出回路を用いて構
成した定電圧電源回路を示している。この回路は図５の
如く各機能ブロックに分けてかくと分かり易いので、図
５を参照して説明する。図５において、６はコレクタが
図４に示す如く電源ライン４に接続された電圧供給トラ
ンジスタＱ７と、そのバイアス電源１０及び抵抗Ｒ３よ
り成る電圧供給部である。トランジスタＱ７のエミッタ
とグランド間は抵抗Ｒ１を介して負荷８が接続される。
７は前記抵抗Ｒ１を含む電流検出回路であり、この電流
検出回路は図１に示した回路と同一である。９は前記電
流検出回路７の検出出力電流Ｉoutに応じて前記電圧供
給トランジスタＱ７のベースバイアスを制御する制御回
路であり、前記検出出力電流Ｉoutが流れる抵抗Ｒ４と
Ｒ２と、その中点（イ）にベースが接続されたトランジ
スタＱ６とから成っている。
成した定電圧電源回路を示している。この回路は図５の
如く各機能ブロックに分けてかくと分かり易いので、図
５を参照して説明する。図５において、６はコレクタが
図４に示す如く電源ライン４に接続された電圧供給トラ
ンジスタＱ７と、そのバイアス電源１０及び抵抗Ｒ３よ
り成る電圧供給部である。トランジスタＱ７のエミッタ
とグランド間は抵抗Ｒ１を介して負荷８が接続される。
７は前記抵抗Ｒ１を含む電流検出回路であり、この電流
検出回路は図１に示した回路と同一である。９は前記電
流検出回路７の検出出力電流Ｉoutに応じて前記電圧供
給トランジスタＱ７のベースバイアスを制御する制御回
路であり、前記検出出力電流Ｉoutが流れる抵抗Ｒ４と
Ｒ２と、その中点（イ）にベースが接続されたトランジ
スタＱ６とから成っている。
【００２４】この回路は電源ライン４→電圧供給トラン
ジスタＱ７→抵抗Ｒ１→負荷８→グランドの経路で流れ
る電流が過大になると、過大電流として検出して電圧供
給トランジスタＱ７を制御するようになっている。今、
抵抗Ｒ１を流れる負荷電流Ｉが、 Ｉ＜（１／Ｒ１）・（ｋＴ／ｑ）・ｌn（ｎ） の場合は、出力トランジスタＱ５がＯＦＦ（検出出力な
し）、従ってトランジスタＱ６もＯＦＦとなり、電流を
制限するため制御回路９は動作せず、トランジスタＱ７
のベースにはバイアス電圧源１０からの一定バイアスが
抵抗Ｒ３を通して印加されるだけである。抵抗Ｒ３に流
れる電流はトランジスタＱ７のベース電流のみであり、
このときの抵抗Ｒ３の電圧降下は無視できるように設計
しておく。
ジスタＱ７→抵抗Ｒ１→負荷８→グランドの経路で流れ
る電流が過大になると、過大電流として検出して電圧供
給トランジスタＱ７を制御するようになっている。今、
抵抗Ｒ１を流れる負荷電流Ｉが、 Ｉ＜（１／Ｒ１）・（ｋＴ／ｑ）・ｌn（ｎ） の場合は、出力トランジスタＱ５がＯＦＦ（検出出力な
し）、従ってトランジスタＱ６もＯＦＦとなり、電流を
制限するため制御回路９は動作せず、トランジスタＱ７
のベースにはバイアス電圧源１０からの一定バイアスが
抵抗Ｒ３を通して印加されるだけである。抵抗Ｒ３に流
れる電流はトランジスタＱ７のベース電流のみであり、
このときの抵抗Ｒ３の電圧降下は無視できるように設計
しておく。
【００２５】トランジスタＱ７のエミッタは電圧供給部
６の出力端子として使用される。負荷電流Ｉが増大し
て、 Ｉ＞（１／Ｒ１）・（ｋＴ／ｑ）・ｌn（ｎ） となった場合は、過電流として検出され、出力トランジ
スタＱ５がＯＮ→トランジスタＱ６がＯＮ→トランジス
タＱ７のベース電圧を下げる、といった動作をして電圧
源出力端子電圧を下げて電流を制限する。
６の出力端子として使用される。負荷電流Ｉが増大し
て、 Ｉ＞（１／Ｒ１）・（ｋＴ／ｑ）・ｌn（ｎ） となった場合は、過電流として検出され、出力トランジ
スタＱ５がＯＮ→トランジスタＱ６がＯＮ→トランジス
タＱ７のベース電圧を下げる、といった動作をして電圧
源出力端子電圧を下げて電流を制限する。
【００２６】以上の実施例において、各トランジスタに
ついて、それぞれ逆導電型のものを用いても同一の効果
が得られる。
ついて、それぞれ逆導電型のものを用いても同一の効果
が得られる。
【００２７】
【発明の効果】以上説明したように本発明によれば、電
流検出のために挿入する抵抗の値を小さくすることがで
き、特に定電圧電源回路等の如く低インピーダンスを要
求されるところに用いると好的である。また、上述した
実施例にも示されるように簡単な構成で実現できるとい
う効果もある。
流検出のために挿入する抵抗の値を小さくすることがで
き、特に定電圧電源回路等の如く低インピーダンスを要
求されるところに用いると好的である。また、上述した
実施例にも示されるように簡単な構成で実現できるとい
う効果もある。
【図１】本発明を実施した電流検出回路の回路図。
【図２】本発明の他の実施例の電流検出回路の回路図。
【図３】その説明図。
【図４】本発明を実施した定電圧電源回路の回路図。
【図５】それを機能ブロックで示す回路図。
【図６】従来例の電流検出回路の回路図。
【図７】他の従来例の電流検出回路の回路図。
１、２ 端子 Ｒ１ 抵抗 Ｑ１ 第２トランジスタ Ｑ２ 第１トランジスタ Ｑ３ 第３トランジスタ Ｑ４ 第４トランジスタ Ｑ５ 第５トランジスタ Ｑ７ 電圧供給トランジスタ Ｑ２０ 第６トランジスタ Ｑ１０ 第７トランジスタ Ｑ３０ 第８トランジスタ Ｑ４０ 第９トランジスタ Ｑ５０ 第１０トランジスタ
Claims (3)
- 【請求項１】抵抗と、 前記抵抗の一端にベースが接続された第１トランジスタ
と、 前記抵抗の他端にベースが接続されるとともに前記第１
トランジスタと差動対をなし、且つベース・エミッタ接
合面積が第１トランジスタのベース・エミッタ接続面積
に対しｎ倍の第２トランジスタと、 前記第２トランジスタのコレクタにコレクタとベースが
接続された第３トランジスタと、 ベースが前記第３トランジスタのベースに接続されて前
記第３トランジスタとともにカレントミラー回路をな
し、且つコレクタが前記第１トランジスタのコレクタに
接続された第４トランジスタと、 前記第１、第４トランジスタのコレクタにベースが接続
された第５トランジスタと、 から成っていて前記第３、第４、第５トランジスタは前
記第１、第２トランジスタに対し逆導電型のトランジス
タであり、前記抵抗を流れる電流の検出出力電流が前記
第５トランジスタから出力される電流検出回路。 - 【請求項２】抵抗と、 前記抵抗の一端にベースが接続された第１トランジスタ
と、 前記抵抗の他端にベースが接続されるとともに前記第１
トランジスタと差動対をなし、且つベース・エミッタ接
合面積が第１トランジスタのベース・エミッタ接続面積
に対しｎ倍の第２トランジスタと、 前記第２トランジスタのコレクタにコレクタとベースが
接続された第３トランジスタと、 ベースが前記第３トランジスタのベースに接続されて前
記第３トランジスタとともにカレントミラー回路をな
し、且つコレクタが前記第１トランジスタのコレクタに
接続された第４トランジスタと、 前記第１、第４トランジスタのコレクタにベースが接続
された第５トランジスタと、 前記抵抗の他端にベースが接続された第６トランジスタ
と、 前記抵抗の一端にベースが接続されるとともに前記第６
トランジスタと差動対をなし、且つベース・エミッタ接
合面積が第６トランジスタのベース・エミッタ接続面積
に対しｎ倍の第７トランジスタと、 前記第７トランジスタのコレクタにコレクタとベースが
接続された第８トランジスタと、 ベースが前記第８トランジスタのベースに接続されて前
記第８トランジスタとともにカレントミラー回路をな
し、且つコレクタが前記第６トランジスタのコレクタに
接続された第９トランジスタと、 前記第６、第９トランジスタのコレクタにベースが接続
された第１０トランジスタと、から成っていて前記第
３、第４、第５、第８、第９、第１０トランジスタは前
記第１、第２、第６、第７トランジスタに対し逆導電型
のトランジスタであり、前記抵抗の一端から他端へ流れ
る電流の検出出力電流が前記第５トランジスタから出力
され、前記抵抗の他端から一端へ流れる電流の検出出力
電流が前記第１０トランジスタから出力される電流検出
回路。 - 【請求項３】直流電源と、 前記直流電源に接続された電圧供給トランジスタと、 前記電圧供給トランジスタの出力電極と負荷との間に接
続された抵抗と、 前記抵抗の一端にベースが接続された第１トランジスタ
と、 前記抵抗の他端にベースが接続されるとともに前記第１
トランジスタと差動対をなし、且つベース・エミッタ接
合面積が第１トランジスタのベース・エミッタ接続面積
に対しｎ倍の第２トランジスタと、 前記第２トランジスタのコレクタにコレクタとベースが
接続された第３トランジスタと、 ベースが前記第３トランジスタのベースに接続されて前
記第３トランジスタとともにカレントミラー回路をな
し、且つコレクタが前記第１トランジスタのコレクタに
接続された第４トランジスタと、 前記第１、第４トランジスタのコレクタにベースが接続
された第５トランジスタと、 前記第５トランジスタの出力を前記電圧供給トランジス
タの制御電極に与える手段と、 から成っていて前記第３、第４、第５トランジスタは前
記第１、第２トランジスタに対し逆導電型のトランジス
タであり、前記抵抗を流れる電流の検出出力電流が前記
第５トランジスタから前記電圧供給トランジスタに与え
られる定電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5029545A JP2980783B2 (ja) | 1993-02-19 | 1993-02-19 | 電流検出回路及びそれを用いた定電圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5029545A JP2980783B2 (ja) | 1993-02-19 | 1993-02-19 | 電流検出回路及びそれを用いた定電圧電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06242843A JPH06242843A (ja) | 1994-09-02 |
| JP2980783B2 true JP2980783B2 (ja) | 1999-11-22 |
Family
ID=12279104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5029545A Expired - Fee Related JP2980783B2 (ja) | 1993-02-19 | 1993-02-19 | 電流検出回路及びそれを用いた定電圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2980783B2 (ja) |
-
1993
- 1993-02-19 JP JP5029545A patent/JP2980783B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06242843A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07225628A (ja) | 基準電圧発生回路 | |
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
| JPH0557609B2 (ja) | ||
| JP3347896B2 (ja) | 定電圧源回路 | |
| GB2206983A (en) | Voltage regulator circuit | |
| JPH11258065A (ja) | 温度検出回路 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| EP0261689B1 (en) | Speed control system for dc motor | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP3400354B2 (ja) | 電流源回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JP2000065872A (ja) | 電圧検出回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JPH05259755A (ja) | 電圧電流変換回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH03226809A (ja) | 定電圧回路 | |
| JPH0546096Y2 (ja) | ||
| KR100187640B1 (ko) | 온도 독립형 전압감시회로 | |
| JP2900688B2 (ja) | リミッタ回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2003330552A (ja) | 定電圧定電流制御回路 | |
| JPH09116393A (ja) | コンパレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |